KR20050010236A - Method for forming isolation layer in a semiconductor device - Google Patents
Method for forming isolation layer in a semiconductor device Download PDFInfo
- Publication number
- KR20050010236A KR20050010236A KR1020030049251A KR20030049251A KR20050010236A KR 20050010236 A KR20050010236 A KR 20050010236A KR 1020030049251 A KR1020030049251 A KR 1020030049251A KR 20030049251 A KR20030049251 A KR 20030049251A KR 20050010236 A KR20050010236 A KR 20050010236A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- pad
- forming
- oxide film
- silicon substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000002955 isolation Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 150000004767 nitrides Chemical class 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims description 22
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Element Separation (AREA)
Abstract
Description
본 발명은 미세 트렌치(Shallow Trench)를 이용한 반도체 소자의 소자분리막 형성 방법에 관한 것으로, 더욱 상세하게는 트렌치의 모서리 부분을 둥글게 처리하여 스트레스 및 전기장의 집중을 방지할 수 있도록 한 반도체 소자의 소자분리막 형성 방법에 관한 것이다.The present invention relates to a method of forming a device isolation film of a semiconductor device using a fine trench, and more particularly, to forming a device isolation film of a semiconductor device to round the corners of the trench to prevent stress and electric field concentration. It relates to a forming method.
미세 트렌치를 이용한 소자분리 공정은 LOCOS 공정의 문제점이었던 버즈빅(Bird's beak)을 효과적으로 방지할 수 있기 때문에 근래에 들어 0.25㎛ 이하의 디자인 룰을 갖는 소자의 제조 공정에서는 미세 트렌치를 이용한 소자분리 공정을 적용한다.Since the device isolation process using fine trenches can effectively prevent Bird's beak, which was a problem of the LOCOS process, the device isolation process using fine trenches has recently been used in the manufacturing process of devices having a design rule of 0.25 μm or less. Apply.
도 1a 내지 도 1g는 미세 트렌치를 이용한 종래의 소자분리막 형성 과정을 설명하기 위한 단면도이다.1A to 1G are cross-sectional views illustrating a conventional device isolation film formation process using fine trenches.
도 1a를 참조하면, 실리콘 기판(1) 상에 패드 산화막(2)과 패드 질화막(3)을 순차적으로 형성한다. 이 때 상기 패드 산화막(2)은 140Å 정도의 두께로 형성하고, 상기 패드 질화막(3)은 1000Å 정도의 두께로 형성한다.Referring to FIG. 1A, a pad oxide film 2 and a pad nitride film 3 are sequentially formed on a silicon substrate 1. At this time, the pad oxide film 2 is formed to a thickness of about 140 kPa, and the pad nitride film 3 is formed to a thickness of about 1000 kPa.
도 1b를 참조하면, 소자분리 영역의 실리콘 기판(1)이 노출되도록 패드 질화막(3)과 패드 산화막(2)을 패터닝하고, 노출된 부분의 실리콘 기판(1)을 3500Å 정도의 깊이로 식각하여 미세 트렌치(4)를 형성한다.Referring to FIG. 1B, the pad nitride layer 3 and the pad oxide layer 2 are patterned to expose the silicon substrate 1 in the device isolation region, and the silicon substrate 1 in the exposed portion is etched to a depth of about 3500 μs. The fine trench 4 is formed.
도 1c를 참조하면, 상기 트렌치(4)가 매립되도록 전체 상부면에 고밀도 플라즈마(High Density Plasma) 산화막(5)을 6000Å 정도의 두께로 형성한다.Referring to FIG. 1C, a high density plasma (High Density Plasma) oxide film 5 is formed on the entire upper surface of the trench 4 so as to have a thickness of about 6000 μs.
도 1d를 참조하면, 화학적기계적연마(Chemical Mechanical Polishing) 방법으로 상기 패드 질화막(3)이 노출될 때까지 상기 산화막(5)을 평탄화한다.Referring to FIG. 1D, the oxide film 5 is planarized until the pad nitride film 3 is exposed by a chemical mechanical polishing method.
도 1e를 참조하면, 상기 잔류된 패드 질화막(3)을 제거하면 상기 트렌치(4) 내에 소자분리막(5a)이 형성된다.Referring to FIG. 1E, when the remaining pad nitride layer 3 is removed, an isolation layer 5a is formed in the trench 4.
트렌치를 이용한 소자분리 공정에서 도 1b와 같이 트렌치(4)를 형성하면 트렌치(4)의 상, 하부 모서리 부분(A 부분)이 각이진 모양으로 형성된다. 활성영역과의 계면 부분이 이와 같이 각이진 모양으로 형성되면 소자의 동작시 스트레스가 집중되고, 전기장 집중으로 인해 험프(hump)나 INEW(Inverse Narrow Width Effect) 현상이 발생하는 등 소자의 비정상적인 동작이 유발된다. 그래서 이러한 문제점을 해결하기 위해 도 1b와 같이 트렌치(4)를 형성한 후 2회 정도의 열산화 공정을 통해 모서리 부분을 둥글게 만드는 방법을 적용하고 있으나 큰 효과를 얻지 못하고 있는 실정이다.In the device isolation process using the trench, as shown in FIG. 1B, when the trench 4 is formed, upper and lower edge portions (A portions) of the trench 4 are formed in an angular shape. When the interface portion of the active region is formed in such an angled shape, stress is concentrated during operation of the device, and abnormal operation of the device such as a hump or inverse narrow width effect occurs due to the concentration of the electric field. Triggered. Therefore, in order to solve this problem, although the trench 4 is formed as shown in FIG. 1B, a method of making corners round through two times of thermal oxidation is not achieved.
또한, 도 1e에 도시된 바와 같이 소자분리막(5a)을 형성한 후에는 실리콘 기판(1)의 표면을 세정하는데, 후속 세정 과정에서 도 1f와 같이 트렌치(4) 상부 모서리 부분의 소자분리막(5a)이 손실되어 침식(B 부분)되거나, 도 1g와 같이 소자분리막(5a)이 활성영역의 실리콘 기판(1) 표면보다 낮아져 트렌치(4)의 상부 모서리 부분이 노출되면 모서리 부분에서 전기장의 집중이 발생되고, 이로 인해 누설전류가 증대되어 소자의 전기적 특성이 열화된다.In addition, after the device isolation film 5a is formed as shown in FIG. 1E, the surface of the silicon substrate 1 is cleaned. In the subsequent cleaning process, as shown in FIG. 1F, the device isolation film 5a of the upper corner portion of the trench 4 is cleaned. ) Is eroded (part B), or as shown in FIG. 1G, when the device isolation layer 5a is lower than the surface of the silicon substrate 1 in the active region, and the upper edge portion of the trench 4 is exposed, concentration of the electric field in the corner portion This results in an increase in leakage current and deterioration of the electrical characteristics of the device.
따라서 본 발명은 트렌치를 형성한 후 연식각 공정으로 트렌치의 상, 하부 모서리 부분을 둥글게 처리함으로써 상기한 단점을 해소할 수 있는 반도체 소자의 소자분리막 형성 방법을 제공하는 데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a device isolation layer of a semiconductor device capable of solving the above-mentioned disadvantages by rounding the upper and lower edge portions of the trench by a soft etching process after forming the trench.
도 1a 내지 도 1g는 종래 반도체 소자의 소자분리막 형성 방법을 설명하기 위한 소자의 단면도.1A to 1G are cross-sectional views of a device for explaining a method of forming a device isolation film of a conventional semiconductor device.
도 2a 내지 도 2h는 본 발명에 따른 반도체 소자의 소자분리막 형성 방법을 설명하기 위한 소자의 단면도.2A to 2H are cross-sectional views of a device for explaining a method of forming a device isolation film of a semiconductor device according to the present invention.
도 3a 및 도 3b는 도 2d를 설명하기 위한 단면 사진.3A and 3B are cross-sectional photographs for explaining FIG. 2D.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1, 21: 실리콘 기판1, 21: silicon substrate
2, 22: 패드 산화막2, 22: pad oxide film
3, 23: 패드 질화막3, 23: pad nitride film
4, 24: 트렌치4, 24: trench
5, 26: 고밀도 플라즈마 산화막5, 26: high density plasma oxide film
5a, 26a: 소자분리막5a, 26a: device isolation film
25: 산화막25: oxide film
상기한 목적을 달성하기 위한 본 발명은 실리콘 기판 상에 패드 산화막과 패드 질화막을 형성한 후 패터닝하는 단계와, 상기 패터닝된 패드 질화막과 패드 산화막을 마스크로 이용한 식각 공정으로 상기 실리콘 기판에 소정 깊이의 트렌치를 형성하는 단계와, 상기 트렌치 측벽을 통해 노출되는 패드 산화막을 소정 깊이 식각하여 트렌치 모서리 부분을 노출시키는 단계와, 상기 트렌치의 상, 하부 모서리 부분을 둥글게 만드는 단계와, 상기 트렌치 내부의 노출된 실리콘 기판에 산화막을 형성하는 단계와, 상기 트렌치가 매립되도록 전체 상부면에 산화막을 형성한 후 평탄화하는 단계와, 상기 패드 질화막과 패드 산화막을 제거하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, a pad oxide film and a pad nitride film are formed on a silicon substrate, and then patterned, and an etching process using the patterned pad nitride film and the pad oxide film as a mask has a predetermined depth. Forming a trench, etching a pad oxide film exposed through the trench sidewalls to a predetermined depth, exposing a trench edge portion, rounding the upper and lower edge portions of the trench, and exposing the trench inside the trench. Forming an oxide film on a silicon substrate, forming an oxide film on the entire upper surface of the trench to planarize, and removing the pad nitride film and the pad oxide film.
상기 트렌치의 상, 하부 모서리 부분을 둥글게 만드는 단계는 연식각 공정으로 이루어지며, 상기 연식각 공정은 100 내지 300W의 고주파 전력이 인가되고, 내부의 압력이 800 내지 1200mTorr로 유지되는 식각장비에서 300 내지 500sccm의 O2및 200 내지 400sccm의 CF4를 플로우시키며 70 내지 120초동안 진행하는 것을 특징으로 한다.Rounding the upper and lower edge portions of the trench is a soft etching process, the soft etching process is applied to the high frequency power of 100 to 300W, 300 to 300 in the etching equipment in which the pressure inside is maintained at 800 to 1200mTorr 500 sccm O 2 and 200 to 400 sccm CF 4 are flowed for 70 to 120 seconds.
도 2a 내지 도 2h는 본 발명에 따른 반도체 소자의 소자분리막 형성 방법을 설명하기 위한 단면도이다.2A to 2H are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device according to the present invention.
도 2a를 참조하면, 실리콘 기판(21) 상에 패드 산화막(22)과 패드 질화막(23)을 순차적으로 형성한다. 이 때 패드 산화막(22)은 종래보다 두껍게 예를 들어, 150 내지 250Å, 바람직하게는 200Å의 두께로 형성하고, 패드 질화막(23)은 800 내지 1200Å 정도의 두께로 형성한다. 본 발명에서는 트렌치 형성을 위한 식각 공정시 모서리 부분이 둥글게 형성될 수 있도록 패드 산화막(22)을 종래보다 두껍게 형성한다.Referring to FIG. 2A, a pad oxide film 22 and a pad nitride film 23 are sequentially formed on the silicon substrate 21. In this case, the pad oxide film 22 is formed to a thickness of, for example, 150 to 250 kPa, preferably 200 kPa, and the pad nitride film 23 is formed to a thickness of about 800 to 1200 kPa. In the present invention, the pad oxide layer 22 is formed thicker than the conventional one so that the corner portion may be rounded during the etching process for forming the trench.
도 2b를 참조하면, 소자분리 영역의 실리콘 기판(21)이 노출되도록 패드 질화막(23)과 패드 산화막(22)을 패터닝하고, 노출된 부분의 실리콘 기판(21)을 3500Å 정도의 깊이로 식각하여 미세 트렌치(24)를 형성한다.Referring to FIG. 2B, the pad nitride layer 23 and the pad oxide layer 22 are patterned to expose the silicon substrate 21 in the device isolation region, and the silicon substrate 21 in the exposed portion is etched to a depth of about 3500 μs. The fine trench 24 is formed.
도 2c를 참조하면, 상기 트렌치(24) 측벽을 통해 노출되는(C 부분) 패드 산화막(22)을 소정 깊이 식각한다. 이 때 99HF 용액 등을 이용하여 패드 산화막(22)을 150 내지 250Å 정도 식각하는데, 이와 같이 패드 산화막(22)을 제거하여 트렌치(24) 상부 모서리 부분을 노출시킴으로써 후속 연식각(light etch) 공정에 의해 둥글게 처리되는 효과를 충분히 얻을 수 있도록 한다.Referring to FIG. 2C, the pad oxide layer 22 exposed through the sidewalls of the trench 24 (part C) is etched to a predetermined depth. At this time, the pad oxide layer 22 is etched by about 150 to 250Å using a 99HF solution or the like. As described above, the pad oxide layer 22 is removed to expose the upper corner portion of the trench 24 in a subsequent light etch process. It is possible to obtain a sufficient effect to be rounded by.
도 2d를 참조하면, 연식각 공정으로 상기 트렌치(24) 상, 하부 모서리 부분을 식각하여 둥글게 만든다. 연식각 공정은 낮은 에너지의 식각 이온으로 실리콘 기판(21)을 두드려 트렌치(24)의 모서리 부분을 둥글게 만드는 처리 공정으로, 100 내지 300W, 바람직하게는 200W의 고주파 전력(RF power)이 인가되고, 내부의 압력이 800 내지 1200mTorr로 유지되는 식각장비(Mars)에서 300 내지 500sccm의 O2및 200 내지 400sccm의 CF4를 플로우시키며 70 내지 120초동안 진행한다.Referring to FIG. 2D, a lower edge portion of the trench 24 is etched and rounded by a soft etching process. The soft etching process is a treatment process of tapping the silicon substrate 21 with low energy etching ions to round the corners of the trench 24, and a high frequency power of 100 to 300 W, preferably 200 W is applied thereto. 300-500 sccm O 2 and 200-400 sccm CF 4 are flowed in an etching apparatus (Mars) in which the internal pressure is maintained at 800 to 1200 mTorr, and then proceeds for 70 to 120 seconds.
도 3a는 연식각 공정 전의 트렌치(24)의 형태이고, 도 3b는 연식각 공정 후의 트렌치(24)의 형태를 도시하는데, 연식각 공정을 거치므로써 트렌치(24)의 모서리 부분이 둥글게 변화되었다.FIG. 3A shows the shape of the trench 24 before the soft etching process, and FIG. 3B shows the shape of the trench 24 after the soft etching process. The corner portion of the trench 24 has been rounded through the soft etching process.
도 2e를 참조하면, 상기 트렌치(24) 형성을 위한 식각 과정에서 발생된 실리콘 기판(21)의 피해를 완화시키는 동시에 계면 특성을 향상시키기 위해 열산화 공정을 실시함으로써 트렌치(24)의 표면에 얇은 두께의 산화막(25)이 형성된다. 트렌치(24)에 매립될 고밀도 플라즈마 산화막은 열산화막보다 특성이 좋지 않기 때문에 산화막(25)을 형성함으로써 실리콘 기판(21)과 고밀도 플라즈마 산화막 간의 계면 특성을 향상시킬 수 있다.Referring to FIG. 2E, the surface of the trench 24 may be thinned by performing a thermal oxidation process to alleviate damage to the silicon substrate 21 generated during the etching process for forming the trench 24 and to improve interfacial properties. An oxide film 25 of thickness is formed. Since the high density plasma oxide film to be embedded in the trench 24 is not better than the thermal oxide film, the oxide film 25 can be formed to improve the interface characteristics between the silicon substrate 21 and the high density plasma oxide film.
도 2f를 참조하면, 상기 트렌치(24)가 매립되도록 전체 상부면에 고밀도 플라즈마(HDP) 산화막(26)을 6000Å 정도의 두께로 형성한다.Referring to FIG. 2F, a high density plasma (HDP) oxide layer 26 is formed on the entire upper surface of the trench 24 so as to have a thickness of about 6000 kV.
도 2g를 참조하면, 화학적기계적연마(CMP) 방법으로 상기 패드 질화막(23)이 노출될 때까지 상기 산화막(26)을 평탄화한다.Referring to FIG. 2G, the oxide layer 26 is planarized until the pad nitride layer 23 is exposed by chemical mechanical polishing (CMP).
도 2h를 참조하면, 상기 잔류된 패드 질화막(23)을 제거하면 상기 트렌치(24) 내에 소자분리막(26a)이 형성된다.Referring to FIG. 2H, when the remaining pad nitride layer 23 is removed, an isolation layer 26a is formed in the trench 24.
상술한 바와 같이 본 발명은 트렌치를 형성한 후 모서리 부분을 일부 노출시키고 연식각 공정으로 트렌치의 상, 하부 모서리 부분을 둥글게 처리한다. 따라서 산화막의 두께를 감소시켜 활성영역의 손실이 방지되도록 하며, 소자의 동작시 스트레스 및 전기장의 집중이 방지되도록 한다. 또한, 본 발명을 이용하면 식각 과정에서 발생된 실리콘 기판의 피해를 완화시키는 동시에 계면 특성을 향상시키기 위한 열산화 공정을 1회만 실시해도 되기 때문에 생산성이 향상되고 비용 절감을 이룰 수 있다.As described above, in the present invention, after forming the trench, the edge portion is partially exposed and the upper and lower edge portions of the trench are rounded by a soft etching process. Therefore, the thickness of the oxide film is reduced to prevent loss of the active region, and stress and electric field concentration are prevented during operation of the device. In addition, by using the present invention, since the thermal oxidation process may be performed only once to alleviate the damage of the silicon substrate generated during the etching process and to improve the interfacial properties, the productivity may be improved and the cost may be reduced.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030049251A KR20050010236A (en) | 2003-07-18 | 2003-07-18 | Method for forming isolation layer in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030049251A KR20050010236A (en) | 2003-07-18 | 2003-07-18 | Method for forming isolation layer in a semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050010236A true KR20050010236A (en) | 2005-01-27 |
Family
ID=37222687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030049251A KR20050010236A (en) | 2003-07-18 | 2003-07-18 | Method for forming isolation layer in a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050010236A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11664438B2 (en) | 2019-11-05 | 2023-05-30 | Winbond Electronics Corp. | Semiconductor structure and method for forming the same |
-
2003
- 2003-07-18 KR KR1020030049251A patent/KR20050010236A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11664438B2 (en) | 2019-11-05 | 2023-05-30 | Winbond Electronics Corp. | Semiconductor structure and method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI251876B (en) | Method of pull back for forming shallow trench isolation | |
| KR100895825B1 (en) | Method for forming isolation layer in semiconductor device | |
| KR20050010236A (en) | Method for forming isolation layer in a semiconductor device | |
| KR20080084256A (en) | Method for forming shallow trench isolation of semiconductor device | |
| KR20050028618A (en) | Method for forming isolation layer of semiconductor device | |
| KR100842483B1 (en) | Method for fabricating a semiconductor device | |
| KR100474863B1 (en) | Method of forming an isolation layer in a semiconductor device | |
| KR100750047B1 (en) | Method for manufacturing an isolation layer in a semiconductor device | |
| KR100480896B1 (en) | Method for manufacturing STI of semiconductor device | |
| KR20050011487A (en) | Method for forming element isolation layer of semiconductor device | |
| KR20040004988A (en) | Method for forming isolation layer of semiconductor device | |
| KR100944667B1 (en) | Method for preventing edge moat of sti | |
| KR100984854B1 (en) | Method for forming element isolation layer of semiconductor device | |
| KR100623876B1 (en) | Method for forming the shallow trench isolation | |
| KR20030000675A (en) | Method of forming a device isolation film in a semiconductor device | |
| KR100461327B1 (en) | Method for forming device isolation film of semiconductor device | |
| KR20040057546A (en) | Method for forming isolation layer in a semiconductor device | |
| KR20020010806A (en) | Method of forming isolation in semiconductor device | |
| KR20000045908A (en) | Method for forming device isolation layer of trench structure of semiconductor device | |
| KR20040105980A (en) | The method for forming shallow trench isolation in semiconductor device | |
| KR20030057886A (en) | Method of forming a isolation layer in semiconductor device | |
| KR20010064323A (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR20020089614A (en) | Method for Fabricating of Semiconductor Device | |
| KR20040060571A (en) | Method for preventing edge moat of sti | |
| KR20050012583A (en) | Method for forming element isolation layer of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E90F | Notification of reason for final refusal | ||
| E601 | Decision to refuse application |