KR20010064323A - Method for forming trench type isolation layer in semiconductor device - Google Patents

Method for forming trench type isolation layer in semiconductor device Download PDF

Info

Publication number
KR20010064323A
KR20010064323A KR1019990064491A KR19990064491A KR20010064323A KR 20010064323 A KR20010064323 A KR 20010064323A KR 1019990064491 A KR1019990064491 A KR 1019990064491A KR 19990064491 A KR19990064491 A KR 19990064491A KR 20010064323 A KR20010064323 A KR 20010064323A
Authority
KR
South Korea
Prior art keywords
trench
film
substrate
forming
isotropic
Prior art date
Application number
KR1019990064491A
Other languages
Korean (ko)
Inventor
김동석
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990064491A priority Critical patent/KR20010064323A/en
Publication of KR20010064323A publication Critical patent/KR20010064323A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Abstract

PURPOSE: A method for forming an isolation layer of a trench structure in a semiconductor device is provided to improve efficiency of an isolation process by enlarging an edge rounding effect of a trench. CONSTITUTION: A pad oxide layer and a nitride layer are formed on a semiconductor substrate(100). A photoresist pattern is formed on the nitride layer. The laminated nitride layer and the pad oxide layer are patterned according to the photoresist pattern. A shallow isotropic trench(108a) is formed by performing an isotropic dry etching process. An anisotropic trench(108b) is formed on within the substrate(100) in order to define an isolation region. The photoresist pattern is removed. A gap fill layer is formed within the trench. The nitride layer is removed and an isolation layer is formed thereon.

Description

반도체장치의 트렌치 구조의 소자분리막 형성방법{Method for forming trench type isolation layer in semiconductor device}Method for forming trench type isolation layer in semiconductor device

본 발명은 반도체장치의 소자분리막 형성방법에 관한 것으로서, 특히, 트렌치 구조의 소자분리 공정시 트렌치 모서리 라운딩 효과를 크게 하여 소자분리 공정의 수율을 높일 수 있는 반도체장치의 트렌치 구조의 소자분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a device isolation film of a semiconductor device, and more particularly, to a method of forming a device isolation film of a trench structure in a semiconductor device capable of increasing a trench corner rounding effect in a device isolation process of a trench structure to increase the yield of the device isolation process. It is about.

일반적으로, 반도체기판 상에 반도체소자, 예를 들어 트랜지스터 및 커패시터 등을 형성하기 위하여 기판에 소자분리막을 형성함으로써 전기적으로 통전이 가능한 활성영역(active region)과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리영역(isolation region)을 구분하고 있다.In general, by forming a device isolation film on a substrate to form a semiconductor device, for example, a transistor and a capacitor on the semiconductor substrate, it is possible to prevent the device from being electrically energized with an active region that can be electrically energized. Isolation regions are separated.

이와 같이, 소자를 분리시키기 위한 소자 분리공정은 크게 LOCOS공정(Local Oxidation of Silicon)이 있으며, 또 상기 LOCOS공정을 개선한 PBL공정(Poly Buffered LOCOS) 등이 있다. 일반적으로 LOCOS 공정은 반도체기판에 패드산화막과 질화막을 마스킹공정으로 질화막을 식각하고 그 식각된 부위에 산화 공정을 실시하여 소자분리막을 형성하고, PBL 공정은 패드산화막과 질화막 사이에 버퍼역할을 하는 폴리실리콘막을 개재하여 소자분리막을 형성하는 것이다.As described above, a device isolation process for separating devices includes a LOCOS process (Local Oxidation of Silicon), and a PBL process (Poly Buffered LOCOS) which improves the LOCOS process. In general, the LOCOS process masks a pad oxide film and a nitride film on a semiconductor substrate to etch the nitride film and performs an oxidation process on the etched portion to form an isolation layer, and the PBL process plays a role of a buffer between the pad oxide film and the nitride film. The device isolation film is formed through the silicon film.

하지만, 최근의 반도체 기술은 소자의 고집적화 및 저전력화를 달성하기 위해 약 0.25㎛ 정도의 소자 분리 기술까지 요구함에 따라 이 LOCOS 공정을 이용한 소자 분리 방법으로는 한계가 있었다. 예컨대, 마스크 패턴인 패드산화막과 질화막의 응력으로 인하여, 산화공정시 반도체기판에 결정결함이 발생하여 누설전류가 증가하고, 또한 장시간의 고온산화로 인하여 채널저지이온의 측면확산 및 측면산화에 의해 소자의 전기적 특성을 저하시키는 원인으로 작용하는 버즈비크(bird's beak)가 발생하게 되었다.However, the recent semiconductor technology requires a device separation technique of about 0.25 μm in order to achieve high integration and low power of the device, and thus there is a limit to the device separation method using the LOCOS process. For example, due to the stress of the pad oxide film and the nitride film, which are mask patterns, crystal defects occur in the semiconductor substrate during the oxidation process, and leakage current increases, and the device is formed by side diffusion and lateral oxidation of channel blocking ions due to prolonged high temperature oxidation. Bird's beak was generated to reduce the electrical properties of the.

이와 같은 LOCOS 방법의 한계로 인하여, 현재에는 미세한 좁은 부위에도 쉽게 소자분리할 수 있도록 좁은 폭과 깊은 깊이로 반도체기판 내에 트렌치(trench)를 형성하는 트렌치구조의 소자분리 공정이 사용되고 있으며, 이를 개선한 STI 공정(Shallow Trench Isolation) 또한 많이 사용되고 있다. 이 공정은 반도체기판에 일정한 깊이를 갖는 트렌치를 형성하고서 이 트렌치에 산화물질을 증착키고서 화학기계적 연마공정(chemical mechanical polishing: 이하 CMP공정이라 함)으로 이 산화막의 불필요한 부분을 식각하므로 반도체기판에 소자분리막을 형성하는 것이다.Due to the limitation of the LOCOS method, a trench isolation device isolation process is used to form trenches in a semiconductor substrate with a narrow width and a deep depth so that the device can be easily separated even in a minute narrow area. STI process (Shallow Trench Isolation) is also widely used. This process involves forming trenches with a constant depth in the semiconductor substrate, depositing oxides in the trenches, and etching the unnecessary portions of the oxide film by chemical mechanical polishing (CMP). Forming an isolation layer.

도 1a 내지 도 1c는 종래 기술에 의한 반도체장치의 소자분리막을 위한 트렌치 제조 공정을 순서적으로 나타낸 수직 단면도들로서, 이를 참조하면 일반적인 트렌치 구조의 소자분리막 형성방법은 다음과 같다.1A through 1C are vertical cross-sectional views sequentially illustrating a trench fabrication process for a device isolation film of a semiconductor device according to the related art. Referring to this, a method of forming a device isolation film having a general trench structure is as follows.

우선, 도 1a에 나타난 바와 같이, 반도체기판으로서 실리콘기판(10) 상부에 패드산화막(12) 및 질화막(14)을 순차적으로 적층하고, 소자 분리용 마스크를 이용한 사진 공정을 진행하여 질화막(14) 상부에 포토레지스트 패턴(16)을 형성한다. 그리고, 포토레지스트 패턴(16)을 이용하고 이방성 식각 공정으로 질화막(14) 및 패드산화막(12)을 패터닝한다.First, as shown in FIG. 1A, a pad oxide film 12 and a nitride film 14 are sequentially stacked on a silicon substrate 10 as a semiconductor substrate, and a photo process using a device separation mask is performed to form the nitride film 14. The photoresist pattern 16 is formed on the top. The nitride film 14 and the pad oxide film 12 are patterned by using the photoresist pattern 16 and an anisotropic etching process.

그 다음, 도 1b에 도시된 바와 같이 패터닝된 질화막(14)과 패드산화막(12)에 의해 드러난 기판내에 소정 깊이의 트렌치(18)를 형성한다. 여기서, 기판의 트렌치(18)는 이후 소자분리막이 형성될 예정 영역이 된다.A trench 18 of a predetermined depth is then formed in the substrate exposed by the patterned nitride film 14 and the pad oxide film 12 as shown in FIG. 1B. Here, the trench 18 of the substrate becomes a region where the device isolation film is to be formed later.

그리고, 도 1c에 도시된 바와 같이, 상기 트렌치 식각 공정을 위해 사용된 포토레지스트 패턴(16)을 제거한다.1C, the photoresist pattern 16 used for the trench etching process is removed.

이후, 트렌치(18) 내부를 충분히 채우도록 갭필막으로서 산화막을 증착한 후에 CMP(C\hemical Mechanical Polishing) 공정을 실시하여 산화막 표면을 연마하고, 질화막(14)을 인산 용액으로 제거한 후에 세정공정을 실시하여 기판(10) 내에 산화막으로 이루어진 트렌치 구조의 소자분리막을 완성한다.Thereafter, after the oxide film is deposited as a gap fill film to sufficiently fill the inside of the trench 18, the surface of the oxide film is polished by a CMP (C \ hemical Mechanical Polishing) process, and the nitride film 14 is removed with a phosphate solution. In this manner, a device isolation film having a trench structure including an oxide film is completed in the substrate 10.

그러나, 상기와 같은 제조 공정에 따른 소자분리막의 트렌치는 도 1c에 도시된 바와 같이 트렌치 상단부분(20)의 모서리 에지가 날카롭기 때문에 이후 열공정에서 스트레스가 집중되어 주변에 실리콘 결함을 유발하게 되고 소자 동작시 전기장이 집중되는 전계집중 현상이 발생하게 되는 단점이 있었다. 이와 같이, 소자분리막의 트렌치 모서리 부분에 전계효과가 집중되면 반도체소자의 누설 전류가 증가하게 된다.However, the trench of the device isolation film according to the manufacturing process as described above is sharp as the edge edge of the trench upper portion 20 as shown in Figure 1c, the stress is concentrated in the thermal process thereafter causing silicon defects around There was a disadvantage in that the field concentration phenomenon in which the electric field is concentrated during operation of the device. As such, when the electric field effect is concentrated in the trench edge portion of the device isolation layer, the leakage current of the semiconductor device increases.

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 트렌치 식각 공정시 등방성 건식식각 공정을 얕게 실시해서 트렌치 상단 모서리를 완만하게 식각한 후에 일반적인 트렌치 식각 공정을 진행함으로써 트렌치 모서리 부분에 걸리는 전계집중 현상을 개선할 수 있는 반도체소자의 트렌치 구조의 소자분리막 형성방법을 제공하는데 있다.An object of the present invention is to shallow the isotropic dry etching process during the trench etching process in order to solve the problems of the prior art as described above to gently etch the top corners of the trench to proceed to the general trench etching process to the electric field caught on the trench corners The present invention provides a method of forming a device isolation film having a trench structure of a semiconductor device capable of improving a concentration phenomenon.

도 1a 내지 도 1c는 종래 기술에 의한 반도체장치의 소자분리막을 위한 트렌치 제조 공정을 순서적으로 나타낸 수직 단면도들이고,1A to 1C are vertical cross-sectional views sequentially showing a trench fabrication process for a device isolation film of a semiconductor device according to the prior art;

도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 소자분리막을 위한 트렌치 제조 공정을 순서적으로 나타낸 수직 단면도들이다.2A to 2D are vertical cross-sectional views sequentially illustrating a trench manufacturing process for an isolation layer of a semiconductor device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 실리콘기판100: silicon substrate

102 : 패드산화막102: pad oxide film

104 : 질화막104: nitride film

106 : 포토레지스트 패턴106: photoresist pattern

108a : 얕은 등방성 트렌치108a: shallow isotropic trench

108b : 깊은 이방성 트렌치108b: deep anisotropic trench

상기 목적을 달성하기 위하여 본 발명은 반도체기판에 소자분리막을 위한 트렌치 형성 방법에 있어서, 기판에 패드 산화막 및 질화막을 순차적으로 적층하는 단계와, 질화막 상부에 소자분리영역을 정의하는 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴에 맞추어 상기 적층된 질화막 및 패드 산화막을 패터닝하는 단계와, 패터닝된 질화막 및 패드 산화막에 드러난 기판내에 모서리 라운딩을 위해서 플라즈마를 이용한 등방성 건식식각 공정을 진행하여 얕은 등방성 트렌치를 형성하는 단계와, 얕은 등방성 트렌치가 형성된 기판내에 소자분리막이 형성될 영역을 정의하기 위해 깊은 이방성 트렌치를 형성하는 단계와, 포토레지스트 패턴을 제거하는 단계와, 기판 내에 형성된 트렌치내에 갭필막을 형성하고 이를 평탄화한 후에 질화막을 제거하여 기판내에 소자분리막을 형성하는 단계를 포함하여 이루어진다.In order to achieve the above object, the present invention provides a method for forming a trench for a device isolation film on a semiconductor substrate, the method comprising sequentially depositing a pad oxide film and a nitride film on a substrate, and forming a photoresist pattern defining a device isolation region on the nitride film. Patterning the stacked nitride and pad oxide layers in accordance with the photoresist pattern; Forming deep, forming a deep anisotropic trench to define a region in which a device isolation film is to be formed in a substrate having a shallow isotropic trench, removing a photoresist pattern, and forming a gap fill film in the trench formed in the substrate. After planarization, the nitride film is Removing to form an isolation layer in the substrate.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 소자분리막을 위한 트렌치 제조 공정을 순서적으로 나타낸 수직 단면도들로서, 이를 참조하여 본 발명의 트렌치 구조의 소자분리막 제조 공정을 설명한다.2A through 2D are vertical cross-sectional views sequentially illustrating trench fabrication processes for device isolation layers of a semiconductor device according to the present invention, and a process of fabricating a device isolation layer having a trench structure according to the present invention will be described.

도 2a에 나타난 바와 같이, 반도체기판으로서 실리콘기판(100) 상부에 30Å∼200Å 두께의 패드산화막(102)과 800∼1800Å 두께의 질화막(104)을 순차적으로 적층한다. 그리고, 소자 분리용 마스크를 이용한 사진 공정을 진행하여 질화막(104) 상부에 소자분리영역을 정의하는 포토레지스트 패턴(106)을 형성한다. 이어서, 포토레지스트 패턴(106)에 맞추어 상기 적층된 질화막(106) 및 패드 산화막(104)을 패터닝한다.As shown in FIG. 2A, a pad oxide film 102 having a thickness of 30 to 200 Å and a nitride film 104 having a thickness of 800 to 1800 Å are sequentially stacked on the silicon substrate 100 as a semiconductor substrate. Then, the photolithography process using the device isolation mask is performed to form the photoresist pattern 106 defining the device isolation region on the nitride film 104. Subsequently, the laminated nitride film 106 and the pad oxide film 104 are patterned in accordance with the photoresist pattern 106.

그리고, 도 2b에 도시된 바와 같이 패터닝된 질화막(106) 및 패드 산화막(!04)에 드러난 기판내에 모서리 라운딩을 위해서 플라즈마를 이용한 등방성 건식식각 공정을 진행하여 얕은 등방성 트렌치(108a)를 형성한다. 이때, 얕은 등방성 트렌치 형성은 인시튜(in-situ) 또는 엑스시튜(ex-situ)에서 진행하고, 그 식각 타겟은 총 트렌치 깊이의 5%∼10% 정도를 식각하는데, 바람직하게는 30Å∼100Å의 깊이로 식각한다.As shown in FIG. 2B, a shallow isotropic trench 108a is formed by performing an isotropic dry etching process using plasma for edge rounding in the substrate exposed by the patterned nitride film 106 and the pad oxide film! 04. In this case, shallow isotropic trench formation is performed in-situ or ex-situ, and the etching target etches about 5% to 10% of the total trench depth, preferably 30 kPa to Etch to a depth of 100Å.

그리고, 상기 얕은 등방성 트렌치 형성을 인시튜에서 진행할 경우 플라즈마 장비에서 F계 가스, 또는 F 및 Cl계 가스의 혼합 가스를 이용하고, 이후 실시될 이방성 트렌치 식각보다 낮은 압력과 높은 전압 조건에서 식각 공정을 실시한다.When the shallow isotropic trench formation is performed in situ, an F process gas or a mixed gas of F and Cl gas is used in a plasma apparatus, and the etching process is performed under a pressure and a high voltage condition than an anisotropic trench etching to be performed later. Conduct.

반면에, 상기 얕은 등방성 트렌치 형성을 엑스시튜에서 진행할 경우 마이크로파형 또는 ICP형의 플라즈마 발생장치를 사용하도록 한다.On the other hand, when the shallow isotropic trench formation is performed in an ex-situ, a microwave or ICP type plasma generator is used.

그 다음, 도 2c에 도시된 바와 같이, 얕은 등방성 트렌치(108a)가 형성된 기판내에 소자분리막이 형성될 영역을 정의하기 위해 깊은 이방성 트렌치(108b)를 형성한다. 이때, 이방성 트렌치 식각 공정은 통상의 플라즈마 이방성 식각 공정을이용하도록 한다.Next, as shown in FIG. 2C, a deep anisotropic trench 108b is formed in the substrate on which the shallow isotropic trench 108a is formed to define the region where the device isolation film is to be formed. In this case, the anisotropic trench etching process uses a conventional plasma anisotropic etching process.

그리고, 도 2d에 도시된 바와 같이, 상기 포토레지스트 패턴(106)을 제거하면 트렌치 상단 부분(a)이 상기 플라즈마를 이용한 등방성 건식식각 공정에 의해 완만한 곡면 형태를 갖게 된다.As shown in FIG. 2D, when the photoresist pattern 106 is removed, the trench upper portion a has a smooth curved shape by an isotropic dry etching process using the plasma.

그리고, 도면에 도시되지는 않았지만, 트렌치 상단 부분(a)이 완만한 형태를 갖는 기판의 트렌치내에 갭필막을 형성하고 이를 평탄화한 후에 질화막을 제거해서 기판내에 본 발명에 따른 트렌치형 소자분리막을 형성한다.Although not shown in the drawings, a gap fill film is formed in the trench of the substrate having the gentle top portion a, and after the planarization thereof, the nitride film is removed to form the trench type isolation film according to the present invention in the substrate. .

상기한 바와 같이 본 발명에 따른 반도체장치의 트렌치 구조의 소자분리막 형성방법을 이용하게 되면, 트렌치 식각 공정시 등방성 건식식각 공정을 실시한 후에 일반적인 이방성 식각 공정을 진행함으로써 등방성 건식식각 공정에 의해 트렌치 모서리 상단 부분이 완만해지기 때문에 트렌치 모서리 라운딩 효과가 커지게 된다.As described above, when the device isolation film forming method of the trench structure of the semiconductor device according to the present invention is used, an isotropic dry etching process is performed during the trench etching process, and then a general anisotropic etching process is performed, thereby performing an isotropic dry etching process. Because the part is smooth, the trench edge rounding effect is increased.

그러므로, 본 발명에 따른 트렌치 구조의 소자분리막은 트렌치 모서리 상단부분의 굴곡면에 의해 전계가 분산되어 반도체소자의 누설 전류가 감소하게 되는 효과가 있다.Therefore, the device isolation film of the trench structure according to the present invention has the effect that the electric field is dispersed by the curved surface of the upper portion of the trench corners to reduce the leakage current of the semiconductor device.

Claims (5)

반도체기판에 소자분리막을 위한 트렌치 형성 방법에 있어서,In the trench formation method for a device isolation film on a semiconductor substrate, 상기 기판에 패드 산화막 및 질화막을 순차적으로 적층하는 단계;Sequentially depositing a pad oxide film and a nitride film on the substrate; 상기 질화막 상부에 소자분리영역을 정의하는 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern defining an isolation region over the nitride film; 상기 포토레지스트 패턴에 맞추어 상기 적층된 질화막 및 패드 산화막을 패터닝하는 단계;Patterning the stacked nitride film and pad oxide film according to the photoresist pattern; 상기 패터닝된 질화막 및 패드 산화막에 드러난 기판내에 모서리 라운딩을 위해서 플라즈마를 이용한 등방성 건식식각 공정을 진행하여 얕은 등방성 트렌치를 형성하는 단계;Forming an isotropic dry etching process using plasma for edge rounding in the substrate exposed by the patterned nitride film and the pad oxide film to form a shallow isotropic trench; 상기 얕은 등방성 트렌치가 형성된 기판내에 소자분리막이 형성될 영역을 정의하기 위해 깊은 이방성 트렌치를 형성하는 단계;Forming a deep anisotropic trench in the substrate on which the shallow isotropic trench is formed to define a region where an isolation layer is to be formed; 상기 포토레지스트 패턴을 제거하는 단계;Removing the photoresist pattern; 상기 기판 내에 형성된 트렌치내에 갭필막을 형성하고 이를 평탄화한 후에 질화막을 제거하여 기판내에 소자분리막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체장치의 트렌치 구조의 소자분리막 형성방법.Forming a device isolation film in the substrate by removing the nitride film after forming a gap fill film in the trench formed in the substrate and planarizing the gap fill film. 제 1항에 있어서, 상기 얕은 등방성 트렌치 형성은 인시튜 또는 엑스시튜에서 진행하고, 그 식각 타겟은 총 트렌치 깊이의 5%∼10% 정도를 식각하는 것을 특징으로 하는 반도체장치의 트렌치 구조의 소자분리막 형성방법.The device of claim 1, wherein the shallow isotropic trench is formed in-situ or x-situ, and the etching target etches about 5% to 10% of the total trench depth. Separator Formation Method. 제 2항에 있어서, 상기 얕은 등방성 트렌치 깊이는 30Å∼100Å인 것을 특징으로 하는 반도체장치의 트렌치 구조의 소자분리막 형성방법.3. The method of claim 2, wherein the shallow isotropic trench depth is from about 30 [mu] s to about 100 [mu] s. 제 1항 및 제 2항에 있어서, 상기 얕은 등방성 트렌치 형성을 인시튜에서 진행할 경우 플라즈마 장비에서 F계 가스 또는 F 및 Cl계 가스의 혼합 가스를 이용하고 이방성 트렌치 식각보다 낮은 압력과 높은 전압 조건에서 식각 공정을 실시하는 특징으로 하는 트렌치 구조의 소자분리막 형성방법.The method of claim 1 or 2, wherein the formation of the shallow isotropic trench is carried out in situ in the plasma equipment using a mixed gas of F-based gas or F and Cl-based gas at a pressure and high voltage conditions than the anisotropic trench etching A device isolation film forming method having a trench structure, characterized in that the etching process. 제 1항 및 제 2항에 있어서, 상기 얕은 등방성 트렌치 형성을 엑스시튜에서 진행할 경우 마이크로파형 또는 ICP형의 플라즈마 발생장치를 사용하는 것을 특징으로 하는 트렌치 구조의 소자분리막 형성방법.The method of claim 1, wherein the formation of the shallow isotropic trench is performed using an microwave or ICP plasma generator when the shallow isotropic trench is formed in an ex-situ.
KR1019990064491A 1999-12-29 1999-12-29 Method for forming trench type isolation layer in semiconductor device KR20010064323A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990064491A KR20010064323A (en) 1999-12-29 1999-12-29 Method for forming trench type isolation layer in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990064491A KR20010064323A (en) 1999-12-29 1999-12-29 Method for forming trench type isolation layer in semiconductor device

Publications (1)

Publication Number Publication Date
KR20010064323A true KR20010064323A (en) 2001-07-09

Family

ID=19631777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990064491A KR20010064323A (en) 1999-12-29 1999-12-29 Method for forming trench type isolation layer in semiconductor device

Country Status (1)

Country Link
KR (1) KR20010064323A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993497A (en) * 2019-11-20 2020-04-10 上海华虹宏力半导体制造有限公司 Method for rounding top of trench
CN112086351A (en) * 2019-06-13 2020-12-15 芯恩(青岛)集成电路有限公司 Groove etching method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112086351A (en) * 2019-06-13 2020-12-15 芯恩(青岛)集成电路有限公司 Groove etching method
CN110993497A (en) * 2019-11-20 2020-04-10 上海华虹宏力半导体制造有限公司 Method for rounding top of trench

Similar Documents

Publication Publication Date Title
US6159822A (en) Self-planarized shallow trench isolation
US6171929B1 (en) Shallow trench isolator via non-critical chemical mechanical polishing
US5830773A (en) Method for forming semiconductor field region dielectrics having globally planarized upper surfaces
KR20010046153A (en) Method of manufacturing trench type isolation layer in semiconductor device
US7754579B2 (en) Method of forming a semiconductor device
KR20010064323A (en) Method for forming trench type isolation layer in semiconductor device
KR19990004561A (en) Device Separation Method of Semiconductor Device
KR20030000127A (en) Manufacturing method for semiconductor device
KR100446279B1 (en) Method of etching trench of semiconductor device for forming isolation layer by using shallow trench
KR100750047B1 (en) Method for manufacturing an isolation layer in a semiconductor device
KR100911984B1 (en) Method of forming an isolation film in semiconductor device
KR20000045908A (en) Method for forming device isolation layer of trench structure of semiconductor device
KR100338948B1 (en) Manufacturing method for isolation in semiconductor device
KR20010003615A (en) A method for forming trench type isolation layer in semiconductor device
KR100561974B1 (en) A Manufacturing Method of Semiconductor Element
KR100455095B1 (en) Method of forming an isolation film in semiconductor device
KR20000045911A (en) Forming method of isolation layer having consolidated structure of locos and trench
KR20030052663A (en) method for isolating semiconductor device
KR20000013286A (en) Isolation method of a semiconductor device
KR100480896B1 (en) Method for manufacturing STI of semiconductor device
KR100223911B1 (en) Method of forming an element isolation film in a semiconductor device
KR20000020414A (en) Method for isolating semiconductor device of trench structure
KR20030000675A (en) Method of forming a device isolation film in a semiconductor device
KR20000045881A (en) Method for forming device isolation layer of trench structure of semiconductor device
KR20000075301A (en) Method of forming trench type isolation layer in semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination