KR20050009932A - 반도체 소자의 구리배선 형성방법 - Google Patents

반도체 소자의 구리배선 형성방법 Download PDF

Info

Publication number
KR20050009932A
KR20050009932A KR1020030049423A KR20030049423A KR20050009932A KR 20050009932 A KR20050009932 A KR 20050009932A KR 1020030049423 A KR1020030049423 A KR 1020030049423A KR 20030049423 A KR20030049423 A KR 20030049423A KR 20050009932 A KR20050009932 A KR 20050009932A
Authority
KR
South Korea
Prior art keywords
layer
copper
alloy layer
forming
alloy
Prior art date
Application number
KR1020030049423A
Other languages
English (en)
Inventor
맹종선
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030049423A priority Critical patent/KR20050009932A/ko
Publication of KR20050009932A publication Critical patent/KR20050009932A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 구리배선 형성방법에 관한 것으로, MgO층과 Cu-Mg합금으로 구리확산방지 도전막을 형성하여 구리배선의 저항을 감소시켜 신호지연시간을 개선시킬 수 있다.

Description

반도체 소자의 구리배선 형성방법{Method of forming copper wiring in semiconductor device}
본 발명은 반도체 소자의 구리배선 형성방법에 관한 것으로, 특히 구리배선의 저항을 감소시켜 신호지연시간을 개선시킬 수 있는 반도체 소자의 구리배선 형성방법에 관한 것이다.
일반적으로, 반도체 산업이 초대규모 집적 회로(Ultra Large Scale Integration; ULSI)로 옮겨가면서 소자의 지오메트리(geometry)가 서브-하프-마이크로(sub-half-micron) 영역으로 계속 줄어드는 반면, 성능 향상 및 신뢰도 측면에서 회로 밀도(circuit density)는 증가하고 있다. 이러한 요구에 부응하여, 반도체 소자의 금속 배선을 형성함에 있어서 구리는 알루미늄에 비해 녹는점이 높아 전기이동도(electro-migration; EM)에 대한 저항이 커서 소자의 신뢰성을 향상시킬 수 있고, 비저항이 낮아 신호전달 속도를 증가시킬 수 있어, 집적 회로(integration circuit)에 유용한 상호연결 재료(interconnection material)로 사용되고 있다.
기존의 구리배선 형성방법으로 다마신 방식에 의해 절연층을 식각하여 구리배선이 형성될 다마신 패턴을 형성하고, 구리배선으로부터 구리 원자가 외부로 확산되는 것을 방지하기 위하여 구리확산방지 도전막을 형성하고, 구리의 전기도금을 위해 시드층을 형성하고, 이후 구리 도금 및 화학적 기계적 연마 공정을 실시하여 다마신 패턴 내에 구리배선을 형성한다. 구리확산방지 도전막으로 Ta 또는 TaN이 널리 사용되고 있으며, 시드층과 인-시튜(in-situ)로 증착한다. 그런데, 구리확산방지 도전막으로 사용되는 Ta 또는 TaN은 저항이 높아 소자가 극미소화되면, 저항 증가를 초래하고 신호지연시간을 길게하여 소자 특성에 악영향을 미친다.
따라서, 본 발명은 구리배선의 저항을 감소시켜 신호지연시간을 개선시킬 수 있는 반도체 소자의 구리배선 형성방법을 제공함에 그 목적이 있다.
도 1a 내지 1d는 본 발명의 실시예에 따른 반도체 소자의 구리배선 형성방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11: 기판 12: 제 1 층간 절연막
13: 다마신 패턴 14: Cu-Mg합금층
14-1: 하부 MgO층 14-2: 상부 MgO층
15: 구리층 150: 구리 배선
16: 구리확산방지 절연막 17: 제 2 층간 절연막
이러한 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 소자의 구리배선 형성방법은 다마신 패턴이 형성된 기판이 제공되는 단계; 상기 다마신 패턴을 포함한 전체 구조 표면을 따라 Cu-Mg합금층을 형성하는 단계; 상기 Cu-Mg합금층을 열처리하고, 이로 인하여 상기 Cu-Mg합금층의 상하부에 MgO층이 형성되는 단계; 상기 Cu-Mg합금층의 상부에 형성된 상부 MgO층을 제거하는 단계; 상기 다마신 패턴이 충분히 매립되도록 상기 Cu-Mg합금층 상에 구리층을 형성하는 단계; 및 상기 구리층, Cu-Mg합금층 및 상기 하부 MgO층을 연마하여 상기 다마신 패턴 내에 구리배선을 형성하는 단계를 포함한다.
상기에서, Cu-Mg합금층의 열처리 공정은 400 ~ 600 ℃ 온도 범위에서 급속열공정, 고온로 또는 고밀도 플라즈마 처리로 실시하며, Cu-Mg합금의 저항을 인-시튜로 측정하여 급격한 저항 천이점에서 열처리를 중단한다.
상기 구리 배선을 형성한 후에, 상기 구리 배선을 포함한 전체 구조 상부에 구리확산방지 절연막을 형성하는 단계; 및 상기 구리 확산 방지 절연막 상에 층간 절연막을 형성하는 단계를 더 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세하게 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 내지 1d는 본 발명의 실시예에 따른 반도체 소자의 구리배선 형성방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 기판(11) 상에 제 1 층간 절연막(12)을 형성하고, 다마신 기법으로 제 1 층간 절연막(12)을 식각하여 다마신 패턴(13)을 형성한다. 다마신 패턴(13)을 포함한 제 1 층간 절연막(12) 표면을 따라 Cu-Mg합금층(14)을 형성한다.
상기에서, 제 1 층간 절연막(12)은 배선과 배선 사이의 기생 캐패시터로 인한 문제를 해결하기 위해 저유전율을 갖는 물질로 형성하는데, 예를 들어, 유전 상수 값이 1.5 내지 4.5 대역의 SiO2계열에 H, F, C, CH3등이 부분적으로 결합되어 있는 물질이나, C-H를 기본 구조로 하는 SiLKTM제품, FlareTM제품 등의 유기 물질(organic material)이나, 이들 물질의 유전 상수 값을 낮추기 위해 이들 물질의 기공도(porosity)를 증가시킨 다공성(porous) 물질로 형성한다.
Cu-Mg합금층(14)은 스퍼터링 방식이나 화학기상증착법으로 증착하여 형성하며, Cu-Mg합금의 조성 범위는 Mg가 1 ~ 20% 함유 되게한다.
도 1b를 참조하면, Cu-Mg합금층(14)을 열처리하고, 이로 인하여 Cu-Mg합금층(14)의 상하부에 MgO층들(14-1 및 14-2)을 형성한다.
상기에서, Cu-Mg합금층(14)의 열처리 공정은 400 ~ 600 ℃ 온도 범위에서 실시한다. Cu-Mg합금층(14)의 열처리 공정은 급속열공정(RTP) 또는 고온로를 사용하거나, 고밀도 플라즈마 처리를 하여 열에너지를 전달할 수 있는 표면처리방식을 사용한다. Cu-Mg합금층(14)의 열처리 공정은 고진공 불활성분위기에서 실시한다. Cu-Mg합금층(14)의 열처리 공정시 Cu-Mg합금의 저항을 인-시튜(in-situ)로 측정하여 급격한 저항 천이점에서 열처리를 중단한다.
도 1c를 참조하면, 상부 MgO층(14-2)을 제거한 후, 하부 MgO층(14-1) 및 Cu-Mg합금층(14)이 적층된 다마신 패턴(13)이 충분히 매립되도록 구리층(15)을 전기도금법으로 형성한다. 적층된 하부 MgO층(14-1) 및 Cu-Mg합금층(14)은 구리확산방지 도전막 역할을 한다.
상기에서, 상부 MgO층(14-2)은 구리(Cu)의 전기도금이 잘 이루어지도록 스퍼터링 식각 방식으로 제거되며, 노출되는 Cu-Mg합금층(14)은 시드층 역할을 하게된다.
도 1d를 참조하면, 화학적 기계적 연마 공정을 제 1 층간 절연막(12)이 노출되는 시점까지 실시하여 다마신 패턴(13) 내에 구리 배선(150)을 형성한다. 구리 배선(150)을 포함한 전체 구조 상부에 구리확산방지 절연막(16)을 형성한다. 구리 확산 방지 절연막(16)을 포함한 전체 구조 상에 제 2 층간 절연막(17)을 형성한다.
상기에서, 구리 확산 방지 절연막(16)은 실리콘 질화물(SiNx), 실리콘 카바이드(SiCx) 및 실리콘 질화 카바이드(SiCN)중 적어도 어느 하나의 물질을 사용하여 단층 또는 다층으로 300 Å 이상의 두께로 형성한다. 구리 확산 방지 절연막(16)을 형성하기 전에 구리 배선(150)을 안정화 시키면서 구리 배선(150) 표면에 생성되는 구리 산화층(도시 않음)을 제거하기 위하여 플라즈마 처리를 실시한다. 제 2 층간 절연막(17)은 다층 금속 배선 구조일 경우에는 전술한 제 1 층간 절연막(12)과 같이 배선과 배선 사이의 기생 캐패시터로 인한 문제를 해결하기 위해 저유전율을 갖는 물질로 형성하는 것이 바람직하지만, 단층 금속 배선 구조일 경우에는 통상적으로 반도체 소자의 층간 절연막으로 적용되는 다른 절연물로도 형성할 수 있다.
상술한 바와 같이, 본 발명은 적층된 MgO층 및 Cu-Mg합금층을 구리확산방지 도전막과 구리 시드층으로 사용하므로, 구리배선의 저항을 감소시켜 신호지연시간을 개선시킬 수 있고, 공정 단순화에 의한 생산성을 향상시킬 수 있다.

Claims (6)

  1. 다마신 패턴이 형성된 기판이 제공되는 단계;
    상기 다마신 패턴을 포함한 전체 구조 표면을 따라 Cu-Mg합금층을 형성하는 단계;
    상기 Cu-Mg합금층을 열처리하고, 이로 인하여 상기 Cu-Mg합금층의 상하부에 MgO층이 형성되는 단계;
    상기 Cu-Mg합금층의 상부에 형성된 상부 MgO층을 제거하는 단계;
    상기 다마신 패턴이 충분히 매립되도록 상기 Cu-Mg합금층 상에 구리층을 형성하는 단계; 및
    상기 구리층, Cu-Mg합금층 및 상기 하부 MgO층을 연마하여 상기 다마신 패턴 내에 구리배선을 형성하는 단계를 포함하는 반도체 소자의 구리배선 형성방법.
  2. 제 1 항에 있어서, 상기 Cu-Mg합금층은 스퍼터링 방식이나 화학기상증착법으로 증착하여 형성하며, 상기 Cu-Mg합금층의 조성 범위는 Mg가 1 ~ 20% 함유된 반도체 소자의 구리배선 형성방법.
  3. 제 1 항에 있어서, 상기 Cu-Mg합금층의 열처리 공정은 400 ~ 600 ℃ 온도 범위에서 급속열공정, 고온로 또는 고밀도 플라즈마 처리로 실시하는 반도체 소자의 구리배선 형성방법.
  4. 제 1 항에 있어서, 상기 Cu-Mg합금층의 열처리 공정은 Cu-Mg합금의 저항을 인-시튜로 측정하여 급격한 저항 천이점에서 열처리를 중단하는 반도체 소자의 구리배선 형성방법.
  5. 제 1 항에 있어서, 상기 상부 MgO층은 스퍼터링 식각 방식으로 제거하는 반도체 소자의 구리배선 형성방법.
  6. 제 1 항에 있어서,
    상기 구리 배선을 형성한 후에,
    상기 구리 배선을 포함한 전체 구조 상부에 구리확산방지 절연막을 형성하는 단계; 및
    상기 구리 확산 방지 절연막 상에 층간 절연막을 형성하는 단계를 더 포함하는 반도체 소자의 구리배선 형성방법.
KR1020030049423A 2003-07-18 2003-07-18 반도체 소자의 구리배선 형성방법 KR20050009932A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030049423A KR20050009932A (ko) 2003-07-18 2003-07-18 반도체 소자의 구리배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030049423A KR20050009932A (ko) 2003-07-18 2003-07-18 반도체 소자의 구리배선 형성방법

Publications (1)

Publication Number Publication Date
KR20050009932A true KR20050009932A (ko) 2005-01-26

Family

ID=37222512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030049423A KR20050009932A (ko) 2003-07-18 2003-07-18 반도체 소자의 구리배선 형성방법

Country Status (1)

Country Link
KR (1) KR20050009932A (ko)

Similar Documents

Publication Publication Date Title
US6451685B1 (en) Method for multilevel copper interconnects for ultra large scale integration
US6261951B1 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
JP2002009150A (ja) 半導体装置、その製造方法及び製造装置
US6277765B1 (en) Low-K Dielectric layer and method of making same
US6511908B2 (en) Method of manufacturing a dual damascene structure using boron nitride as trench etching stop film
KR100546209B1 (ko) 반도체 소자의 구리 배선 형성 방법
JP4638140B2 (ja) 半導体素子の銅配線形成方法
US20010018273A1 (en) Method of fabricating copper interconnecting line
KR100973277B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100371508B1 (ko) 반도체장치 및 그 제조방법
KR20050009932A (ko) 반도체 소자의 구리배선 형성방법
KR100480891B1 (ko) 반도체 소자의 구리배선 형성방법
KR20040004809A (ko) 반도체 소자의 구리배선 및 캐패시터 제조방법
KR100546940B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100525906B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100376259B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100567539B1 (ko) 반도체 소자의 금속배선 형성방법
KR20050009621A (ko) 반도체 소자의 구리배선 형성방법
CN101431048A (zh) 制造半导体器件的方法
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
KR20050006468A (ko) 반도체 소자의 구리 배선 형성 방법
KR19990006058A (ko) 반도체소자의 도전배선 형성방법
KR20020054641A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J501 Disposition of invalidation of trial