KR20050009901A - Method of forming silicon quantum dot for semiconductor device - Google Patents

Method of forming silicon quantum dot for semiconductor device Download PDF

Info

Publication number
KR20050009901A
KR20050009901A KR1020030049262A KR20030049262A KR20050009901A KR 20050009901 A KR20050009901 A KR 20050009901A KR 1020030049262 A KR1020030049262 A KR 1020030049262A KR 20030049262 A KR20030049262 A KR 20030049262A KR 20050009901 A KR20050009901 A KR 20050009901A
Authority
KR
South Korea
Prior art keywords
silicon quantum
size
quantum dot
quantum dots
silicon
Prior art date
Application number
KR1020030049262A
Other languages
Korean (ko)
Other versions
KR100976409B1 (en
Inventor
최세경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030049262A priority Critical patent/KR100976409B1/en
Publication of KR20050009901A publication Critical patent/KR20050009901A/en
Application granted granted Critical
Publication of KR100976409B1 publication Critical patent/KR100976409B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/962Quantum dots and lines

Abstract

PURPOSE: A method for forming a silicon quantum dot of a semiconductor device is provided to obtain a good characteristic of a device and guarantee a stable operation characteristic of a silicon quantum dot by forming the silicon quantum dot having a proper size of 10 nanometers or lower and uniformity while using fluorine ions. CONSTITUTION: An oxygen ion layer is formed in a silicon substrate(10). The substrate is patterned to expose the surface of the oxygen ion layer so that a silicon quantum dot(10A) having the first size is formed. The silicon quantum dot and the oxygen ion layer are oxidized to reduce the silicon quantum dot to the second size smaller than the first size so that the substrate is separated from the silicon quantum dot. The second oxide layer(13) is formed on the first oxide layer(12B). Fluorine ions are implanted into the first and second oxide layers. A gate material layer is deposited on the second oxide layer while the silicon quantum dot is oxidized to be reduced to the third size smaller than the second size.

Description

반도체 소자의 실리콘 양자점 형성방법{METHOD OF FORMING SILICON QUANTUM DOT FOR SEMICONDUCTOR DEVICE}Silicon quantum dot formation method of a semiconductor device {METHOD OF FORMING SILICON QUANTUM DOT FOR SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자 제조 기술에 관한 것으로, 특히 반도체 소자의 실리콘 양자점 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor device manufacturing technology, and more particularly, to a method of forming silicon quantum dots in a semiconductor device.

반도체 소자의 초고집적화 및 초고속화에 따라 나노(nano) 기술 개발이 시급해지면서 비휘발성 메모리 소자의 제조 시 실리콘 양자점(silicon quantum dot)을 적용하고 있다.The development of non-volatile memory devices is applying silicon quantum dots as the development of nano technology is urgent due to the ultra-high integration and ultra-high speed of semiconductor devices.

실리콘 양자점은 리소그라피 공정 및 식각공정을 이용하여 산화막 상부에 섬(island) 형태로 형성하거나, 산화막 내에 실리콘 이온을 주입한 후 약 1000℃ 이상의 고온에서 열처리를 수행하여 형성한다.Silicon quantum dots are formed in an island form on the oxide layer by using a lithography process and an etching process, or by implanting silicon ions into the oxide layer and performing heat treatment at a high temperature of about 1000 ° C. or more.

한편, 실리콘 양자점이 상온에서의 안정적으로 동작하기 위해서는 약 10㎚ 이하의 크기와 균일성을 확보하는 것이 중요하다. 그러나, 리소그라피 및 식각공정을 적용하는 경우에는 균일성 확보는 용이하나 100㎚ 정도 크기의 양자점 형성만이 가능하므로 적정 크기 확보가 어렵고, 이온주입 및 열처리를 적용하는 경우에는 10㎚ 이하로 양자점을 형성하는 것은 가능하나 균일성을 확보하기는 어렵다.On the other hand, in order for silicon quantum dots to operate stably at room temperature, it is important to secure a size and uniformity of about 10 nm or less. However, in case of applying lithography and etching process, it is easy to secure uniformity but only 100nm size quantum dots can be formed, so it is difficult to secure proper size.In case of applying ion implantation and heat treatment, quantum dots below 10nm are formed. Yes, but it is difficult to ensure uniformity.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 반도체 소자의 제조시 10㎚ 이하의 적정 크기 및 균일성을 가지는 실리콘 양자점을 용이하게 형성할 수 있는 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and provides a method for easily forming a silicon quantum dot having an appropriate size and uniformity of 10 nm or less in the manufacture of a semiconductor device. have.

도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 실리콘 양자점 형성방법을 설명하기 위한 단면도.1A to 1F are cross-sectional views illustrating a method of forming silicon quantum dots in a semiconductor device according to an embodiment of the present invention.

도 2a 및 도 2b는 F 이온 주입시 산화막의 결합 변화를 나타낸 도면.2A and 2B show changes in bonding of oxide films during F ion implantation.

도 3은 F 이온을 주입한 경우와 주입하지 않은 경우의 게이트 전압(Vg)-드레인 전류(Id) 특성을 비교하여 나타낸 그래프.3 is a graph showing a comparison between gate voltage (Vg) and drain current (Id) characteristics when and without implantation of F ions;

※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing

10 : 반도체 기판 10A : 실리콘 양자점10: semiconductor substrate 10A: silicon quantum dots

11 : 패드 산화막 12 : 산소이온11: pad oxide film 12: oxygen ion

12A : 산소이온층 12B : 제 1 산화막12A: oxygen ion layer 12B: first oxide film

13 : 제 2 산화막 14 : F 이온13: 2nd oxide film 14: F ion

15 : 금속막15: metal film

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 실리콘 기판 내에 산소이온층을 형성하는 단계; 산소이온층의 표면이 노출되도록 기판을 패터닝하여 제 1 크기를 가지는 실리콘 양자점을 형성하는 단계; 실리콘 양자점과 산소이온층을 산화시켜 실리콘 양자점을 제 1 크기보다 작은 제 2 크기로 감소시킴과 동시에 제 1 산화막을 형성하여 기판과 실리콘 양자점을 분리시키는 단계; 제 1 산화막 상에 제 2 산화막을 형성하는 단계; 제 1 및 제 2 산화막 내부로 불소 이온을 주입하는 단계; 및 제 2 산화막 상부에 게이트 물질막을 증착함과 동시에 실리콘 양자점을 산화시켜 제 2 크기보다 작은 제 3 크기로 감소시키는 단계를 포함하는 반도체 소자의 실리콘 양자점 형성방법에 의해 달성될 수 있다.According to an aspect of the present invention for achieving the above technical problem, the object of the present invention is the step of forming an oxygen ion layer in the silicon substrate; Patterning the substrate to expose the surface of the oxygen ion layer to form a silicon quantum dot having a first size; Oxidizing the silicon quantum dots and the oxygen ion layer to reduce the silicon quantum dots to a second size smaller than the first size and simultaneously forming a first oxide film to separate the substrate from the silicon quantum dots; Forming a second oxide film on the first oxide film; Implanting fluorine ions into the first and second oxide films; And depositing a gate material layer on the second oxide layer and simultaneously oxidizing the silicon quantum dots to reduce the silicon quantum dots to a third size smaller than the second size.

여기서, 실리콘 양자점의 제 1 크기는 약 100㎚ 정도이고, 제 2 크기는 약 40 내지 50㎚ 정도이며, 제 3 크기는 약 10㎚ 이하이다.Here, the first size of the silicon quantum dots is about 100 nm, the second size is about 40-50 nm, and the third size is about 10 nm or less.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.

도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 실리콘 양자점 형성방법을 설명하기 위한 단면도이다.1A to 1F are cross-sectional views illustrating a method of forming silicon quantum dots in a semiconductor device according to an embodiment of the present invention.

도 1a에 도시된 바와 같이, 실리콘 기판(10) 상에 패드 산화막(11)을 형성하고, 기판(10)으로 산소이온(12)을 주입하여 기판(10) 내에 산소이온층(12A)을 형성한다. 그 다음, 도 1b에 도시된 바와 같이, 패드 산화막(11)을 제거하고, 리소그라피 및 식각공정에 의해 산소이온층(12A)의 표면이 노출되도록 기판(10)을 패터닝하여 약 100㎚ 정도의 제 1 크기(S1)를 가지는 실리콘 양자점(10A)을 균일하게 형성한다.As shown in FIG. 1A, a pad oxide film 11 is formed on a silicon substrate 10, and oxygen ions 12 are injected into the substrate 10 to form an oxygen ion layer 12A in the substrate 10. . Next, as shown in FIG. 1B, the pad oxide layer 11 is removed, and the substrate 10 is patterned so that the surface of the oxygen ion layer 12A is exposed by lithography and etching to form a first substrate having a thickness of about 100 nm. A silicon quantum dot 10A having a size S1 is formed uniformly.

도 1c에 도시된 바와 같이, 산화공정에 의해 실리콘 양자점(10A)과 산소이온층(12A)을 산화시켜 실리콘 양자점(10A)을 약 40 내지 50㎚ 정도의 제 2 크기로 감소시킴과 동시에 실리콘 양자점(10A)을 둘러싸는 제 1 산화막(12B)을 형성하여 기판(10)과 실리콘 양자점(10A)을 분리시킨다. 그 다음, 도 1d에 도시된 바와 같이, 제 1 산화막(12B) 사이의 공간을 매립하도록 제 1 산화막(12B) 상부에 제 2 산화막 (13)을 형성한다.As shown in FIG. 1C, the silicon quantum dot 10A and the oxygen ion layer 12A are oxidized by an oxidation process to reduce the silicon quantum dot 10A to a second size of about 40 to 50 nm, and at the same time, A first oxide film 12B surrounding 10A is formed to separate the substrate 10 and the silicon quantum dots 10A. Next, as shown in FIG. 1D, a second oxide film 13 is formed on the first oxide film 12B so as to fill the space between the first oxide films 12B.

도 1e에 도시된 바와 같이, 제 1 및 제 2 산화막(12B, 13) 내부로 F 이온 (14)을 주입한 후, 도 1f에 도시된 바와 같이, 제 2 산화막(13) 상부에 게이트 물질로서 금속막(15)을 증착함과 동시에 실리콘 양자점(10A)을 산화시켜 실리콘 양자점(10A)을 10㎚ 이하의 제 3 크기(S3)로 감소시킨다.As shown in FIG. 1E, after implanting F ions 14 into the first and second oxide films 12B and 13, as shown in FIG. 1F, as a gate material on the second oxide film 13. While depositing the metal film 15, the silicon quantum dots 10A are oxidized to reduce the silicon quantum dots 10A to a third size S3 of 10 nm or less.

즉, 산화막(12B, 13) 내부로 주입된 F 이온의 확산에 의해, 도 2a 및 도 2b에 도시된 바와 같이, F 이온이 산화막(12B, 13) 내의 실리콘-산소(Si-O) 결합의 O를 대체하여 O를 분리시키고, 분리된 O는 도시되지는 않았지만, 실리콘 양자점 (10A)의 Si와 결합하여 실리콘 양자점(10A)을 다시 산화시킴으로써 실리콘 양자점 (10A)의 크기를 10㎚ 이하의 제 3 크기(S3)로 감소시킬 수 있게 된다.That is, due to the diffusion of the F ions implanted into the oxide films 12B and 13, as illustrated in FIGS. 2A and 2B, the F ions are separated from the silicon-oxygen (Si-O) bonds in the oxide films 12B and 13. Substitute O to separate O, and the separated O is not shown, but combines with Si of silicon quantum dot 10A to oxidize silicon quantum dot 10A again to reduce the size of silicon quantum dot 10A to 10 nm or less. 3 sizes (S3) can be reduced.

상기 실시예에 의하면, 포토리소그라피 및 식각공정에 의한 패터닝 공정과이온주입 및 산화공정을 병행하면서 산화막 내부로 F 이온을 주입함으로써, 실리콘 양자점을 10㎚ 이하의 적정 크기로 균일하게 형성할 수 있으므로 실리콘 양자점이 상온에서 안정적으로 동작할 수 있게 된다.According to the above embodiment, silicon quantum dots can be uniformly formed to an appropriate size of 10 nm or less by implanting F ions into the oxide film in parallel with the patterning process by the photolithography and etching process and the ion implantation and oxidation process. Quantum dots can operate stably at room temperature.

또한, 이러한 실리콘 양자점을 적용하여 트랜지스터를 제조하게 되면, 산화막 내부에 주입된 F 이온에 의해 트랜지스터의 이동도(mobility), 핫캐리어(Hot carrier) 및 GIDL(Gate Induced Drain Leakage) 등의 특성이 개선되어, 도 3에 나타낸 바와 같이, 우수한 전류특성을 얻을 수 있게 된다.In addition, when the transistor is manufactured by applying the silicon quantum dots, characteristics such as mobility, hot carrier, and gate induced drain leakage (GIDL) of the transistor are improved by the F ions implanted in the oxide film. As a result, as shown in Fig. 3, excellent current characteristics can be obtained.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은 F 이온을 적용하여 10㎚ 이하의 적정 크기 및 균일성을 갖도록 실리콘 양자점을 형성함으로써 실리콘 양자점의 안정적인 동작특성을 확보할 수 있을 뿐만 아니라 우수한 소자 특성을 얻을 수 있다.In the present invention described above, the silicon quantum dots are formed to have an appropriate size and uniformity of 10 nm or less by applying F ions, thereby ensuring stable operating characteristics of the silicon quantum dots and obtaining excellent device characteristics.

Claims (4)

실리콘 기판 내에 산소이온층을 형성하는 단계;Forming an oxygen ion layer in the silicon substrate; 상기 산소이온층의 표면이 노출되도록 기판을 패터닝하여 제 1 크기를 가지는 실리콘 양자점을 형성하는 단계;Patterning the substrate to expose the surface of the oxygen ion layer to form a silicon quantum dot having a first size; 상기 실리콘 양자점과 산소이온층을 산화시켜 실리콘 양자점을 제 1 크기보다 작은 제 2 크기로 감소시킴과 동시에 제 1 산화막을 형성하여 상기 기판과 실리콘 양자점을 분리시키는 단계;Oxidizing the silicon quantum dots and the oxygen ion layer to reduce the silicon quantum dots to a second size smaller than the first size and simultaneously forming a first oxide film to separate the substrate from the silicon quantum dots; 상기 제 1 산화막 상에 제 2 산화막을 형성하는 단계;Forming a second oxide film on the first oxide film; 상기 제 1 및 제 2 산화막 내부로 불소 이온을 주입하는 단계; 및Implanting fluorine ions into the first and second oxide films; And 상기 제 2 산화막 상부에 게이트 물질막을 증착함과 동시에 상기 실리콘 양자점을 산화시켜 제 2 크기보다 작은 제 3 크기로 감소시키는 단계를 포함하는 반도체 소자의 실리콘 양자점 형성방법.Depositing a gate material layer on the second oxide layer and simultaneously oxidizing the silicon quantum dots to reduce the silicon quantum dots to a third size smaller than the second size. 제 1 항에 있어서,The method of claim 1, 상기 실리콘 양자점의 제 1 크기는 약 100㎚ 정도인 것을 특징으로 하는 반도체 소자의 실리콘 양자점 형성방법.Wherein the first size of the silicon quantum dots is about 100 nm. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 실리콘 양자점의 제 2 크기는 약 40 내지 50㎚ 정도인 것을 특징으로 하는 반도체 소자의 실리콘 양자점 형성방법.Wherein the second size of the silicon quantum dots is about 40 to 50 nm. 제 3 항에 있어서,The method of claim 3, wherein 상기 실리콘 양자점의 제 3 크기는 약 10㎚ 이하인 것을 특징으로 하는 반도체 소자의 실리콘 양자점 형성방법.And the third size of the silicon quantum dots is about 10 nm or less.
KR1020030049262A 2003-07-18 2003-07-18 Method of forming silicon quantum dot for semiconductor device KR100976409B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030049262A KR100976409B1 (en) 2003-07-18 2003-07-18 Method of forming silicon quantum dot for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030049262A KR100976409B1 (en) 2003-07-18 2003-07-18 Method of forming silicon quantum dot for semiconductor device

Publications (2)

Publication Number Publication Date
KR20050009901A true KR20050009901A (en) 2005-01-26
KR100976409B1 KR100976409B1 (en) 2010-08-17

Family

ID=37222485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030049262A KR100976409B1 (en) 2003-07-18 2003-07-18 Method of forming silicon quantum dot for semiconductor device

Country Status (1)

Country Link
KR (1) KR100976409B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544870B2 (en) 2001-04-18 2003-04-08 Kwangju Institute Of Science And Technology Silicon nitride film comprising amorphous silicon quantum dots embedded therein, its fabrication method and light-emitting device using the same
KR100471745B1 (en) 2002-05-10 2005-03-16 재단법인서울대학교산학협력재단 Method for manufacturing quantum dot
KR100545898B1 (en) 2003-07-02 2006-01-25 동부아남반도체 주식회사 Quantum dot formation method of semiconductor device

Also Published As

Publication number Publication date
KR100976409B1 (en) 2010-08-17

Similar Documents

Publication Publication Date Title
US9466686B2 (en) Graphene devices with local dual gates
US6211013B1 (en) Method for fabricating single electron transistor
TW200539277A (en) A method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
TWI301666B (en) Using different gate dielectrics with nmos and pmos transistors of a complementary metal oxide semiconductor integrated circuit
JP2001332547A (en) Semiconductor device and its manufacturing method
JP2005252266A (en) Method for manufacturing memory device having gate containing uniformly distributed, silicon nano-dots
CN114121630A (en) Method for manufacturing gate oxide layer
TW439120B (en) A quantum thin line producing method and semiconductor device
KR100976409B1 (en) Method of forming silicon quantum dot for semiconductor device
WO2012035684A1 (en) Semiconductor device and production method for same
CN113035781B (en) Wafer-level two-dimensional material transfer method and device preparation method
KR100325298B1 (en) Method of fabrication for nonvolatile memory device
KR100913331B1 (en) MOS transistor and method for manufacturing the transistor
KR100666933B1 (en) Method for fabricating semiconductor device
KR100780620B1 (en) Semiconductor device with recess gate and method for fabricating the same
CN103578947B (en) A kind of high dielectric metal gates manufacture method
TWI600164B (en) Microelectronic structure and method for forming the same
KR100702118B1 (en) Method for manufacturing of semiconductor device
KR100565753B1 (en) Method for forming gate of semi-conductor device
JPH04112579A (en) Mos type semiconductor device
JP2004534401A (en) Method of manufacturing semiconductor device having a plurality of MOS transistors having gate oxides of different thickness
KR100327426B1 (en) Method for forming dual gate oxide of semiconductor device
TWI286820B (en) Method for forming T-shaped polysilicon gate by using dual damascene process
TW424298B (en) Method for strengthening the field oxide of low voltage devices in the high voltage process
KR100604536B1 (en) Method of forming a gate dielectric film in a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee