KR20050009869A - 반도체 소자의 레지스트 패턴 형성방법 - Google Patents

반도체 소자의 레지스트 패턴 형성방법 Download PDF

Info

Publication number
KR20050009869A
KR20050009869A KR1020030049171A KR20030049171A KR20050009869A KR 20050009869 A KR20050009869 A KR 20050009869A KR 1020030049171 A KR1020030049171 A KR 1020030049171A KR 20030049171 A KR20030049171 A KR 20030049171A KR 20050009869 A KR20050009869 A KR 20050009869A
Authority
KR
South Korea
Prior art keywords
resist
opening pattern
pattern
opening
energy
Prior art date
Application number
KR1020030049171A
Other languages
English (en)
Inventor
이철승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030049171A priority Critical patent/KR20050009869A/ko
Publication of KR20050009869A publication Critical patent/KR20050009869A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체 소자의 레지스트 형성방법을 개시한다. 개시된 본 발명의 방법은, 제1개구패턴과 상기 제1개구패턴 보다 작은 제2개구패턴을 구비한 레지스트 패턴을 형성하기 위한 반도체 소자의 레지스트 패턴 형성방법에 있어서, 기판 상에 레지스트를 도포하는 단계와, 상기 레지스트의 제1개구패턴 형성 영역을 적정 에너지 보다 작은 에너지로 1차 노광하는 단계와, 상기 1차 노광된 레지스트를 현상하여 제1개구패턴 형성 영역의 소정 두께를 제거하는 단계와, 상기 레지스트의 제2개구패턴 형성 영역과 소정 두께가 제거된 제1개구패턴 형성 영역을 적정 에너지로 2차 노광하는 단계 및 상기 2차 노광된 레지스트를 현상하여 서로 다른 크기의 제1개구패턴과 제2개구패턴을 갖는 레지스트 패턴을 형성하는 단계를 포함한다. 본 발명은 다른 사이즈를 갖는 패턴에 대해 두번에 나누어 노광 및 현상을 수행함으로써, 원하는 크기의 레지스트 패턴 형성이 가능하다.

Description

반도체 소자의 레지스트 패턴 형성방법{Method for forming resist pattern of semiconductor device}
본 발명은 반도체 소자의 레지스트 패턴 형성방법에 관한 것으로, 보다 상세하게는, 서로 다른 사이즈의 개구패턴 별로 원하는 사이즈를 구현할 수 있는 반도체 소자의 레지스트 패턴 형성방법에 관한 것이다.
반도체 소자의 제조 공정에 있어서, 콘택홀 또는 패턴을 형성하기 위한 방법으로서, 감광성 중합체 패턴을 마스크로해서 그 하부의 피식각층을 식각하는 리소그라피(Lithography) 공정이 이용되고 있다. 이러한 리소그라피 공정은 피식각층 상에 레지스트 패턴(Resist Pattern)을 형성하는 공정과, 상기 레지스트 패턴을 식각 장벽으로하여 피식각층을 식각하는 공정을 포함한다.
여기서, 상기 레지스트 패턴을 형성하는 공정은, 피식각층 상에 레지스트를 도포하는 공정과, 도포된 레지스트를 소정 온도에서 소프트 베이크(Soft Bake)하는 공정과, 소프트 베이크된 레지스트를 준비된 레티클(Reticle)을 이용하여 노광하는 공정과, 노광된 레지스트에 대하여 소정의 온도 및 시간 동안 열처리하는 PEB(Post Exposure Bake) 공정, 및 노광된 레지스트 부위가 제거되도록, 상기 레지스트를 현상하는 공정을 포함하여 이루어진다.
상기 노광 공정에서 화학증폭형 레지스트(CAR: Chemically Amplified Resist)를 노광할 경우, 노광되는 부위에 산기(H+)가 발생된다. 이때, 상기 발생 되는 산기는 노출되는 면적이 클 수록 농도가 증가하고, 또한, 산기의 농도에 비례하여 확산 영역이 증가된다.
그런데, 산기의 확산 영역은 온도 및 시간에 따라 조절할 수 있지만, 노광 직후의 산기의 농도 차는 온도와 시간으로써 극복하기 어렵고, 상기 노광 직후에 발생되는 산기의 국부적인 농도 차에 의해, 후속공정인 현상 공정을 거치는 동안 산기의 확산영역에 차가 생긴다.
도 1은 반도체 기판(11)상에 층간절연막(12) 및 레지스트(13)를 차례로 증착한 결과물이다. 여기서, 상기 레지스트에 노광 공정을 수행했을때, 라지(Large)개구패턴(14) 일수록 산기의 확산영역이 넓고, 스몰(Small)개구패턴(15) 일수록 확산영역이 좁다. 따라서, 기판(11)내에 서로 다른 사이즈의 개구패턴의 형성시 산기의 농도에 따라 확산영역이 달라지므로 원하는 패턴 사이즈의 구현을 어렵게 한다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 서로다른 크기의 원하는 사이즈로 개구패턴들을 구현할 수 있는 반도체 소자의 레지스트 패턴 형성방법을 제공함에 그 목적이 있다.
도 1 은 종래의 레지스트 패턴 형성방법을 설명하기 위한 단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 레지스트 패턴 형성방법을 설명하기 위한 공정별 단면도.
*도면의 주요 부분에 대한 부호의 설명*
21: 기판 22: 층간절연막
23: 레지스트 24: 라지개구패턴
25: 스몰개구패턴
상기와 같은 목적을 달성하기 위하여, 본 발명은 제1개구패턴과 상기 제1개구패턴 보다 작은 제2개구패턴을 구비한 레지스트 패턴을 형성하기 위한 반도체 소자의 레지스트 패턴 형성방법에 있어서, 기판 상에 레지스트를 도포하는 단계; 상기 레지스트의 제1개구패턴 형성 영역을 적정 에너지 보다 작은 에너지로 1차 노광하는 단계; 상기 1차 노광된 레지스트를 현상하여 제1개구패턴 형성 영역의 소정 두께를 제거하는 단계; 상기 레지스트의 제2개구패턴 형성 영역과 소정 두께가 제거된 제1개구패턴 형성 영역을 적정 에너지로 2차 노광하는 단계; 및 상기 2차 노광된 레지스트를 현상하여 서로 다른 크기의 제1개구패턴과 제2개구패턴을 갖는 레지스트 패턴을 형성하는 단계를 포함하는 반도체 소자의 레지스트 패턴 형성방법을 제공한다.
본 발명에 따르면, 서로 다른 사이즈를 갖는 개구패턴에 대해 두번에 나누어 노광 및 식각 공정을 진행함으로써, 각각 원하는 크기의 개구패턴 형성이 가능하다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리는 다음과 같다.
레지스트의 화학적 개념은 원자외선 영역에서 레지스트의 감도를 대폭적으로 증대시키기 위하여 광반응으로 생성된 산(Acid)을 열에너지를 이용하여 연쇄적으로 화학 반응을 유도하는 것이다. 즉, 노광시 광화학반응으로 생성된 산이 열에너지의 힘을 빌어 레지스트 내부로 확산하여 연쇄적으로 촉매반응을 일으켜 양자수율이 대폭적으로 증대되는 효과를 가져오고 결과적으로 재료의 용해도에 큰 변화를 가져오는 것이다. 광산발생제로는 (Ph)3S+CF3SO3- 또는 (Ph)3SSbF3를 사용하는데 광원에 노광되면 산기(H+)를 발생시킨다.
여기서, 노광시 발생하는 산기(H+)의 농도는 패턴의 사이즈에 비례하며, 또한, 레지스트내에서 산기의 확산영역은 산기의 농도에 비례한다.
따라서, 본 발명은 상기와 같은 원리에 입각해서 노광공정시 개구패턴사이즈에 따라 노광 도오즈(Dose)의 량을 조절하며 두번에 나누어 노광을 진행함으로써, 기판내의 서로 다른 크기의 개구패턴이 존재하는 레지스트에 대해 원하는 사이즈로 형성할 수 있는 제조방법을 제공한다.
자세하게, 도 2a 내지 도 2e는 본 발명의 실시예에 따른 레지스트 패턴 형성방법을 설명하기 위한 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 기판(21) 상에 층간절연막(22)을 형성하고, 그런다음, 상기 층간 절연막(22) 상에 레지스트(23)를 도포한다.
다음으로, 상기 레지스트를 소정 온도에서 소프트 베이크 한다.
도 2b를 참조하면, 상기 소프트 베이크 된 레지스트(23)의 라지(Large)개구패턴(25)을 소량의 에너지로 노광하여 레지스트(23)내에 산기(H+)를 형성한다.
여기서, 상기 소정의 에너지는 후속공정에서 라지개구패턴을 현상하여 일부두께를 제거했을때, 스몰개구패턴과 사이즈가 비슷해질 수 있는 만큼의 산기를 생성할 수 있는 량을 의미한다.
그런다음, 상기 라지개구패턴(25)을 소정의 온도에서 PEB(Post Exposure Bake) 처리한다. 이때, 열에너지에 의해 산기(H+)의 확산이 이루어진다.
도 2c를 참조하면, 상기 PEB된 레지스트(23)를 현상한다.
여기서, 상기 레지스트(23)는 앞선 공정에서 노광의 량을 조절하였기 때문에, 레지스트의 일부 두께만 제거되어, 그 현상후 잔존하는 라지개구패턴의 사이즈는 스몰개구패턴(26)과 비슷해진다.
도 2d를 참조하면, 상기 레지스트(23)의 라지개구패턴(24) 및 스몰개구패턴(25)을 동시에 노광한다. 그런다음, 상기 레지스트(23)를 PEB한다.
앞선공정에서 라지개구패턴(24)의 일부 두께를 노광 및 현상으로 제거했기 때문에 라지개구패턴(24)과 스몰개구패턴(25)의 사이즈가 비슷하다. 그러므로, 상기 레지스트내(23)에서의 산기의 농도 차이를 완화 시킬 수 있다.
도 2e를 참조하면, 상기 노광된 레지스트(23)를 현상하여 본 발명에 따른 레지스트 패턴을 형성한다.
지금까지에서, 레지스트내의 서로 다른 사이즈, 예컨데, 라지개구패턴 및 스몰개구패턴을 형성하기 위해, 상기 레지스트의 라지개구패턴만을 소량의 에너지로 미리 노광 및 현상을 통해 일부 두께를 제거하여 스몰개구패턴과의 사이즈를 비슷하게 형성한다.
그런다음, 라지개구패턴과 스몰개구패턴을 동시에 같은 양의 에너지로 재차 노광 및 현상하면 다른 사이즈의 원하는 패턴을 정확하게 구현할 수 있다.
이상에서와 같이, 본 발명은 레지스트의 서로 다른 사이즈를 갖는 개구패턴에 대해 두번에 나누어, 먼저, 소량의 에너지로 노광 및 현상을 수행하여 개구패턴 사이즈를 비슷하게 형성하고, 재차 다른 사이즈의 개구패턴 모두에 동일한 에너지로 노광 및 현상하여 서로 다른 사이즈의 개구패턴을 정확히 구현할 수 있다.
따라서, 종래의 방법보다 정확한 사이즈의 레지스트 패턴을 형성할 수 있어 소자 자체의 신뢰성을 향상시킨다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (2)

  1. 제1개구패턴과 상기 제1개구패턴 보다 작은 제2개구패턴을 구비한 레지스트 패턴을 형성하기 위한 반도체 소자의 레지스트 패턴 형성방법에 있어서,
    기판 상에 레지스트를 도포하는 단계;
    상기 레지스트의 제1개구패턴 형성 영역을 적정 에너지 보다 작은 에너지로 1차 노광하는 단계;
    상기 1차 노광된 레지스트를 현상하여 제1개구패턴 형성 영역의 소정 두께를 제거하는 단계;
    상기 레지스트의 제2개구패턴 형성 영역과 소정 두께가 제거된 제1개구패턴 형성 영역을 적정 에너지로 2차 노광하는 단계; 및
    상기 2차 노광된 레지스트를 현상하여 서로 다른 크기의 제1개구패턴과 제2개구패턴을 갖는 레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 레지스트 패턴 형성방법.
  2. 제 1 항에 있어서, 상기 제2개구패턴 형성 영역과 소정 두께가 제거된 제1개구패턴 형성 영역은 2차 노광시에 유사한 산기(H+) 농도를 갖는 것을 특징으로 하는 반도체 소자의 레지스트 패턴 형성방법.
KR1020030049171A 2003-07-18 2003-07-18 반도체 소자의 레지스트 패턴 형성방법 KR20050009869A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030049171A KR20050009869A (ko) 2003-07-18 2003-07-18 반도체 소자의 레지스트 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030049171A KR20050009869A (ko) 2003-07-18 2003-07-18 반도체 소자의 레지스트 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20050009869A true KR20050009869A (ko) 2005-01-26

Family

ID=37222454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030049171A KR20050009869A (ko) 2003-07-18 2003-07-18 반도체 소자의 레지스트 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20050009869A (ko)

Similar Documents

Publication Publication Date Title
US7851135B2 (en) Method of forming an etching mask pattern from developed negative and positive photoresist layers
US7527918B2 (en) Pattern forming method and method for manufacturing a semiconductor device
JP3057879B2 (ja) 半導体装置の製造方法
KR100913005B1 (ko) 마스크 패턴 형성 방법
WO2018004646A1 (en) Metal oxide resist materials
KR20070004234A (ko) 미세패턴의 형성방법 및 이를 이용한 구조물
US6566274B1 (en) Lithography process for transparent substrates
KR20050009869A (ko) 반도체 소자의 레지스트 패턴 형성방법
US7064075B2 (en) Method for manufacturing semiconductor electronics devices
JP2009194207A (ja) パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置
CN101452206B (zh) 形成掩模图案的方法
KR100596859B1 (ko) 반도체 소자의 미세패턴 형성 방법
KR100525077B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR20050002485A (ko) 반도체 소자의 레지스트 패턴 형성방법
KR100274751B1 (ko) 화학증폭형감광막패턴방법
JPH11153871A (ja) レジストパターン形成方法及び半導体基板
KR20080078999A (ko) 반도체 소자의 포토 레지스트 패턴 형성 방법
KR100306808B1 (ko) 디유브이 공정용 포토레지스트
KR19990004871A (ko) 반도체 장치 사진 식각공정 방법
KR20120037256A (ko) 반도체 소자의 패턴 형성 방법
JP2002207300A (ja) 半導体の製造方法及び半導体
JPH03136233A (ja) 半導体装置の製造方法
KR20030070653A (ko) 반도체 소자의 콘택홀 형성방법
US20160196968A1 (en) Patterning method
KR20010058558A (ko) 노광면적 차이에 따른 산기의 확산길이 차이를 감소시킬수 있는 포토레지스트 패턴 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination