KR20050008943A - 반도체 소자의 랜딩플러그 제조 방법 - Google Patents

반도체 소자의 랜딩플러그 제조 방법 Download PDF

Info

Publication number
KR20050008943A
KR20050008943A KR1020030047826A KR20030047826A KR20050008943A KR 20050008943 A KR20050008943 A KR 20050008943A KR 1020030047826 A KR1020030047826 A KR 1020030047826A KR 20030047826 A KR20030047826 A KR 20030047826A KR 20050008943 A KR20050008943 A KR 20050008943A
Authority
KR
South Korea
Prior art keywords
film
landing plug
concentration
end point
polishing
Prior art date
Application number
KR1020030047826A
Other languages
English (en)
Inventor
노용주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030047826A priority Critical patent/KR20050008943A/ko
Publication of KR20050008943A publication Critical patent/KR20050008943A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 화학적기계적연마 공정시 종말점 검출의 어려움으로 인한 질화막의 손실을 방지하는데 적합한 반도체소자의 랜딩 플러그 제조 방법을 제공하기 위한 것으로, 본 발명의 랜딩플러그 제조 방법은 반도체 기판 상부에 제1도전막, 연마정지막 및 질소가 함유된 완충막의 순서로 적층된 복수개의 라인패턴을 형성하는 단계, 상기 라인패턴을 포함한 전면에 층간절연막을 형성하는 단계, 상기 층간절연막을 식각하여 상기 라인패턴 사이의 반도체 기판을 노출시키는 콘택홀을 형성하는 단계. 상기 콘택홀을 채울때까지 상기 층간절연막 상에 제2도전막을 형성하는 단계, 및 상기 연마정지막 표면이 드러날때까지 상기 도전막을 화학적기계적연마하여 랜딩플러그를 형성하되, 상기 화학적기계적연마중의 NO 농도로 종말점을 검출하여 상기 연마정지막 표면까지 연마하는 단계를 포함하여, 질소가 함유된 완충막을 연마정지막위에 형성하므로써 정확하게 연마정지막에서 종말점을 검출하면서도 연마정지막의 손실을 피할 수 있다.

Description

반도체 소자의 랜딩플러그 제조 방법{METHOD FOR MANUFACTURING LANDING PLUG OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 랜딩플러그의 제조 방법에 관한 것이다.
반도체 메모리 소자의 고집적화가 진행됨에 따라, 이를 위한 다양한 기술들이 제안되고 있다. 일 예로서, 고집적 반도체 메모리 소자는 한정된 공간에 더 많은 단위셀들을 구비시켜야 하기 때문에, 단위셀의 실질적인 면적의 감소와 더불어,콘택 사이즈의 크기도 함께 감소되고 있다. 이에 따라, 반도체 기판과 비트라인, 반도체 기판과 캐패시터 사이를 전기적으로 연결하기 위한 콘택홀의 형성에 큰 어려움을 겪고 있으며, 이러한 문제를 해결하기 위한 하나의 기술로서 자기정렬콘택(Self Aligned Contact; SAC) 기술이 제안되었다.
위와 같은 자기정렬콘택(SAC) 기술은 비트라인 및 캐패시터가 형성될 셀 영역 부분을 노출시키는 콘택홀(Landing Plug Contact; LPC)을 형성한 후, 콘택홀 내에 비트라인 및 캐패시터를 연결하기 위한 플러그(Landing Plug Polysilicon; 이하 '랜딩플러그'라고 약칭함)를 매립시킴으로써, 후속에서 형성될 비트라인 및 캐패시터와 반도체 기판간의 전기적 연결이 용이하게 되도록 한다.
도 1a 내지 도 1c는 종래 기술에 따른 랜딩플러그의 제조 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(11) 상에 게이트산화막(12), 폴리실리콘막(13), 텅스텐실리사이드막(14) 및 질화막(15)의 순서로 적층한 후, 질화막(15) 상에 게이트전극을 정의하는 감광막패턴(도시 생략)을 형성한다. 그리고 나서, 감광막패턴을 식각마스크로 하여 질화막(15)을 먼저 패터닝한 후 감광막패턴을 제거하고, 패터닝된 질화막(15)을 식각마스크로 이용하여 텅스텐실리사이드막(14), 폴리실리콘막(13) 및 게이트산화막(12)을 순차적으로 식각하여 게이트라인을 형성한다.
다음으로, 게이트라인의 양측벽에 접하는 질화막스페이서(16)를 형성한 후, 게이트라인을 포함한 전면에 층간절연막(17)을 형성한다. 그리고 나서, 층간절연막(17) 상에 자기정렬콘택(SAC)을 위한 콘택마스크(18)를 형성한다. 다음에 이 콘택마스크(18)를 식각마스크로 층간절연막(17)을 식각하여 게이트라인 사이의 반도체 기판(11)을 노출시키는 랜딩플러그콘택홀(LPC, 19)을 형성한다.
도 1b에 도시된 바와 같이, 콘택마스크(18)를 제거한 후, 랜딩플러그콘택홀(19)을 채울때까지 층간절연막(17) 상에 폴리실리콘막(20)을 증착한다.
도 1c에 도시된 바와 같이, 게이트라인을 구성하는 질화막(15)을 연마정지막으로 하여 폴리실리콘막(20)을 화학적기계적연마하여 랜딩플러그(20a)를 형성한다.
전술한 바와 같이, 종래 기술의 랜딩플러그(20a)는 화학적기계적연마(CMP)을 진행하여 형성하는데, 이때 화학적기계적연마 공정의 종말점을 정확하게 검출하는 것이 중요하다.
일반적으로, 랜딩플러그 공정시 화학적기계적연마공정의 종말점 검출 방법으로는 일정한 시간동안 연마한 후 두께 측정을 하고 두께가 스펙(specification)을 만족하면 다음 공정을 진행하고, 만족하지 못할 경우에는 재연마를 하거나 런(Run)을 스크랩(scrap)하는 등 시간이 오래 걸리며 런을 원환히 진행하는데 어려움이 많이 있었다.
이러한 문제점을 해결하기 위하여 종래기술에서는 광학적 방법 또는 모터 전류 방법 등의 실시간으로 랜딩플러그(20a) 공정시 화학적기계적연마의 종말점(End-point)을 검출하는 방법이 개발되었다.
그 중에서도 게이트라인을 구성하는 질화막(15)의 연마중 발생되는 암모니아(NH3) 기체를 측정하여 종말점을 검출하는 방법이 빠르고 정확하기 때문에 주로 사용된다.
이 방법의 원리는 질화막이나 TiN 등 질소가 포함된 막을 연마할 경우에 암모니아가 연마공정시 사용하는 슬러리(Slurry) 내에서 발생되면, 검출 장치에서 암모니아 가스를 기체 상태로 채집한 후 열작용과 효소 작용으로 NO 가스로 변환시키고 변환된 NO 가스의 양을 측정하므로써 종말점을 검출한다.
다음과 같은 광화학 반응에 의해 NO 가스가 측정된다.
NO+O3→ NO2 *+ O2
NO2 *→ NO2+ hν
화학식1에서 NO가 오존(O3)과 결합하면 NO2가 여기된 NO2 *가 되며, 여기된 NO2 *는 빛(hν)을 내면서 NO2로 변환된다. 이때, 생성되는 빛을 검출하므로써 NO의 양을 측정할 수 있다. 즉 도 1에서 연마정지막인 질화막(15)이 연마되면 암모니아 가스에 의해 NO의 양이 검출되므로써 종말점을 검출하는 방법이다.
그러나, 종래 기술은 화학적기계적연마 도중에 질화막(15)이 연마되기 시작하면 NO의 양이 급격히 증가하기 때문에 종말점을 검출하기 위한 시간 부족으로 어느정도 연마된 후에야 종말점을 검출할 수 있다.
도 1d는 종래 기술에 따른 연마시간에 따른 NO 농도 변화를 도시한 도면이다. 도 1d에서, 가로좌표는 연마시간(polishing time)을 나타내고, 세로좌표는 종말점 검출 신호를 나타낸다.
도 1d에 도시된 바와 같이, 종래 기술은 NO 농도가 급격히 증가하여 종말점 검출이 어렵고 또한 종말점 검출 시기가 늦기 때문에 질화막(15)의 손실을 피할 수 없는 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 화학적기계적연마 공정시 종말점 검출의 어려움으로 인한 질화막의 손실을 방지하는데 적합한 반도체소자의 랜딩 플러그 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래 기술에 따른 랜딩플러그의 제조 방법을 도시한 공정 단면도,
도 1d는 종래 기술에 따른 연마시간에 따른 NO 농도 변화를 도시한 도면,
도 2a 내지 도 2d는 본 발명의 실시예에 따른 랜딩플러그의 제조 방법을 도시한 공정 단면도.
도 3은 본 발명의 실시예에 따른 연마시간에 따른 NO 농도 변화를 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 게이트산화막
23 : 폴리실리콘막 24 : 텅스텐실리사이드막
25 : 질화막 26 : 실리콘옥시나이트라이드막
27 : 질화막 스페이서 28 : 층간절연막
31a : 랜딩플러그
상기 목적을 달성하기 위한 본 발명의 랜딩플러그 제조 방법은 반도체 기판 상부에 제1도전막, 연마정지막 및 질소가 함유된 완충막의 순서로 적층된 복수개의 라인패턴을 형성하는 단계, 상기 라인패턴을 포함한 전면에 층간절연막을 형성하는 단계, 상기 층간절연막을 식각하여 상기 라인패턴 사이의 반도체 기판을 노출시키는 콘택홀을 형성하는 단계. 상기 콘택홀을 채울때까지 상기 층간절연막 상에 제2도전막을 형성하는 단계, 및 상기 연마정지막 표면이 드러날때까지 상기 도전막을 화학적기계적연마하여 랜딩플러그를 형성하되, 상기 화학적기계적연마중의 NO 농도로 종말점을 검출하여 상기 연마정지막 표면까지 연마하는 단계를 포함하는 것을 특징으로 하며, 상기 완충막은 실리콘옥시나이트라이드막 또는 실리콘이 다량 함유된 실리콘옥시나이트라이드막으로 형성하는 것을 특징으로 하고, 상기 NO 농도는 상기 화학적기계적연마공정시의 슬러리 내에서 발생되는 암모니아 기체를 채집하여 열작용과 효소 작용으로 변환시킨 NO 가스의 농도이며, 상기 NO 가스의 농도는 상기 완충막에 의해 완만하게 증가하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 랜딩플러그의 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(21) 상에 게이트산화막(22), 폴리실리콘막(23), 텅스텐실리사이드막(24) 및 질화막(25)의 순서로 적층한다.
그리고 나서, 질화막(25) 상에 질소가 함유된 완충막(26)을 형성한다. 여기서, 질소가 함유된 완충막(26)은 실리콘옥시나이트라이드막(SiON) 또는 실리콘이 다량 함유된 실리콘옥시나이트라이드막(Si-rich SiON)을 이용하고, 완충막(26)의 두께는 200Å ∼1000Å이 바람직하다.
다음에, 완충막(26) 상에 게이트전극을 정의하는 감광막패턴(도시 생략)를 형성한다. 이때, 감광막패턴는 통상적으로 감광막을 도포한 후 노광 및 현상으로 패터닝하여 형성한다.
다음으로, 감광막패턴을 식각마스크로 하여 완충막(26)과 질화막(25)을 패터닝한 후 감광막패턴을 제거한다. 이어서, 패터닝된 완충막(26)과 질화막(25)의 이중층을 식각마스크로 이용하여 텅스텐실리사이드막(24), 폴리실리콘막(23) 및 게이트산화막(22)을 순차적으로 식각하여 게이트라인을 형성한다.
위에서 살펴 본 바와 같이, 게이트라인은 후속 랜딩플러그 공정의 화학적기계적연마공정시의 연마정지막이 질화막(25)과 완충막(26)의 이중층으로 구성된다. 여기서, 질화막(25)은 실질적으로 화학적기계적연마공정시 연마정지막 역할을 하고, 완충막(26)은 종말점 검출을 위한 NO 농도를 완만하게 증가시키기 위한 막이다. 완충막(26)을 이용하여 화학적기계적연마 공정의 종말점을 질화막(25)에서 검출하는 방법은 후술하기로 한다.
도 2b에 도시된 바와 같이, 게이트라인의 양측벽에 접하는질화막스페이서(27)를 형성한 후, 게이트라인을 포함한 전면에 층간절연막(28)을 형성한다. 그리고 나서, 층간절연막(28) 상에 자기정렬콘택(SAC)을 위한 콘택마스크(29)를 형성한다. 다음에 이 콘택마스크(29)를 식각마스크로 층간절연막(28)을 식각하여 게이트라인 사이의 반도체 기판(21)을 노출시키는 랜딩플러그콘택홀(LPC, 30)을 형성한다.
도 2c에 도시된 바와 같이, 콘택마스크(29)를 제거한 후, 랜딩플러그콘택홀(30)을 채울때까지 층간절연막(28) 상에 폴리실리콘막(31)을 증착한다.
도 2d에 도시된 바와 같이, 게이트라인을 구성하는 질화막(25)을 연마정지막으로 하여 폴리실리콘막(31)을 화학적기계적연마하여 랜딩플러그(31a)를 형성한다. 즉, 도 2c의 도면부호 'T'를 타겟으로 하여 질화막(25) 표면이 드러날때까지 화학적기계적연마 공정을 진행한다.
위와 같은 화학적기계적연마 공정시 종말점을 검출하는 방법에 대해 설명하면 다음과 같다.
본 발명은 화학적기계적연마 공정의 종말점을 질화막(25)에서 정확하게 검출하기 위해 완충막(26)의 연마중 발생되는 암모니아(NH3) 기체를 측정하는 방법을 적용한다. 즉, 화학적기계적연마 도중에 슬러리내에서 발생되는 암모니아 기체를 채집하여 화학식1과 같은 광화학반응을 통해 발생되는 NO 가스의 농도를 측정하므로써 종말점을 검출한다. 따라서, 종말점은 NO 가스의 농도가 나타나는 시점에서부터NO 가스의 농도가 완만하게 증가하여 안정화되는 시점까지를 택하여 검출한다.
본 발명은 질화막(25)이 연마되기 전에 미리 완충막(26) 연마시 NO 농도를 완만하게 증가시켜주어 질화막(25)에서의 종말점 검출을 용이하게 하는 것이다. 예컨대, 화학적기계적연마 도중에 질화막(25)이 연마되기 시작하면 NO의 양이 급격히 증가하는데, 본 발명은 완충막(26)을 질화막(25)위에 형성하므로써 질화막(25)이 본격적으로 연마되기 전에 NO 농도를 완만하게 증가시켜 질화막(25)에서 종말점을 검출하기 위한 시간이 충분하다.
결국, 본 발명은 질소가 함유된 완충막(26)을 질화막(25)위에 형성하므로써 정확하게 질화막(25)에서 종말점을 검출하면서도 질화막의 과도연마로 인한 손실을 피할 수 있다.
도 3은 본 발명의 실시예에 따른 연마시간에 따른 NO 농도 변화를 도시한 도면이다. 도 3에서, 가로좌표는 연마시간(polishing time)을 나타내고, 세로좌표는 종말점 검출 신호를 나타낸다.
도 3에 도시된 바와 같이, 본 발명은 질화막(25)까지 연마시 종말점 검출 신호가 완충막(26)의 영향으로 NO 농도가 완만하게 증가하므로 정확히 질화막에서 종말점 설정이 가능해진다. 즉, 질화막(25)을 연마하기 전에 미리 완충막(26) 연마시 NO 농도를 완만하게 증가시켜주고, 이 부분에서 종말점을 검출할 수 있으므로 질화막(25)에서 종말점을 검출하기 위한 시간이 충분하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 질화막의 손실없이 종말점을 정확하게 검출할 수 있으므로 랜딩플러그 공정의 화학적기계적연마의 실시간 종말점 검출을 빠르고 정확하여 진행할 수 있어 생산성을 향상시킴과 더불어 반도체 소자의 신뢰도를 증가시킬 수 있는 효과가 있다.

Claims (5)

  1. 반도체 기판 상부에 제1도전막, 연마정지막 및 질소가 함유된 완충막의 순서로 적층된 복수개의 라인패턴을 형성하는 단계;
    상기 라인패턴을 포함한 전면에 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 상기 라인패턴 사이의 반도체 기판을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀을 채울때까지 상기 층간절연막 상에 제2도전막을 형성하는 단계; 및
    상기 연마정지막 표면이 드러날때까지 상기 도전막을 화학적기계적연마하여 랜딩플러그를 형성하되, 상기 화학적기계적연마중의 NO 농도로 종말점을 검출하여 상기 연마정지막 표면까지 연마하는 단계
    를 포함하는 반도체 소자의 랜딩플러그 제조 방법.
  2. 제1항에 있어서,
    상기 완충막은,
    실리콘옥시나이트라이드막 또는 실리콘이 다량 함유된 실리콘옥시나이트라이드막으로 형성하는 것을 특징으로 하는 반도체 소자의 랜딩플러그 제조 방법.
  3. 제2항에 있어서,
    상기 완충막은, 200Å∼1000Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 랜딩플러그 제조 방법.
  4. 제1항에 있어서,
    상기 NO 농도는,
    상기 화학적기계적연마공정시의 슬러리 내에서 발생되는 암모니아 기체를 채집하여 열작용과 효소 작용으로 변환시킨 NO 가스의 농도이며, 상기 NO 가스의 농도는 상기 완충막에 의해 완만하게 증가하는 것을 특징으로 하는 반도체소자의 랜딩플러그 제조 방법.
  5. 제4항에 있어서,
    상기 종말점은,
    상기 NO 가스의 농도가 나타나는 시점에서부터 상기 NO 가스의 농도가 완만하게 증가하여 안정화되는 시점까지를 택하여 검출하는 것을 특징으로 하는 반도체소자의 랜딩플러그 제조 방법.
KR1020030047826A 2003-07-14 2003-07-14 반도체 소자의 랜딩플러그 제조 방법 KR20050008943A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030047826A KR20050008943A (ko) 2003-07-14 2003-07-14 반도체 소자의 랜딩플러그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030047826A KR20050008943A (ko) 2003-07-14 2003-07-14 반도체 소자의 랜딩플러그 제조 방법

Publications (1)

Publication Number Publication Date
KR20050008943A true KR20050008943A (ko) 2005-01-24

Family

ID=37221851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030047826A KR20050008943A (ko) 2003-07-14 2003-07-14 반도체 소자의 랜딩플러그 제조 방법

Country Status (1)

Country Link
KR (1) KR20050008943A (ko)

Similar Documents

Publication Publication Date Title
KR20010077518A (ko) 반도체 집적회로의 자기정렬 콘택 구조체 형성방법
US7262122B2 (en) Method of forming metal line in semiconductor memory device
JP2008277722A (ja) ビット線コンタクトプラグを形成する方法及びトランジスタ構造
KR20050008943A (ko) 반도체 소자의 랜딩플러그 제조 방법
KR100244426B1 (ko) 반도체 장치의 콘택홀 형성 방법
KR100461335B1 (ko) 반도체 소자의 콘택 형성 방법
KR100505101B1 (ko) 반도체 장치의 콘택 형성 방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100338814B1 (ko) 반도체 소자의 제조방법
KR100411026B1 (ko) 반도체 소자의 제조 방법
KR100612554B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법
KR100853477B1 (ko) 반도체 소자 제조방법
KR100560293B1 (ko) 반도체 소자의 제조 방법
KR100396685B1 (ko) 반도체소자의배선및그제조방법
KR100910221B1 (ko) 반도체 소자의 스토리지노드 콘택 형성 방법
KR100427718B1 (ko) 반도체 소자의 제조 방법
KR100386613B1 (ko) 반도체 소자의 제조방법
KR20020058589A (ko) 반도체 소자의 콘택 형성 방법
KR20020006986A (ko) 반도체 장치의 셀프 얼라인 콘택형성방법
KR19990057377A (ko) 반도체소자의 자기정렬적인 콘택방법
KR20020054676A (ko) 캐패시터의 제조 방법
KR20010064074A (ko) 반도체 소자의 자기정렬 콘택홀 형성방법
KR20010063719A (ko) 반도체 소자의 제조 방법
KR980006325A (ko) 반도체소자의 전하저장전극 제조방법
KR20030077297A (ko) 게이트 전극 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination