KR20050004187A - 데이터 변환 장치, 데이터 변환 방법 및 데이터 변환 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 - Google Patents
데이터 변환 장치, 데이터 변환 방법 및 데이터 변환 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 Download PDFInfo
- Publication number
- KR20050004187A KR20050004187A KR10-2004-7018842A KR20047018842A KR20050004187A KR 20050004187 A KR20050004187 A KR 20050004187A KR 20047018842 A KR20047018842 A KR 20047018842A KR 20050004187 A KR20050004187 A KR 20050004187A
- Authority
- KR
- South Korea
- Prior art keywords
- key
- data
- input
- selector
- conversion
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
- G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/122—Hardware reduction or efficient architectures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/24—Key scheduling, i.e. generating round keys or sub-keys for block encryption
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Storage Device Security (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Document Processing Apparatus (AREA)
- Holo Graphy (AREA)
Abstract
Description
Claims (35)
- 키와 데이터를 입력하고, 입력한 키를 사용하여 입력한 데이터의 암호화와 데이터의 복호 중 적어도 어느 하나의 데이터 변환을 행하는 데이터 변환 장치로서,상기 데이터 변환 장치는, 데이터를 변환하는 데이터 교반부와 입력한 키와 입력한 데이터 중 어느 하나를 전송할 것을 지시하고 있는 전송 신호를 제어하는 제어부를 구비하되,상기 제어부는 키와 데이터 중 어느 하나를 전송하는 경우에, 전송 신호를 출력하고,상기 데이터 교반부는, 입력한 키를 사용하여 데이터를 변환함으로써 적어도 데이터의 암호화와 데이터의 복호 중 어느 하나의 데이터 변환을 행하고, 또한, 상기 제어부에 의해 출력된 전송 신호를 입력한 경우에는 입력한 키와 입력한 데이터 중 적어도 어느 하나를 데이터 변환하지 않고 전송하는 부 변환부를 구비하는것을 특징으로 하는 데이터 변환 장치.
- 제 1 항에 있어서,상기 데이터 교반부는,데이터를 입력하고, 입력한 데이터를 비선형으로 데이터 변환하는 주 변환부를 더 구비하고,상기 제어부는, 데이터를 전송하는 경우에는 전송 신호로서 데이터 전송 신호를 출력하며,상기 부 변환부는, 상기 제어부에 의해 출력된 데이터 전송 신호와 상기 주 변환부에 의해 데이터 변환된 데이터를 입력하고, 입력한 데이터 전송 신호에 따라 입력한 데이터를 전송하는것을 특징으로 하는 데이터 변환 장치.
- 제 1 항에 있어서,상기 데이터 변환 장치는,키를 생성하는 키 생성부를 더 구비하고,상기 제어부는, 키를 전송하는 경우에는 전송 신호로서 키 전송 신호를 출력하며,상기 부 변환부는, 상기 제어부에 의해 출력된 키 전송 신호와 상기 키 생성부에 의해 생성된 키를 입력하고, 입력한 키 전송 신호에 따라 입력한 키를 전송하는것을 특징으로 하는 데이터 변환 장치.
- 제 3 항에 있어서,상기 키 생성부는,비밀키를 입력하고, 입력한 비밀키로부터 중간키를 생성하는 중간키 생성부를 더 구비하고,상기 부 변환부는, 상기 제어부에 의해 출력된 키 전송 신호를 입력한 경우에는, 입력한 키 전송 신호에 따라 상기 중간키 생성부가 생성한 중간키를 상기 주 변환부에 전송하며,상기 주 변환부는 상기 부 변환부에 의해 전송된 중간키를 변환하여 출력하는 것을 1 이상 반복하고,상기 부 변환부는 상기 주 변환부에 의해 출력된 중간키를 변환하여 출력하는 것을 1 이상 반복하며,상기 주 변환부와 상기 부 변환부의 적어도 어느 하나는 상기 중간키를 변환하여 출력하는 것을 1 이상 반복하고,상기 주 변환부는 상기 주 변환부와 상기 부 변환부의 적어도 어느 하나에 따라 출력된 중간키를 출력키로서 출력하며,상기 중간키 생성부는, 상기 주 변환부에 의해 출력된 출력키를 입력함으로써, 중간키와 출력키로 이루어지는 확대키를 생성하는것을 특징으로 하는 데이터 변환 장치.
- 제 4 항에 있어서,상기 중간키 생성부는, 입력된 6개의 키 중에서 하나의 키를 선택하는 6-1 KL 선택기와 6-1 KL 선택기로부터 선택된 하나의 키를 중간키로서 유지하는 키 KL 레지스터를 갖고,상기 6-1 KL 선택기는, 비밀키를 입력하고, 입력한 비밀키와, 상기 키 KL 레지스터에 의해 유지된 중간키와, 상기 키 KL 레지스터에 의해 유지된 중간키로부터 4개의 서로 다른 시프트수로 각각 순회 비트 시프트시킨 4개의 키로 이루어지는 6개의 키를 입력하며, 입력한 6개의 키 중에서 하나의 키를 선택하고,상기 키 KL 레지스터는 상기 6-1 KL 선택기에 의해 선택된 키를 유지하며,상기 부 변환부는, 상기 제어부로부터 출력된 키 전송 신호를 입력한 경우에는 상기 키 KL 레지스터에 유지된 키를 중간키로서 입력하고, 입력한 중간키를 전송하는것을 특징으로 하는 데이터 변환 장치.
- 제 4 항에 있어서,상기 중간키 생성부는, 입력된 4개의 키 중에서 하나의 키를 선택하는 4-1 선택기와, 입력된 3개의 키 중에서 하나의 키를 선택하는 3-1 KL 선택기와, 3-1 KL 선택기로부터 선택된 하나의 키를 중간키로서 유지하는 키 KL 레지스터를 갖고,상기 4-1 선택기는, 상기 키 KL 레지스터에 의해 유지된 중간키로부터 4개의 서로 다른 시프트수로 각각 순회 비트 시프트시킨 4개의 키를 입력하고, 입력한 4개의 키 중에서 하나의 키를 선택하고,상기 3-1 KL 선택기는, 비밀키를 입력하고, 입력한 비밀키와 상기 4-1 선택기에 의해 선택된 하나의 키와 상기 키 KL 레지스터에 유지된 중간키로 이루어지는 3개의 키를 입력하고, 입력한 3개의 키 중에서 하나의 키를 선택하며,상기 키 KL 레지스터는 상기 3-1 KL 선택기에 의해 선택된 키를 유지하고,상기 부 변환부는, 상기 제어부로부터 출력된 키 전송 신호를 입력한 경우에는, 상기 키 KL 레지스터에 유지된 키를 중간키로서 입력하고, 입력한 중간키를 전송하는것을 특징으로 하는 데이터 변환 장치.
- 제 4 항에 있어서,상기 키 생성부는,상기 중간키 생성부에 의해 생성된 확대키와 소정의 정수를 입력하고, 소정의 조건에 따라 입력한 확대키와 소정의 정수 중 어느 하나를 상기 주 변환부와 상기 부 변환부의 적어도 어느 하나로 출력하는 키를 스케줄링하는 키 스케줄부를 더 구비하는 것을 특징으로 하는 데이터 변환 장치.
- 제 1 항에 있어서,상기 부 변환부는, 데이터의 선형에 의한 데이터 변환을 행하는 데이터 정 변환부(FL)와 상기 데이터 정 변환부(FL)와 역의 데이터 변환을 행하는 데이터 역 변환부(FL-1) 중 적어도 어느 하나를 갖고,상기 데이터 정 변환부(FL)와 상기 데이터 역 변환부(FL-1) 중 적어도 어느 하나는 데이터 변환을 행하고, 또한, 상기 제어부가 전송 신호를 출력한 경우에는, 상기 제어부가 출력한 전송 신호를 입력하고, 입력한 전송 신호에 따라 데이터와 키의 적어도 어느 하나를 데이터 변환하지 않고 전송하는것을 특징으로 하는 데이터 변환 장치.
- 제 8 항에 있어서,상기 제어부는, 입력된 키를 전송하는 전송 신호로서 키 전송 신호인 키 트랜스퍼 신호와 마스크 신호를 출력하고,상기 데이터 정 변환부(FL)와 상기 데이터 역 변환부(FL-1) 중 적어도 어느 하나는, 상기 제어부에 의해 출력된 키 트랜스퍼 신호와 마스크 신호를 입력한 경우에는, 입력한 키 트랜스퍼 신호에 의해 입력된 데이터를 무효로 하고, 또한, 입력된 마스크 신호에 의해 입력된 키를 통과시키는 것으로 키를 전송하는것을 특징으로 하는 데이터 변환 장치.
- 제 8 항에 있어서,상기 제어부는, 입력된 데이터를 전송하는 전송 신호로서 데이터 전송 신호인 데이터 트랜스퍼 신호를 출력하고,상기 데이터 정 변환부(FL)와 상기 데이터 역 변환부(FL-1) 중 적어도 어느 하나는, 상기 제어부에 의해 출력된 데이터 트랜스퍼 신호를 입력한 경우에는, 입력한 데이터 트랜스퍼 신호에 의해 입력된 키를 무효로 하고, 또한, 입력된 데이터를 통과시키는 것으로 데이터를 전송하는것을 특징으로 하는 데이터 변환 장치.
- 제 1 항에 있어서,상기 부 변환부는, 데이터의 선형에 의한 데이터 변환을 행하는 데이터 정 변환과 상기 데이터 정 변환과는 반대의 데이터 변환을 행하는 데이터 역 변환을 동일한 회로를 공용하여 실행하는 1/2 부 변환부를 갖고, 1/2 부 변환부에 의해 데이터를 데이터 변환하고, 또한, 상기 제어부가 전송 신호를 출력한 경우에는, 상기 제어부가 출력한 전송 신호를 입력하고, 입력한 전송 신호에 따라 키와 데이터 중적어도 어느 하나를 전송하는 것을 특징으로 하는 데이터 변환 장치.
- 제 1 항에 있어서,상기 부 변환부는, 데이터의 선형에 의한 데이터 변환을 행하는 데이터 정 변환부(FL)와, 상기 데이터 정 변환부(FL)와 역의 데이터 변환을 행하는 데이터 역 변환부(FL-1)를 갖고, 상기 데이터 정 변환부(FL)와 상기 데이터 역 변환부(FL-1)를 직렬로 배치하며,상기 데이터 정 변환부(FL)와 상기 데이터 역 변환부(FL-1)의 어느 한쪽은, 상기 데이터 정 변환부(FL)와 상기 데이터 역 변환부(FL-1)의 다른 쪽에 의해 데이터 변환된 데이터와, 전송된 키와, 전송된 데이터 중 어느 하나를 입력하고, 입력한 데이터 변환된 데이터와, 전송된 키와, 전송된 데이터 중 어느 하나를 사용하여 데이터 변환과 키의 전송과 데이터의 전송 중 어느 하나를 행하는것을 특징으로 하는 데이터 변환 장치.
- 제 1 항에 있어서,상기 데이터 변환 장치는, 128 비트와 192 비트와 256 비트 중 어느 하나의 키를 입력하고, 입력한 키를 사용하여 입력한 데이터를 데이터 변환하는 것을 특징으로 하는 데이터 변환 장치.
- 키와 데이터를 입력하고, 입력한 키를 사용하여 적어도 입력한 데이터의 암호화와 데이터의 복호 중 어느 하나의 데이터 변환을 행하는 데이터 변환 방법으로서,상기 데이터 변환 방법은, 키와 데이터 중 어느 하나를 전송하는 경우에, 입력한 키와 입력한 데이터 중 어느 하나를 전송할 것을 지시하고 있는 전송 신호를 출력하고,입력한 키를 사용하여 데이터를 변환함으로써 적어도 데이터의 암호화와 데이터의 복호 중 어느 하나의 데이터 변환을 행하고, 또한, 상기 출력된 전송 신호를 입력한 경우에는 입력한 키와 입력한 데이터 중 적어도 어느 하나를 데이터 변환하지 않고 전송하는것을 특징으로 하는 데이터 변환 방법.
- 키와 데이터를 입력하고, 입력한 키를 사용하여 입력한 데이터의 암호화와 데이터의 복호 중 적어도 어느 하나의 데이터 변환을 행하는 데이터 변환 프로그램으로서,상기 데이터 변환 프로그램은, 키와 데이터 중 어느 하나를 전송하는 경우에, 입력한 키와 입력한 데이터 중 어느 하나를 전송할 것을 지시하고 있는 전송 신호를 출력하는 처리와,입력한 키를 사용하여 데이터를 변환함으로써 적어도 데이터의 암호화와 데이터의 복호 중 어느 하나의 데이터 변환을 행하고, 또한, 상기 출력된 전송 신호를 입력한 경우에는 입력한 키와 입력한 데이터 중 적어도 어느 하나를 데이터 변환하지 않고 전송하는 처리를 컴퓨터에 실행하게 하는것을 특징으로 하는 데이터 변환 프로그램.
- 키와 데이터를 입력하고, 입력한 키를 사용하여 입력한 데이터의 암호화와 데이터의 복호 중 적어도 어느 하나의 데이터 변환을 행하는 데이터 변환 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체로서,상기 데이터 변환 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체는, 키와 데이터 중 어느 하나를 전송하는 경우에, 입력한 키와 입력한 데이터 중 어느 하나를 전송할 것을 지시하고 있는 전송 신호를 출력하는 처리와,입력한 키를 사용하여 데이터를 변환함으로써 적어도 데이터의 암호화와 데이터의 복호 중 어느 하나의 데이터 변환을 행하고, 또한, 상기 출력된 전송 신호를 입력한 경우에는 입력한 키와 입력한 데이터 중 적어도 어느 하나를 데이터 변환하지 않고 전송하는 처리를 컴퓨터에 실행하게 하기 위한데이터 변환 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
- 제 1 항에 있어서,상기 데이터 변환 장치는,키를 생성하는 키 생성부를 더 구비하고,상기 키 생성부는,비밀키를 입력하고, 입력한 비밀키로부터 중간키를 생성하며, 생성한 중간키로부터 상기 주 변환부와 상기 부 변환부를 이용하여 출력키를 생성하는 중간키 생성부를 더 구비하는 것을 특징으로 하는 데이터 변환 장치.
- 제 17 항에 있어서,상기 중간키 생성부는, 6개의 키를 입력하고, 입력한 6개의 키 중에서 하나의 키를 선택하는 6-1 KL 선택기와, 상기 6-1 KL 선택기로부터 선택된 하나의 키를 중간키로서 유지하는 키 KL 레지스터와, 6개의 키 중에서 하나의 키를 선택하는 6-1 KA 선택기와, 6-1 KA 선택기로부터 선택된 하나의 키를 출력키로서 유지하는 키 KA 레지스터를 갖고,상기 6-1 KL 선택기는, 비밀키를 입력하고, 입력한 비밀키와, 상기 키 KL 레지스터에 유지된 중간키와, 상기 키 KL 레지스터에 유지된 중간키로부터 4개의 서로 다른 시프트수로 각각 순회 비트 시프트시킨 4개의 키로 이루어지는 6개의 키를 입력하고, 입력한 6개의 키 중에서 하나의 키를 선택하며,상기 키 KL 레지스터는 상기 6-1 KL 선택기에 의해 선택된 키를 중간키로서 유지하고,상기 6-1 KA 선택기는, 상기 주 변환부와 상기 부 변환부를 이용하여 생성된 출력키를 입력하고, 입력한 출력키와, 상기 키 KA 레지스터에 유지된 출력키와, 상기 키 KA 레지스터에 유지된 출력키로부터 4개의 서로 다른 시프트수로 각각 순회 비트 시프트시킨 4개의 키로 이루어지는 6개의 키를 입력하고, 입력한 6개의 키 중에서 하나의 키를 선택하며,상기 키 KA 레지스터는 상기 6-1 KA 선택기에 의해 선택된 키를 출력키로서 유지하는것을 특징으로 하는 데이터 변환 장치.
- 제 17 항에 있어서,상기 중간키 생성부는, 두 개의 키 중에서 하나의 키를 선택하는 2-1 선택기와, 4개의 키 중에서 하나의 키를 선택하는 4-1 선택기와, 3개의 키 중에서 하나의 키를 선택하는 3-1 KL 선택기와, 3-1 KL 선택기로부터 선택된 키를 중간키로서 유지하는 키 KL 레지스터와, 3개의 키 중에서 하나의 키를 선택하는 3-1 KA 선택기와, 3-1 KA 선택기로부터 선택된 키를 출력키로서 유지하는 키 KA 레지스터를 갖고,상기 2-1 선택기는, 상기 키 KL 레지스터에 유지된 중간키와, 상기 키 KA 레지스터에 유지된 출력키 중에서 하나의 키를 선택하며,상기 4-1 선택기는, 상기 2-1 선택기에 의해 선택된 키로부터 4개의 서로 다른 시프트수로 각각 순회 비트 시프트시킨 4개의 키를 입력하고, 입력한 4개의 키 중에서 하나의 키를 선택하고,상기 3-1 KL 선택기는, 비밀키를 입력하고, 입력된 비밀키와, 상기 4-1 선택기에 의해 선택된 키와, 상기 키 KL 레지스터에 유지된 중간키로 이루어지는 3개의 키를 입력하고, 입력한 3개의 키 중에서 하나의 키를 선택하며,상기 키 KL 레지스터는 상기 3-1 KL 선택기에 의해 선택된 키를 중간키로서 유지하고,상기 3-1 KA 선택기는 상기 주 변환부와 상기 부 변환부를 이용하여 생성된 출력키를 입력하고, 입력한 출력키와, 상기 4-1 선택기에 의해 선택된 키와, 상기 키 KA 레지스터에 유지된 출력키로 이루어지는 3개의 키를 입력하고, 입력한 3개의 키 중에서 하나의 키를 선택하고,상기 키 KA 레지스터는, 상기 3-1 KA 선택기에 의해 선택된 키를 출력키로서 유지하는것을 특징으로 하는 데이터 변환 장치.
- 제 17 항에 있어서,상기 중간키 생성부는, 두 개의 키 중에서 하나의 키를 선택하는 2-1 KL 선택기와, 2-1 KL 선택기로부터 선택된 키를 유지하는 키 KL 레지스터와, 두 개의 키 중에서 하나의 키를 선택하는 2-1 KA 선택기와, 2-1 KA 선택기로부터 선택된 키를 유지하는 키 KA 레지스터와, 두 개의 키 중에서 하나의 키를 선택하는 2-1 선택기와, 8개의 키 중에서 하나의 키를 선택하는 8-1 선택기를 갖고,상기 2-1 KL 선택기는, 비밀키를 입력하고, 입력한 비밀키와 상기 키 KL 레지스터에 유지된 키 중에서 하나의 키를 선택하며,상기 2-1 KA 선택기는, 상기 주 변환부와 상기 부 변환부를 이용하여 생성된 출력키를 입력하고, 입력한 출력키와 상기 키 KA 레지스터에 유지된 키 중에서 하나의 키를 선택하고,상기 2-1 선택기는, 상기 2-1 KL 선택기와 상기 2-1 KA 선택기에 의해 선택된 두 개의 키 중에서 하나의 키를 선택하며,상기 8-1 선택기는, 상기 2-1 선택기에 의해 선택된 키로부터 8개의 서로 다른 시프트수로 각각 순회 비트 시프트시킨 8개의 키를 입력하고, 입력한 8개 키로부터 하나의 키를 선택하는것을 특징으로 하는 데이터 변환 장치.
- 데이터를 데이터 변환하는 데이터 교반부를 구비하는 데이터 변환 장치로서,상기 데이터 교반부는, 데이터를 입력하고, 입력한 데이터를 비선형으로 데이터 변환하는 주 변환부와 입력한 데이터를 선형으로 데이터 변환하는 부 변환부를 병렬로 구비하되,상기 주 변환부는, 키와 데이터를 입력하고, 입력한 키를 사용하여 비선형으로 데이터 변환을 행하기 위한 함수인 F 함수에 근거하여 입력한 데이터를 비선형으로 데이터 변환하고, 비선형 변환한 데이터를 출력하고,상기 부 변환부는, 키와 데이터를 입력하고, 입력한 키를 사용하여 입력한 데이터를 선형 변환하고, 선형 변환한 데이터를 출력하며,상기 주 변환부와 상기 부 변환부는, 상기 주 변환부에 의한 데이터 변환과 상기 부 변환부에 의한 데이터 변환을 반복하여 실행하는 것에 의해 적어도 데이터의 암호화와 데이터의 복호 중 어느 하나의 데이터 변환을 행하는것을 특징으로 하는 데이터 변환 장치.
- 제 21 항에 있어서,상기 주 변환부는, 입력한 키를 사용하여 입력한 데이터를 F 함수에 근거하여 비선형으로 데이터 변환하고, 데이터 변환한 데이터를 출력하는 것을 복수회 반복하는 F 함수부를 구비하는 것을 특징으로 하는 데이터 변환 장치.
- 제 22 항에 있어서,상기 F 함수부는, 입력한 키를 사용하여 입력한 데이터를 1/2XF 함수(X≥0)에 근거하여 비선형으로 데이터 변환하고, 데이터 변환한 데이터를 출력하는 것을 2X회 반복하는 것에 의해 F 함수에 근거한 비선형 데이터 변환을 1회분 완료하며, 완료한 데이터를 출력하는 것을 복수회 반복하는 것에 의해 F 함수에 근거한 비선형 데이터 변환을 복수회 실행하는 것을 특징으로 하는 데이터 변환 장치.
- 제 22 항에 있어서,상기 F 함수부는, 상위 데이터와 하위 데이터로 분할된 데이터중 어느 한쪽을 입력하고, 입력한 데이터를 비선형으로 데이터 변환하며, 데이터 변환한 상위 데이터와 하위 데이터중 어느 한쪽을 출력하고, 출력한 상위 데이터와 하위 데이터중 어느 한쪽과 상위 데이터와 하위 데이터중 다른 쪽을 배타적 논리합 연산하며, 배타적 논리합 연산한 데이터와, 상기 F 함수부에 입력되지 않은 상위 데이터와 하위 데이터의 다른 쪽을 교체하여 출력하는 것을 특징으로 하는 데이터 변환 장치.
- 제 21 항에 있어서,상기 데이터 변환 장치는,키를 생성하는 키 생성부를 더 구비하고,상기 키 생성부는,비밀키를 입력하고, 입력한 비밀키로부터 중간키를 생성하여, 생성한 중간키로부터 상기 주 변환부와 상기 부 변환부를 이용하여 출력키를 생성하는 중간키 생성부를 더 구비하는 것을 특징으로 하는 데이터 변환 장치.
- 제 25 항에 있어서,상기 키 생성부는,상기 중간키 생성부에 의해 생성된 중간키와 출력키와 소정의 정수를 입력하고, 입력한 중간키와 출력키와 소정의 정수로부터 소정의 조건에 따라 상기 주 변환부와 상기 부 변환부가 실행하는 데이터 변환에 이용하는 키를 스케줄링하는 키 스케줄부를 더 구비하고,상기 부 변환부와 상기 주 변환부는, 상기 키 스케줄부에 의해 스케줄링된 키를 각각 입력하고, 각각 입력한 키에 근거하여 각각에 입력된 데이터의 데이터 변환을 행하는것을 특징으로 하는 데이터 변환 장치.
- 제 25 항에 있어서,상기 중간키 생성부는, 6개의 키를 입력하고, 입력한 6개의 키 중에서 하나의 키를 선택하는 6-1 KL 선택기와, 상기 6-1 KL 선택기로부터 선택된 하나의 키를 중간키로서 유지하는 키 KL 레지스터와, 6개의 키 중에서 하나의 키를 선택하는 6-1 KA 선택기와, 6-1 KA 선택기로부터 선택된 하나의 키를 출력키로서 유지하는 키 KA 레지스터를 갖고,상기 6-1 KL 선택기는, 비밀키를 입력하고, 입력된 비밀키와, 상기 키 KL 레지스터에 유지된 중간키와, 상기 키 KL 레지스터에 유지된 중간키로부터 4개의 서로 다른 시프트수로 각각 순회 비트 시프트시킨 4개의 키로 이루어지는 6개의 키를 입력하고, 입력한 6개의 키 중에서 하나의 키를 선택하며,상기 키 KL 레지스터는 상기 6-1 KL 선택기에 의해 선택된 키를 중간키로서 유지하고,상기 6-1 KA 선택기는 상기 주 변환부와 상기 부 변환부를 이용하여 생성된 출력키를 입력하고, 입력한 출력키와, 상기 키 KA 레지스터에 유지된 출력키와, 상기 키 KA 레지스터에 유지된 출력키로부터 4개의 서로 다른 시프트수로 각각 순회 비트 시프트시킨 4개의 키로 이루어지는 6개의 키를 입력하고, 입력한 6개의 키 중에서 하나의 키를 선택하며,상기 키 KA 레지스터는, 상기 6-1 KA 선택기에 의해 선택된 키를 출력키로서 유지하는것을 특징으로 하는 데이터 변환 장치.
- 제 25 항에 있어서,상기 중간키 생성부는, 두 개의 키 중에서 하나의 키를 선택하는 2-1 선택기와, 4개의 키 중에서 하나의 키를 선택하는 4-1 선택기와, 3개의 키 중에서 하나의 키를 선택하는 3-1 KL 선택기와, 3-1 KL 선택기로부터 선택된 키를 중간키로서 유지하는 키 KL 레지스터와, 3개의 키 중에서 하나의 키를 선택하는 3-1 KA 선택기와, 3-1 KA 선택기로부터 선택된 키를 출력키로서 유지하는 키 KA 레지스터를 갖고,상기 2-1 선택기는, 상기 키 KL 레지스터에 유지된 중간키와, 상기 키 KA 레지스터에 유지된 출력키 중에서 하나의 키를 선택하며,상기 4-1 선택기는, 상기 2-1 선택기에 의해 선택된 키로부터 4개의 서로 다른 시프트수로 각각 순회 비트 시프트시킨 4개의 키를 입력하고, 입력한 4개의 키 중에서 하나의 키를 선택하고,상기 3-1 KL 선택기는, 비밀키를 입력하고, 입력된 비밀키와, 상기 4-1 선택기에 의해 선택된 키와, 상기 키 KL 레지스터에 유지된 중간키로 이루어지는 3개의 키를 입력하고, 입력한 3개의 키 중에서 하나의 키를 선택하며,상기 키 KL 레지스터는, 상기 3-1 KL 선택기에 의해 선택된 키를 중간키로서 유지하고,상기 3-1 KA 선택기는, 상기 주 변환부와 상기 부 변환부를 이용하여 생성된 출력키를 입력하고, 입력한 출력키와, 상기 4-1 선택기에 의해 선택된 키와, 상기키 KA 레지스터에 유지된 출력키로 이루어지는 3개의 키를 입력하고, 입력한 3개의 키 중에서 하나의 키를 선택하고,상기 키 KA 레지스터는, 상기 3-1 KA 선택기에 의해 선택된 키를 출력키로서 유지하는것을 특징으로 하는 데이터 변환 장치.
- 제 25 항에 있어서,상기 중간키 생성부는, 두 개의 키 중에서 하나의 키를 선택하는 2-1 KL 선택기와, 2-1 KL 선택기로부터 선택된 키를 유지하는 키 KL 레지스터와, 두 개의 키 중에서 하나의 키를 선택하는 2-1 KA 선택기와, 2-1 KA 선택기로부터 선택된 키를 유지하는 키 KA 레지스터와, 두 개의 키 중에서 하나의 키를 선택하는 2-1 선택기와, 8개의 키 중에서 하나의 키를 선택하는 8-1 선택기를 갖고,상기 2-1 KL 선택기는, 비밀키를 입력하고, 입력한 비밀키와 상기 키 KL 레지스터에 유지된 키 중에서 하나의 키를 선택하며,상기 2-1 KA 선택기는, 상기 주 변환부와 상기 부 변환부를 이용하여 생성된 출력키를 입력하고, 입력한 출력키와 상기 키 KA 레지스터에 유지된 키 중에서 하나의 키를 선택하고,상기 2-1 선택기는, 상기 2-1 KL 선택기와 상기 2-1 KA 선택기에 의해 선택된 두 개의 키 중에서 하나의 키를 선택하며,상기 8-1 선택기는, 상기 2-1 선택기에 의해 선택된 키로부터 8개의 서로 다른 시프트수로 각각 순회 비트 시프트시킨 8개의 키를 입력하고, 입력한 8개 키로부터 하나의 키를 선택하는것을 특징으로 하는 데이터 변환 장치.
- 제 21 항에 있어서,상기 부 변환부는, 데이터를 선형 변환하는 데이터 정 변환부(FL)와 상기 데이터 정 변환부(FL)의 변환과는 반대의 변환을 행하는 데이터 역 변환부(FL-1) 중 적어도 어느 하나를 갖고, 상기 데이터 정 변환부(FL)와 상기 데이터 역 변환부(FL-1) 중 적어도 어느 하나에 따라 데이터를 데이터 변환하는 것을 특징으로 하는 데이터 변환 장치.
- 제 21 항에 있어서,상기 부 변환부는, 데이터를 선형 변환하는 데이터 정 변환과 상기 데이터 정 변환과는 반대의 변환을 행하는 데이터 역 변환을 동일한 회로를 공용하여 실행하는 1/2 부 변환부를 갖고, 1/2 부 변환부에 의해 데이터를 데이터 변환하는 것을 특징으로 하는 데이터 변환 장치.
- 제 21 항에 있어서,상기 데이터 변환 장치는, 128 비트와 192 비트와 256 비트 중 어느 하나의 키를 입력하고, 입력한 키를 사용하여 입력한 데이터의 암호화와 데이터의 복호 중 어느 하나의 데이터 변환하는 것을 특징으로 하는 데이터 변환 장치.
- 데이터를 선형 변환으로 데이터 변환하는 부 변환부에 병렬로 배치되어, 키와 데이터를 입력하고, 입력한 키를 사용하여 비선형으로 데이터 변환을 행하기 위한 함수인 F 함수에 근거하여, 비선형 데이터 변환하는 주 변환부에 의해, 입력한 데이터를 비선형으로 데이터 변환하고, 비선형 변환한 데이터를 출력하는 것과,키와 데이터를 입력하고, 입력한 키를 사용하여 입력한 데이터를 상기 주 변환부에 병렬로 배치된 상기 부 변환부에 의해 선형 변환하고, 선형 변환한 데이터를 출력하는 것을, 반복하여 실행하는 것에 의해 적어도 데이터의 암호화와 데이터의 복호 중 어느 하나의 데이터 변환을 행하는 것을 특징으로 하는 데이터 변환 방법.
- 데이터를 선형 변환으로 데이터 변환하는 부 변환부에 병렬로 배치되어, 키와 데이터를 입력하고, 입력한 키를 사용하여 비선형으로 데이터 변환을 행하기 위한 함수인 F 함수에 근거하여, 비선형 변환으로 데이터 변환하는 주 변환부에 의해, 입력한 데이터를 비선형으로 데이터 변환하고, 비선형 변환한 데이터를 출력하는 처리와,키와 데이터를 입력하고, 입력한 키를 사용하여 입력한 데이터를 상기 주 변환부에 병렬로 배치된 상기 부 변환부에 의해 선형 변환하고, 선형 변환한 데이터를 출력하는 처리를, 반복하여 실행하는 것에 의해 적어도 데이터의 암호화와 데이터의 복호 중 어느 하나의 데이터 변환을 행하는 처리를 컴퓨터에 실행하게 하는것을 특징으로 하는 데이터 변환 프로그램.
- 데이터를 선형 변환으로 데이터 변환하는 부 변환부에 병렬로 배치되어, 키와 데이터를 입력하고, 입력한 키를 사용하여 비선형으로 데이터 변환을 행하기 위한 함수인 F 함수에 근거하여, 비선형으로 데이터 변환하는 주 변환부에 의해, 입력한 데이터를 비선형으로 데이터 변환하고, 비선형 변환한 데이터를 출력하는 처리와,키와 데이터를 입력하고, 입력한 키를 사용하여 입력한 데이터를 상기 주 변환부에 병렬로 배치된 상기 부 변환부에 의해 선형 변환하고, 선형 변환한 데이터를 출력하는 처리를, 반복하여 실행하는 것에 의해 적어도 데이터의 암호화와 데이터의 복호 중 어느 하나의 데이터 변환을 행하는 처리를 컴퓨터에 실행하게 하기 위한데이터 변환 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002148786A JP4128395B2 (ja) | 2002-05-23 | 2002-05-23 | データ変換装置 |
JPJP-P-2002-00148786 | 2002-05-23 | ||
PCT/JP2003/002689 WO2003100751A1 (fr) | 2002-05-23 | 2003-03-07 | Dispositif et procede de conversion de donnees |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050004187A true KR20050004187A (ko) | 2005-01-12 |
KR100806468B1 KR100806468B1 (ko) | 2008-02-21 |
Family
ID=29561194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020047018842A KR100806468B1 (ko) | 2002-05-23 | 2003-03-07 | 데이터 변환 장치, 데이터 변환 방법 및 데이터 변환 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 |
Country Status (12)
Country | Link |
---|---|
US (1) | US7639800B2 (ko) |
EP (1) | EP1507247B1 (ko) |
JP (1) | JP4128395B2 (ko) |
KR (1) | KR100806468B1 (ko) |
CN (1) | CN1647139B (ko) |
AU (1) | AU2003211779A1 (ko) |
CA (1) | CA2485943C (ko) |
DK (1) | DK1507247T3 (ko) |
ES (1) | ES2565816T3 (ko) |
NO (1) | NO337611B1 (ko) |
TW (1) | TWI229299B (ko) |
WO (1) | WO2003100751A1 (ko) |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7760874B2 (en) | 2004-07-14 | 2010-07-20 | Broadcom Corporation | Method and system for implementing FI function in KASUMI algorithm for accelerating cryptography in GSM/GPRS/EDGE compliant handsets |
US7627115B2 (en) * | 2004-08-23 | 2009-12-01 | Broadcom Corporation | Method and system for implementing the GEA3 encryption algorithm for GPRS compliant handsets |
US7623658B2 (en) * | 2004-08-23 | 2009-11-24 | Broadcom Corporation | Method and system for implementing the A5/3 encryption algorithm for GSM and EDGE compliant handsets |
US7627113B2 (en) * | 2005-02-08 | 2009-12-01 | Broadcom Corporation | Method and system for hardware accelerator for implementing f8 confidentiality algorithm in WCDMA compliant handsets |
US7949807B2 (en) | 2005-03-16 | 2011-05-24 | Mitsubishi Electric Corporation | Data conversion apparatus and data conversion method |
JP2007199156A (ja) * | 2006-01-24 | 2007-08-09 | Sony Corp | 暗号処理装置、暗号処理装置製造装置、および方法、並びにコンピュータ・プログラム |
JP4790541B2 (ja) * | 2006-08-25 | 2011-10-12 | 日本電信電話株式会社 | ハッシュ関数回路及びその演算方法 |
JP4961909B2 (ja) * | 2006-09-01 | 2012-06-27 | ソニー株式会社 | 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム |
JP5055993B2 (ja) * | 2006-12-11 | 2012-10-24 | ソニー株式会社 | 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム |
JP5223245B2 (ja) * | 2007-06-25 | 2013-06-26 | ソニー株式会社 | 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム |
CN101335985B (zh) * | 2007-06-29 | 2011-05-11 | 华为技术有限公司 | 安全快速切换的方法及系统 |
US8959307B1 (en) | 2007-11-16 | 2015-02-17 | Bitmicro Networks, Inc. | Reduced latency memory read transactions in storage devices |
JPWO2009075337A1 (ja) * | 2007-12-13 | 2011-04-28 | 日本電気株式会社 | 暗号化方法及び復号化方法、装置並びにプログラム |
JP5272417B2 (ja) * | 2008-01-21 | 2013-08-28 | ソニー株式会社 | データ変換装置、およびデータ変換方法、並びにコンピュータ・プログラム |
US9729316B2 (en) | 2008-02-27 | 2017-08-08 | International Business Machines Corporation | Unified broadcast encryption system |
JP5200949B2 (ja) * | 2009-01-16 | 2013-06-05 | 富士通株式会社 | 暗号処理装置 |
US9317286B2 (en) * | 2009-03-31 | 2016-04-19 | Oracle America, Inc. | Apparatus and method for implementing instruction support for the camellia cipher algorithm |
US8665601B1 (en) | 2009-09-04 | 2014-03-04 | Bitmicro Networks, Inc. | Solid state drive with improved enclosure assembly |
US8447908B2 (en) | 2009-09-07 | 2013-05-21 | Bitmicro Networks, Inc. | Multilevel memory bus system for solid-state mass storage |
US8560804B2 (en) | 2009-09-14 | 2013-10-15 | Bitmicro Networks, Inc. | Reducing erase cycles in an electronic storage device that uses at least one erase-limited memory device |
JP5605197B2 (ja) * | 2010-12-09 | 2014-10-15 | ソニー株式会社 | 暗号処理装置、および暗号処理方法、並びにプログラム |
JP5652363B2 (ja) * | 2011-03-28 | 2015-01-14 | ソニー株式会社 | 暗号処理装置、および暗号処理方法、並びにプログラム |
JP6052166B2 (ja) * | 2011-04-11 | 2016-12-27 | 日本電気株式会社 | 暗号化方法、暗号化装置および暗号化プログラム |
US9372755B1 (en) | 2011-10-05 | 2016-06-21 | Bitmicro Networks, Inc. | Adaptive power cycle sequences for data recovery |
US9043669B1 (en) | 2012-05-18 | 2015-05-26 | Bitmicro Networks, Inc. | Distributed ECC engine for storage media |
US9423457B2 (en) | 2013-03-14 | 2016-08-23 | Bitmicro Networks, Inc. | Self-test solution for delay locked loops |
US9734067B1 (en) | 2013-03-15 | 2017-08-15 | Bitmicro Networks, Inc. | Write buffering |
US9501436B1 (en) | 2013-03-15 | 2016-11-22 | Bitmicro Networks, Inc. | Multi-level message passing descriptor |
US9720603B1 (en) | 2013-03-15 | 2017-08-01 | Bitmicro Networks, Inc. | IOC to IOC distributed caching architecture |
US9875205B1 (en) | 2013-03-15 | 2018-01-23 | Bitmicro Networks, Inc. | Network of memory systems |
US9971524B1 (en) | 2013-03-15 | 2018-05-15 | Bitmicro Networks, Inc. | Scatter-gather approach for parallel data transfer in a mass storage system |
US9672178B1 (en) | 2013-03-15 | 2017-06-06 | Bitmicro Networks, Inc. | Bit-mapped DMA transfer with dependency table configured to monitor status so that a processor is not rendered as a bottleneck in a system |
US9842024B1 (en) | 2013-03-15 | 2017-12-12 | Bitmicro Networks, Inc. | Flash electronic disk with RAID controller |
US10120694B2 (en) | 2013-03-15 | 2018-11-06 | Bitmicro Networks, Inc. | Embedded system boot from a storage device |
US9798688B1 (en) | 2013-03-15 | 2017-10-24 | Bitmicro Networks, Inc. | Bus arbitration with routing and failover mechanism |
US9430386B2 (en) | 2013-03-15 | 2016-08-30 | Bitmicro Networks, Inc. | Multi-leveled cache management in a hybrid storage system |
US9934045B1 (en) | 2013-03-15 | 2018-04-03 | Bitmicro Networks, Inc. | Embedded system boot from a storage device |
US10489318B1 (en) | 2013-03-15 | 2019-11-26 | Bitmicro Networks, Inc. | Scatter-gather approach for parallel data transfer in a mass storage system |
US9400617B2 (en) | 2013-03-15 | 2016-07-26 | Bitmicro Networks, Inc. | Hardware-assisted DMA transfer with dependency table configured to permit-in parallel-data drain from cache without processor intervention when filled or drained |
US10148430B1 (en) * | 2013-04-17 | 2018-12-04 | Amazon Technologies, Inc | Revocable stream ciphers for upgrading encryption in a shared resource environment |
US9684580B2 (en) * | 2013-11-05 | 2017-06-20 | Ixia | Methods, systems, and computer readable media for efficient scrambling of data for line rate transmission in high speed communications networks |
JP2015130580A (ja) * | 2014-01-07 | 2015-07-16 | 富士通株式会社 | データスクランブル装置、セキュリティ装置、セキュリティシステム及びデータスクランブル方法 |
US10078604B1 (en) | 2014-04-17 | 2018-09-18 | Bitmicro Networks, Inc. | Interrupt coalescing |
US10042792B1 (en) | 2014-04-17 | 2018-08-07 | Bitmicro Networks, Inc. | Method for transferring and receiving frames across PCI express bus for SSD device |
US9811461B1 (en) | 2014-04-17 | 2017-11-07 | Bitmicro Networks, Inc. | Data storage system |
US10055150B1 (en) | 2014-04-17 | 2018-08-21 | Bitmicro Networks, Inc. | Writing volatile scattered memory metadata to flash device |
US10025736B1 (en) | 2014-04-17 | 2018-07-17 | Bitmicro Networks, Inc. | Exchange message protocol message transmission between two devices |
US9952991B1 (en) | 2014-04-17 | 2018-04-24 | Bitmicro Networks, Inc. | Systematic method on queuing of descriptors for multiple flash intelligent DMA engine operation |
JP6187624B1 (ja) * | 2016-03-17 | 2017-08-30 | 富士電機株式会社 | 情報処理装置、情報処理方法及びプログラム |
US10404459B2 (en) * | 2017-02-09 | 2019-09-03 | Intel Corporation | Technologies for elliptic curve cryptography hardware acceleration |
US10552050B1 (en) | 2017-04-07 | 2020-02-04 | Bitmicro Llc | Multi-dimensional computer storage system |
US10698839B2 (en) * | 2017-12-12 | 2020-06-30 | Western Digital Technologies, Inc. | Seed scrambling |
US10635400B2 (en) | 2017-12-12 | 2020-04-28 | Western Digital Technologies, Inc. | Seed generation |
CN112805769B (zh) * | 2018-10-04 | 2023-11-07 | 日本电信电话株式会社 | 秘密s型函数计算系统、装置、方法及记录介质 |
WO2020186125A1 (en) | 2019-03-13 | 2020-09-17 | The Research Foundation For The State University Of New York | Ultra low power core for lightweight encryption |
US11240022B1 (en) * | 2019-04-11 | 2022-02-01 | Wells Fargo Bank, N.A. | Passive encryption rotation keys |
US11632231B2 (en) * | 2020-03-05 | 2023-04-18 | Novatek Microelectronics Corp. | Substitute box, substitute method and apparatus thereof |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10172298A (ja) * | 1996-12-05 | 1998-06-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
GB2321728B (en) * | 1997-01-30 | 2001-12-19 | Motorola Inc | Apparatus and method for accessing secured data stored in a portable data carrier |
JP3600454B2 (ja) * | 1998-08-20 | 2004-12-15 | 株式会社東芝 | 暗号化・復号装置、暗号化・復号方法、およびそのプログラム記憶媒体 |
US7184549B2 (en) * | 2000-01-14 | 2007-02-27 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for encryption, method and apparatus for decryption, and computer-readable medium storing program |
CA2373432C (en) | 2000-03-09 | 2005-02-08 | Mitsubishi Denki Kabushiki Kaisha | Block cipher apparatus using auxiliary transformation |
JP4457474B2 (ja) * | 2000-04-04 | 2010-04-28 | ソニー株式会社 | 情報記録装置、情報再生装置、情報記録方法、情報再生方法、および情報記録媒体、並びにプログラム提供媒体 |
JP4464046B2 (ja) * | 2001-04-03 | 2010-05-19 | 三菱電機株式会社 | 暗号化装置及び復号化装置及び無線通信装置 |
JP2003067340A (ja) | 2001-08-28 | 2003-03-07 | Mitsubishi Electric Corp | 認証の選択システム、認証システム |
US7986820B2 (en) | 2001-10-19 | 2011-07-26 | Mitsubishi Electric Research Laboratories, Inc. | Method for comparing features extracted from images of fingerprints |
-
2002
- 2002-05-23 JP JP2002148786A patent/JP4128395B2/ja not_active Expired - Lifetime
-
2003
- 2003-02-19 TW TW092103375A patent/TWI229299B/zh not_active IP Right Cessation
- 2003-03-07 CN CN038088339A patent/CN1647139B/zh not_active Expired - Fee Related
- 2003-03-07 CA CA2485943A patent/CA2485943C/en not_active Expired - Fee Related
- 2003-03-07 KR KR1020047018842A patent/KR100806468B1/ko active IP Right Grant
- 2003-03-07 DK DK03755263.5T patent/DK1507247T3/en active
- 2003-03-07 ES ES03755263.5T patent/ES2565816T3/es not_active Expired - Lifetime
- 2003-03-07 US US10/514,637 patent/US7639800B2/en not_active Expired - Fee Related
- 2003-03-07 EP EP03755263.5A patent/EP1507247B1/en not_active Expired - Lifetime
- 2003-03-07 AU AU2003211779A patent/AU2003211779A1/en not_active Abandoned
- 2003-03-07 WO PCT/JP2003/002689 patent/WO2003100751A1/ja active Application Filing
-
2004
- 2004-12-22 NO NO20045596A patent/NO337611B1/no not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1647139A (zh) | 2005-07-27 |
US7639800B2 (en) | 2009-12-29 |
CA2485943C (en) | 2011-04-19 |
KR100806468B1 (ko) | 2008-02-21 |
TW200307226A (en) | 2003-12-01 |
EP1507247A1 (en) | 2005-02-16 |
JP2003345244A (ja) | 2003-12-03 |
CA2485943A1 (en) | 2003-12-04 |
AU2003211779A1 (en) | 2003-12-12 |
NO20045596L (no) | 2005-02-18 |
CN1647139B (zh) | 2011-09-14 |
TWI229299B (en) | 2005-03-11 |
US20050226407A1 (en) | 2005-10-13 |
EP1507247A4 (en) | 2011-01-19 |
DK1507247T3 (en) | 2016-03-29 |
NO337611B1 (no) | 2016-05-09 |
EP1507247B1 (en) | 2016-02-24 |
ES2565816T3 (es) | 2016-04-07 |
JP4128395B2 (ja) | 2008-07-30 |
WO2003100751A1 (fr) | 2003-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100806468B1 (ko) | 데이터 변환 장치, 데이터 변환 방법 및 데이터 변환 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
JP4127472B2 (ja) | データ変換装置及びデータ変換装置のデータ変換方法及びプログラム及びコンピュータ読み取り可能な記録媒体 | |
US6304657B1 (en) | Data encryption apparatus using odd number of shift-rotations and method | |
AU2007232123B2 (en) | Robust cipher design | |
JP2000162965A (ja) | 暗復号装置及び記憶媒体 | |
KR20090094086A (ko) | 암호 처리 장치, 암호 처리 방법과 컴퓨터 프로그램 | |
JP4025722B2 (ja) | データ暗号化のための方法および装置 | |
KR100377172B1 (ko) | 데이터 암호화 표준 알고리즘을 이용한 암호화 장치의 키스케쥴러 | |
JP2002032018A (ja) | データ暗号化標準アルゴリズムを利用した暗号化装置 | |
JPH10240500A (ja) | 乱数生成装置及び方法、暗号化装置及び方法、復号装置及び方法、並びにストリーム暗号システム | |
KR20050087271A (ko) | 가변 키 길이를 가지는 초기 라운드 키에 대응하는 암호라운드 키와 복호 라운드 키를 선택적으로 발생하는 키스케쥴 장치 | |
JP6052166B2 (ja) | 暗号化方法、暗号化装置および暗号化プログラム | |
Blaze et al. | The MacGuffin block cipher algorithm | |
KR100190157B1 (ko) | 암호화 장치 및 암호화 방법 | |
Islam et al. | Data encryption standard | |
JP3473171B2 (ja) | 逐次暗号方式 | |
JP3190648B2 (ja) | データ暗号化装置及びその方法 | |
JPH10153954A (ja) | 暗号装置 | |
JP5929757B2 (ja) | 暗号処理装置および暗号処理方法 | |
Hassan | New Approach for Modifying DES Algorithm Using 4-States Multi-keys | |
RU2127024C1 (ru) | Блок шифрования | |
JP2008107656A (ja) | 暗号化装置及び認証装置 | |
Sugawara et al. | A high-performance ASIC implementation of the 64-bit block cipher CAST-128 | |
RU2140715C1 (ru) | Шифрующий блок | |
RU2186466C2 (ru) | Способ итеративного шифрования блоков дискретных данных |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
S901 | Examination by remand of revocation | ||
GRNO | Decision to grant (after opposition) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130118 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140117 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150119 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180202 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190201 Year of fee payment: 12 |