KR100190157B1 - 암호화 장치 및 암호화 방법 - Google Patents

Abstract

암호화 장치는 복수단의 라운드 함수로 구성된다. 각 라운드 함수는 내부 상태를 기억하기 위한 내부 상태 기억 수단, 이 내부 상태 기억 수단에 기억된 내부 상태를 갱신하기 위한 내부 상태 갱신 함수, 및 암호화해야 할 데이타와 암호화 키, 내부 상태 기억 수단에 기억된 내부 상태를 입력받아 암호화 변환을 행하는 F 함수를 구비한다. 내부 상태 기억 수단에 기억된 내부 상태는 F 함수에 의해 암호화 변환을 행할 때마다 내부 상태 갱신 함수에 의해 갱신된다.

Description

암호화 장치 및 암호화 방법

제1도는 본 발명의 한 실시 형태에 따른 라운드 함수의 구성을 도시한 도면.

제2도는 라운드 함수를 n단 병렬 배치한 적암호의 구성례를 도시한 도면.

제3도는 내부 상태가 내부 상태 갱신 함수에 의해 순차 갱신되어 가는 경과를 도시한 도면.

제4도는 제1도에 도시한 라운드 함수가 내부 상태 초기화 신호를 갖는 경우의 동작을 설명하기 위한 도면.

제5도는 암호화 장치를 블럭 암호 모드에서 사용할 때의 동작을 설명하기 위한 도면.

제6도는 암호화 장치를 스트림 암호 모드에서 사용한 때의 동작을 설명하기 위한 도면.

제7도는 본 발명을 비밀 통신에 적용한 경우의 작용을 설명하기 위한 도면.

제8도는 본 발명을 비밀 통신에 적용한 경우의 다른 실시 형태를 도시한 도면.

제9도는 제1도에 도시한 내부 상태 갱신 함수의 구체적인 구성을 도시한 도면.

제10도는 DES 암호의 전체 구성을 도시한 도면.

제11도는 DES 암호에서의 F함수의 상세한 구성을 도시한 도면.

제12도는 확대 전치 E에 관한 전치표.

제13도는 P 전치의 내용을 도시한 표.

제14도는 S 박스의 내용을 도시한 도면.

제15도는 본 실시 형태의 변형례로서 DES 암호의 안전성을 강화하기 위한 구성을 도시한 도면.

제16도는 DES 암호의 안전성을 강화하기 위한 다른 변형례를 도시한 도면.

제17도는 제16도에 도시한 변형례에 관한 확대 전치의 표.

제18도는 DES 암호의 안전성을 강화하기 위한 다른 변형례를 도시한 도면.

제19도는 DES 암호의 안전성을 강화하기 위한 다른 변형례를 도시한 도면.

제20도는 DES 암호의 안전성을 강화하기 위한 다른 변형례를 도시한 도면.

제21도는 DES 암호의 안전성을 강화하기 위한 다른 변형례를 도시한 도면.

제22도는 본 발명의 암호화 장치에 의해 암호화된 암호문을 복원하는 복호 장치에서의 라운드 함수의 구성을 도시한 도면.

제23도는 Feistel형 암호의 각 단에서의 복호 키와 암호화 키의 대응을 도시한 도면.

제24도는 feistel형 암호의 각 단에서의 복호용과 암호화용의 내부 상태 대응을 도시한 도면.

제25도는 본 발명에서의 암호화 장치와 복호 장치를 융합한 구성을 도시한 도면.

제26도는 파이프라인 복호 처리의 타임차트.

* 도면의 주요부분에 대한 부호의 설명

2 : 내부 상태 기억 수단 3 : 내부 상태 갱신 한수

12∼15 : 라운드 함수 32 : 내부 상태 초기화 제어부

33 : 내부 상태 기억 수단 41, 61 : 평문

42, 43, 44, 62, 63, 64 : 평문 블럭

53, 75 : 암호문

54, 55, 56, 76, 77, 78 : 암호 블럭

81, 91 : 평문

86, 96 : 암호문 82, 83, 97, 98 : 평문 블럭

87, 88, 92, 93 : 암호 블럭 89, 99 : 초기화 신호 생성부

본 발명은 암호화 장치 및 암호화 방법, 특히 Feistel졍 블럭 암호에서 암호문의 안전성을 강화한 암호화 장치 및 암호화 방법에 관한 것이다.

비교적 안전성이 떨어지는 암호를 라운드 함수로 가정하고, 이를 복수단 겹쳐쌓음으로써 안전성을 강화하는 암호화 방법은 종래부터 공지되어 있다. 이러한 암호는 적암호(積暗互)라고 하는데, 특히 Feistel형 블럭 암호는 암호화 회로와 복호화 회로를 공유할 수 있어서 장치 규모를 작게 할 수 있다는 이점이 있다. 전자 정보 통신 학회 발행의 池野信, 小山謙二 저의 「현대 암호 이론」은 이러한 암호화 장치에 대해 개시한다.

또, 일본 특개소 51-108701호 공보나 특개소 51-108702호 공보는 Feistel형 블럭 암호의 대표적인 암호로서 공지되어 있는 DES(Data Encryption Standard)형 암호의 기본적인 사고 방식에 대해 개시하고 있다.

아울러, 일본 특개평 6-266284호 공보는 암호화 변환을 제어하는 비트열로서 의 중간 키를, 암호화가 행해질 때마다 갱신함으로써 긴 평문(平文)의 열을 암호화 할 때에 동일 키로 암호화한 다량의 암호문을 해독자에게 내주지 않도록 하는 방법 에 대해 개시하고 있다.

한편, 상술한 Fesitel형 암호를 해독하기 위한 유력한 방법으로서 변환부의 입출력 관계에 착안해서 암호문의 해석을 행하는 차분공격이라 불리는 공격법이 공지되어 있다. 이러한 차분공격으로부터 암호문을 지키기 위해서는 변환부의 단의 수를 증가시키면 된다.

그러나, 상술한 종래 기술은 어느 것이나 차분 공격으로부터 암호문을 지키기 위해 변환부의 단의 수를 증가시키면 처리 속도가 떨어지는 결점이 있었다. 역으로, 처리 속도를 중시해서 변환부의 단의 수를 적게 하면 차분 공격에 의해 암호문이 해독되는 문제가 있었다.

따라서, 본 발명의 목적은 처리 속도를 고려해서 적은 단의 수의 변환부로 장치를 구성한 경우에도 암호문의 안전성을 보다 증대시킬 수 있는 암호화 장치 및 암호화 방법을 제공하는 것이다

상기 목적을 달성하기 위해 본 발명의 제1측면에 따른 암호화 장치는 복수단의 변환부를 포함하며, 각 변환부는, 내부 상태를 기억하기 위한 기억 수단, 이 기억 수단에 기억된 내부 상태를 갱신하기 위한 내부 상태 갱신 수단, 및 암호화해야 할 데이타, 암호화 키, 및 상기 기억 수단에 기억된 내부 상태를 입력받아 암호화 변환을 행하는 암호화 변환 수단을 포함하며, 상기 기억 수단에 기억된 내부 상태는 상기 암호화 변환 수단에 의해 암호화 변환을 행할 때마다 상기 내부 상태 갱신 수단에 의해 갱신되는 것을 특징으로 한다.

또, 본 발명의 제2측면에 따른 암호화 장치는 복수단의 변환부를 포함하며, 각 변환부는, 내부 상태를 기억하는 기억 수단, 이 기억 수단에 기억된 내부상태를 갱신하기 위한 내부 상태 갱신 수단, 암호화해야 할 데이타 및 암호화 키를 입력받아 암호화 변환을 행하는 암호화 변환 수단, 및 상기 기억 수단에 기억된 내부 상태에 따라 상기 암호화 변환 수단의 출력을 제어하는 출력 제어 수단을 포함하며, 상기 기억 수단에 기억된 내부 상태는 상기 암호화 변환 수단에 의해 암호화 변환을 행할 때마다 상기 내부 상태 갱신 수단에 의해 갱신되는 것을 특징으로 한다.

또, 본 발명의 제3측면에 따른 암호화 방법은 복수의 변환 공정을 포함하며, 각 변환 공정은, 내부 상태를 기억 수단에 기억하는 기억 공정, 기억된 내부 상태를 내부 상태 갱신 수단에 의해 갱신하는 내부 상태 갱신 공정, 및 암호화해야 할 데이타, 암호화 키, 및 기억된 내부 상태를 입력받아 암호화 변환 수단에 의해 암호화 변환을 행하는 암호화 변환 공정을 포함하며, 상기 기억 수단에 기억된 내부 상태는 상기 암호화 변환 공정에서 암호화 변환을 행할 때마다 상기 내부 상태 갱신 수단에 의해 갱신되는 것을 특징으로 한다.

또, 본 발명의 제4측면에 따른 암호화 방법은 복수의 변환 공정을 포함하며, 각 변환 공정은, 기억 수단에 내부 상태를 기억하는 기억 공정, 기억된 내부 상태를 내부 상태 갱신 수단에 의해 갱신하는 내부 상태 갱신 공정, 암호화해야 할 데이타 및 암호화 키를 입력받아 암호화 변환 수단에 의해 암호화 변환을 행하는 암호화 변환 공정, 및 상기 기억 수단에 기억된 내부 상태에 따라 상기 암호화 변환 수단의 출력을 제어하는 출력 제어 공정을 포함하며, 상기 기억 수단에 기억된 내부 상태는 상기 암호화 변환 공정에서 암호화 변환을 행할 때마다 상기 내부 상태 갱신 수단에 의해 갱신되는 것을 특징으로 한다.

이하에, 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.

제1도는 본 발명이 적용될 변환부로서의 라운드 함수(8)의 구성을 도시하는 도면으로서, 암호화해야 할 평문(4), 암호화 키(5) 및 내부 상태(6)를 입력받아 소정의 암호화 변환을 행하여 출력(7)을 출력하는 암호화 변환 수단으로서의 F함수 (1), 내부 상태(6)를 기억하기 위한 내부 상태 기억 수단(2), 및 F함수(1)에서의 암호화 변환이 행해질 때마다, 즉 암호화 변환과 동시에 내부 상태(6)를 갱신하는 내부 상태 갱신 함수(3)를 구비한다. 제1도는 1단의 라운드 함수를 도시하는데, 제2단 이하의 라운드 함수에서는 평문(4) 대신에 앞 단의 라운드 함수의 출력이 입력된다.

이러한 구성에 따르면, 동일 평문, 암호화 키가 입력된 경우에도 갱신가능한 내부 상태에 의해 출력이 변경되므로 라운드 함수의 입출력 관계 해석에 기초하는 차분 공격에 대해 유효한 방어법이 되어 라운드 함수의 안전성을 증대시킬 수 있 다. 또, 동일 정도의 안전성을 고려한 경우는 적은 단의 수의 라운드 함수로 장치를 구성할 수 있다. 또, 내부 상태의 갱신은 라운드 함수 내의 F함수의 암호화 변환 처리와 동시에 행하므로 라운드 함수 전체의 처리 효율은 거의 변하지 않고 라운드 함수의 단의 수를 감소시킨 만큼 처리 속도를 증대시킬 수 있는 이점이 있다.

제2도는 상술한 라운드 함수를 n단 병렬 배치한 적암호의 구성례를 도시하는 도면이다. 이 도면에서 암호화 키(16)는 키 처리부(17)로 입력되고 n개의 확대키(1∼확대키)로 변환되어 n단의 라운드 함수(12∼15)에 각각 입력된다. 이러한 구성에 의하면, 평문(11)은 n단의 라운드 함수에 의한 암호화 변환 처리를 거쳐 암호문(18)으로서 출력된다. 여기서, 평문(11)과 암호문(18)은 고정 길이여도 되고 가변 길이여도 된다. 또, 평문(11)의 길이와 암호문(18)의 길이는 일치하지 않아도 된다.

제3도는 내부 상태가 내부 상태 갱신 함수(3)에 의해 순차 갱신되어 가는 경과를 나타내는 도면이다. 즉, 내부 상태1(22)은 처음에 초기 상태(21)와 같은 내 부 상태이지만, 내부 상태 갱신 함수(23)에 의해 갱신되어 내부 상태2(22)가 된다. 다음에, 이 내부 상태2(22)는 내부 상태 갱신 함수(23)에 의해 갱신된다. 이와 같이 해서, 내부 상태가 순차 갱신되어 간다. 여기서, 내부 상태 갱신 함수(23)가 일방향성 함수인 경우에는 임시로 내부 상태 k가 제3자에게 알려짐으로써 k보다 큰 번호를 갖는 내부 상태가 해독되었다고 해도 과거로 소급해서 k보다 작은 번호의 내부 상태가 알려지는 경우가 없어 보다 안전하다.

제4도는 제1도에 도시하는 라운드 함수(8)가 내부 상태 초기화 신호(31)를 입력하기 위한 도면이다. 내부 상태 기억 수단(33)에 기억된 내부 상태는 F함수 (35)로 송신됨과 동시에 내부 상태 갱신 함수(34)로도 송신되어 새로운 내부 상태 로 갱신된다. 이 때, 외부로부터 공급된 내부 상태 초기화 신호(31)가 내부 상태 초기화 제어부(32)로 입력되면 내부 상태 초기화 제어부(32)는 내부 상태 기억 수단(33)에 기억되어 있는 내부 상태를 초기화한다.

이와 같이, 본 실시 형태에서는 내부 형태의 초기화를 외부로부터 제어할 수 있다. 여기서, 내부 상태 초기화 제어부(32)는 안전성을 고려한 경우, 초기화의 빈도를 감시하는 기능을 갖는 것이 바람직하다. 예를 들면, 1회의 암호화 처리중에는 1회 밖에 초기화가 행해지지 않도록 하기 위한 감시 기능을 갖도록 할 수 있다.

제5도는 암호화 장치를 블럭 암호 모드로 사용할 때의 동작을 설명하기 위한도면이다. 평문(41)은 복수의 평문 블럭(42, 43, 44)으로 이루어지는 것이면, 평문(41)은 각 블럭마다 암호화 함수(46, 50, 52)에 의해 암호화되어 암호 블럭(54, 55, 56)으로 변환된다. 이들을 병렬 배치한 것이 암호문(53)이 된다.

또, 각 암호화 함수(46, 50, 52)의 내부 상태는 블럭마다 초기화 신호(45, 49, 51)에 의해 초기화 할 수 있다. 이로써, 예컨대 평문 블럭(43)과 평문 블럭 (44)이 동일 내용 A, A를 갖는 것이면, 이들은 암호화할 경우에 동일 내용 B, B를 갖는 암호 블럭(55, 56)으로 변환된다.

이와 같이, 본 실시 형태는 초기화 기능을 갖는 암호화 장치를 블럭 암호 모드 하에서 동작시킬 수 있다.

제6도는 암호화 장치를 스트림 암호 모드에서 사용할 때의 동작을 설명하기 위한 도면이다. 평문(61)은 복수의 평문 블럭(62, 63, 64)으로 이루어지는 것이면, 평문(61)은 각 블럭마다 암호화 함수(70, 72, 73)에 의해 암호화되어 암호(76, 77, 78)로 변환된다. 이들은 병렬 배치한 것이 암호문(75)이 된다. 이 실시 형태에서는 암호화 함수(70)의 내부 상태는 암호화에 앞서서 초기화 신호(65)에 의해 1회만 초기화된다. 따라서, 예를 들어 평문 블럭(63)과 평문 블럭(64)이 동일 내용 A, A를 갖는 경우에도 이들을 암호화한 경우에 암호화한 결과는 다른 내용인 B, B를 갖는 암호 블럭(77, 78)으로 변환된다. 즉 B≠B' 가 된다.

이와 같이 본 실시 형태는 초기화 기능을 갖는 암호화 장치를 스트림 암호 모 하에서 동작시킬 수 있다.

제7도는 본 발명을 비밀 통신에 적용한 경우의 작용을 설명하기 위한 도면이 다. 송신측(87)에서는 예컨대 평문 블럭(82)과 평문 블럭(83)으로 이루어지는 평 문(81)을 블럭마다 암호화 함수(84, 85)에 의해 암호화해서 암호 블럭(87, 88)을 얻는다. 이 암호 블럭(87, 88)은 통신로(90)를 통해 수신측(97)으로 송신된다. 수신측(97)에서는 암호문(91)을 암호 블럭(92)과 암호 블럭(93)으로 분해하고 각 블릭마다 복호화 함수(94, 95)에 의해 복호해서 평문 블럭(97, 98)을 얻는다. 이 평문 블럭(97, 98)을 병렬 배치함으로써 원래의 평문(96)을 복원한다.

이 때, 송신측(87)과 수신측(97)에 각각 초기화 신호 생성부(89, 99)를 설치하고, 미리 맞춰둔 타이밍으로 암호화 함수(84, 85)의 내부 상태와 복호화 함수 (94, 95)의 내부 상태를 각각 초기화 신호(200, 201, 202, 203)에 의해 초기화하도록 한다. 초기화 신호 생성부(89, 99)는 초기화 타이밍을 내장하는 것으로 한다. 여기서, 초기화 신호 생성부(89, 99)는 초기화 타이밍의 통신량을 줄이기 위해, 예를 들어 난수 발생기로 구성해서 난수의 종류만을 교환하게 해도 된다.

상술한 실시 형태에 의하면, 수신측(97)이 송신측(87)의 평문과 동일한 평문을 복원하기 위해서는 복호용 키외에 초기화 타이밍도 알고 있어야 한다. 따라서, 부정한 도청자가 암호를 해독하기 위해서는 복호용 키에 더해 초기화 타이밍도 알아야 하므로 보다 안전한 비밀 통신을 행할 수 있다.

제8도는 본 발명을 비밀 통신에 적용한 경우의 다른 실시 형태를 도시한 도면이다.

이 실시 형태에서는 송신측(87)에서는 초기화하고 싶은 암호화 함수에 대응하는 평문 블럭(82, 83)에, 초기화를 지시하기 위한 지시 데이타로서 특수 기호(204, 206)를 부가해 둔다. 평문(81)을 구성하는 평문 블럭(82, 83)은 블럭마다 암호화 함수(84, 85)에 의해 암호 블럭(87, 88)으로 변환한다. 암호 블럭(87, 88)을 병렬 배치한 것은 암호문(86)이 된다. 이 때, 평문 블럭(82) 내의 특수 기호(204) 또는 평문 블력(83) 내의 특수 기호(206)를 검출한 때는 각각 초기화 신호(205, 207)에 의해 암호화 함수(84, 85)의 내부 상태를 초기화하게 한다. 암호문(86)은 통신로(90)를 통해 수신측(97)으로 송신된다.

수신측(97)은 수신한 암호문(91)을 암호 블럭(92)과 암호 블럭(93)으로 분해하고, 복호화 함수(94, 95)에 의해 각각 평문 블럭(97, 98)으로 변환한다. 이때, 평문 블럭(97, 98) 내의 초기화를 지시하기 위한 특수 기호(208, 210)를 검출한 때는 각각 초기화 신호(209, 211)에 의해 복호화 함수(94, 95)의 내부 상태를 초기화한다. 또, 필요에 따라 평문 블럭(97, 98) 내의 특수 기호(208, 210)를 제거하고 그 후의 평문 블럭(97, 98)을 병렬 배치한 것을 평문(96)으로 해도 된다.

이와 같이, 본 실시 형태에서는 내부 상태를 초기화하는 타이밍을 평문에 포 함하도록 했기 때문에, 송신자와 수신자 간에 밀 초기화 타이밍을 맞춰둘 필요가 없어진다.

제9도는 제1도에 도시한 내부 상태 갱신 함수(93)의 구체적 구성를 도시한 도면으로서, 기억 소자(100)와 가산기(102)로 이루어지는 선형 레지스터로 구성되어 있다. 기억 소자(100)는 1비트의 정보를 기억할 수 있는 소자로서, 예컨대 D 플 립플롭이다.

각 탭(101)을 접속할지의 여부에 의해 여러 특성다항식을 표현할 수 있다. 예를 들면, 탭(101)을 접속할 때를 1, 접속하지 않을 때를 0으로 하면,

C_rX^r+ C_r-lX^r-1+, …, + C₁X + Co

으로 표현되는 특성 다항식을 표현할 수 있다. 특히, 표현 다항식이 원시 다항식인 경우에 선형 시프트 레지스터는 최대 계열 길이를 출력하는 것이 공지되어 있다

(今井秀樹저, 부호 이론, 전자정보통신학회). 원시 다항식의 예로서는 X^3l+ X³+ 1 등이 알려져 있다.

선형 시프트 레지스터는 클럭 신호가 입력될 때마다 기억 소자(100)의 기억내용이 좌측에 인접하는 기억 소자(100)의 내용으로 갱신되고 탭(101)의 접속 상태에 따라 가산기(102)에서 가산된 결과가 가장 좌측의 기억 소자(100)로 입력됨과 동시에 출력(103)으로서 출력된다.

이하에, DES 암호를 예로 해서 기존 블럭 암호의 안전성을 강화하는 다른 방법에 대해 서술한다.

우선, DES 암호의 개요에 대해 설명한다. 제10도는 DES 암호의 전체 구성을 도시하는 도면이다. 먼저, 암호화하고 싶은 64비트의 평문(105)은 초기 전치(106)에 의해 비트 순번이 나란히 바뀐 후 상위 32비트(입력 L 113)와 하위 32비트(입력 R 114)로 분할된 후, 동일 구성을 갖는 16단의 라운드 함수(1∼16)(107)에 의해 16회 변환된 후 최종 전치(108)가 시행되어 구하는 암호문(109)이 된다.

각 라운드 함수(107)는 F함수(110), 배타적 이론합(111) 및 좌우 변환으로 구성되며, i 단째의 라운드 함수의 입력 Li와 Ri는 i단째의 키를 Ki로 하면,

R i+1 = Li XOR F(Ri, Ki)

L i+1 = Ri

와 같이 i + 1 단째의 라운드 함수의 입력으로 변환된다.

제11도에 DES 암호에서의 F함수의 상세한 구성을 도시한다. F함수는 2개의 입력, 즉 32비트의 입력 R(115)과 48비트의 키 Ki(116)를 가지며 32비트의 하나와 출력(117)을 갖는다.

이하, 데이타의 흐름에 따른 동작을 설명한다. 입력된 32비트의 입력 R(115)은 확대 전치 E(118), 즉 E변환에 의해 48비트의 데이타로 확대된다. 제12도는 이러한 확대 전치 E에 관한 전치표로서, 좌상으로부터 E변환된 각 출력 비트가 입력의 몇번째의 비트가 될지를 도시한다. 예를 들면, 가장 처음은 32이므로 E변환 출력의 1비트째는 입력의 32비트째와 동일하게 된다. E변환 출력의 2비트째는 입력의 1비트째와 동일하며 이하는 동일하다.

다음에, E변환의 출력(119)과 키 Ki(116)의 배타적 논리합이 배타적 논리합 (120)으로 되고 그 결과는 6비트씩 8개의 그룹으로 분할되어 글자 변환부로서의 8개의 S 박스(S1∼S8)(121)로 입력된다. S 박스(121)는 6비트의 입력과 4비트의 출력을 갖는 치환(글자 변환)표이며, 제14도는 이러한 치환표의 일례를 도시한다.

S 박스(121)의 4비트씩의 8가지 출력(122)은 단으로 묶여 32비트의 하나의 출력(123)이 되어 P 변환(P 전치)(124)로 입력된다. P 변환(124)에서는 비트 순번으로 나란히 바뀌어 32비트의 F함수의 출력(177)이 된다.

제13도는 상술한 P 전치(124)의 내용을 나타내는 표이다. 이 표도 상술한 제12도의 확대 전치 E의 표와 마찬가지로 좌상으로부터 출력 비트가 어떤 입력 비트돠 동일할지를 나타낸다. 예를 들면, P 변환(124) 출력의 1비트째는 입력의 16비트째와 동일하고 2비트째는 7비트째와 동일하며 이하도 마찬가지이다.

제15도는 상술한 실시 형태의 변형례로서 DES 암호의 안전성을 강화하기 위한 구성을 도시하는 도면이다. 본 변형례는 제10도에 도시하는 종래의 F함수(110)를 제15도에 도시하는 구성에 의해 치환함으로써 안전성을 강화하는 것이다.

즉, 입력 R(125)과 키 Ki(127)는 종래의 DES 암호의 F함수(126)로 입력되어 32비트의 출력(128)으로 변환된다. 이 출력(128)은 16비트씩 입력 L(129)과 입력R(130)로 2분할된다. 그리고, 입력 L(129)은 셀렉터(133)로의 제1입력(134)으로서 입력됨과 동시에 셀렉터(132)로의 제1입력(137)으로서 입력된다. 또, 입력 R(130)은 셀렉터(133)로의 제2입력(135)으로서 입력됨과 동시에 셀렉터(132)로의 제2입력(138)으로서 입력된다.

셀렉터(131)는 제어 입력(133)에 의해 2개의 입력(134, 135) 중 어떤 것을 출력(139)으로서 출력한다. 또, 셀렉터(132)도 마찬가지로 제어 입력(136)에 의해 2개의 입력(137, 138) 중 어떤 것을 출력(140)으로서 출력한다. 여기서, 2개의 제어 입력(133, 135)은 서로 부논리가 되어 있으므로 반드시 다른 출력이 된다. 즉, 1비트의 제어선(141)에 의해 입력 L(129)과 입력 R(130)을 교환할지의 여부가 결정되어 F함수(126)의 출력이 된다.

제어선(141)은 내부 상태(142)와 접속되어 있으므로 입력 L(129)과 입력 R(130)을 교환할지의 여부는 내부 상태(142)에 의존하게 된다. 내부 상태(142)는 내부 상태 갱신 함수(143)에 의해 새로운 상태로 갱신된다.

상술한 구성법은 DES 암호에 한정되지 않으며, 따라서 동일 구성을 갖는 다른 블럭 암호에 대해서도 적용 가능하다.

또, 상술한 실시 형태에서는 F함수의 후단에 셀렉터를 배치했지만, F함수의 전단에 셀렉터를 배치해도 된다.

제16도는 DES 암호의 안전성을 강화하기 위한 다른 변형례를 도시하는 도면으로서 상술한 제11도에 도시하는 확대 전치 E(118)를 내부 상태(146)에 의존한 확대전치 E'(144)로 치환함으로써 안전성을 강화하는 것이다. 제16도에서 입력 R(145)은 내부상태(146)에 의존한 확대 전치 E'(144)로 입력되고 출력(147)으로서 출력된다.

제17도는 이러한 확대 전치 E'의 전치표를 도시하는 도면이다. 제17도에서 Xi는 내부 상태(146)로부터의 입력이며 Ri는 입력 R(145)로부터의 입력을 도시한 다. 좌상으로부터 차례로 E' 변환의 출력이 어떤 입력의 어떤 비트와 동일한지를 나타내는데, 예를 들어 출력의 1비트째는 내부 상태(146)로부터의 입력의 1비트째 이며 출력의 2비트째는 입력 R의 1비트째이다. 또, 확대 전치 E'의 전치로서 제17도에 도시하는 것 이외의 것을 사용해도 된다.

제18도는 DES 암호의 안전성을 강화하기 위한 다른 변형례를 도시하는 도면이다. 여기서는 내부 상태에 의존해서 S 박스로의 입력을 동적으로 바꿔 넣어서 안전성 강화를 꾀하고 있다.

즉, 입력 R(148)에 대해 확대 전치 E(149)를 시행한 결과와 키 Ki(150)의 배타적 논리합의 출력(151)은 내부 상태(152)의 값에 의해 시프트량이 변화하는 가변 로테이트 장치(153)에 의해 로테이트된 후, 즉 비트 위치가 어긋난 후에 S 박스(S1∼S8)(155)로 입력된다.

상술한 가변 로테이트로서는 배럴 시프터를 이용한 고속 실장법이 공지되어 있다. 로테이트 비트수가 너무 적거나 너무 많거나 하면 암호화의 효과가 낮아지 므로 로테이트 비트수를 결정된 어떤 범위로 제한하면 된다. 예를 들면, 8비트로 부터 40비트의 범위로 설정하면 범위가 32비트가 된다. 이 경우, 내부 상태(152)로부터의 출력은 5비트이면 된다.

제19도는 DES 암호의 안전성을 강화하기 위한 다른 변형례를 도시하는 도면이다. 제19도에서 배타적 논리합(159)에서 입력(156)과 내부 상태(157)의 출력의 배타적 논리합이 취해진 후 확대 전치 E(158)로 입력된다. 배타적 논리합(159)은 다른 연산, 예컨대 반올림을 무시한 32비트 가산이나 감산에서 치환해도된다.

제20도는 DES 암호의 안전성을 강화하기 위한 다른 변형례를 도시하는 도면이다. 종래의 DES 암호의 F함수에서는 암호화 키는 배타적 논리합에 의해 가산되었지만, 연산에 자유도를 갖게 하여 안전성을 보다 높일 수 있다.

즉, 제20도에서 입력 R(160)은 확대 전치 E(161)에서 확대 전치가 시행된 후 키 Ki(162)와의 사이에서 내부 상태(163)의 출력(164)으로 지정된 연산이 ALU(165)에서 수행된다. ALU(165)의 출력은 6비트로 이루어지는 8개의 그룹으로 분할되어 S 박스(S1∼S2)(166)로 입력된다. 이 이하는 종래의 DES 암호와 동일한 동작을 행한다.

제21도는 DES 암호의 안전성을 강화하기 위한 다른 변형례를 도시하는 도면이다. 이 변형례에서는 S 박스의 열을 바꿔 넣음으로써 안전성을 강화한다. DES 암호의 S 박스의 각 행에는 0부터 15까지의 번호가 하나씩 포함되어 있으므로 열의 교환을 행해도 그 성질은 변화하지 않는다.

내부 상태(167)의 8비트 출력은 상위 4비트(168)와 하위 4비트(169)로 분리되고, 각각 S 박스(170)의 어느 열을 교환할지를 지정하기 위해 이용된다. 8개의 내부 상태를 준비하고 모든 S 박스의 내용을 변경하도록 해도 된다. 또, 장치 규모를 절약하기 위해 변질을 행하는 S 박스를 8개보다 적게 하는 것도 가능하다.

제22도는 본 발명의 암호화 장치에 의해 암호화된 암호문을 복호하는 복호장치에서의 라운드 함수(177)의 구성을 도시하는 도면이다. 이 라운드 함수(177)는 F함수(178), 순서 반전부(191), 내부상태 일시기억부(176), 내부 상태 기억 수단(174) 및 내부 상태 갱신 함수(175)를 구비한다.

블럭 암호를 OFB(out feedback basic) 모드에서 사용하는 경우는 불필요하지만, 사용하는 모드에 따라서는 복호 처리에서 내부 상태를 역순으로 갱신해야 한다. Feistel형 블럭 암호 장치에서의 복호 처리는 중간 키를 부여하는 순서를 역전한 암호화 처리와 동일한 수순에 의해 행해진다. 이것은 본 발명의 각 라운드 함수에서의 내부 상태의 부여 방법도 순서를 역으로 해야 함을 의미한다.

라운드 함수(177)에서 복호 처리를 행하기에 앞서 내부 상태 기억 수단(174)에 기억된 내부 상태는 내부 상태 갱신 함수(175)에 의해 갱신되어 내부 상태 일시 기억부(176)에 저장된다.

그리고, 복호 처리시는 중간 암호문(171)과 복호 키(172), 내부 상태 일시 기억부(176)에 기억된 내부 상태를 순서 반전부(191)에서 반전한 신호(173)가 F함수(178)로 입력되고 소정 암호화 변환이 행해져서 라운드 함수(177)의 출력으로서의 중간 평문(179)이 얻어진다.

n단의 Feistel형 암호의 각 단의 복호키와 암호화 키의 대응을 제23도에 도시한다. 복호시에는 암호화할 때의 최종단인 n단째에 사용된 암호화 키와 암호화 키를 복호의 제1라운드째에 사용하고, 복호의 제2라운드째에서는 n-1 단째의 암호키를 사용한다. 이하는 동일하다.

본 발명에서의 Feistel형 암호의 각 단에서의 암호화용과 복호용의 내부 상태의 대응을 제24도에 도시한다. 복호의 1라운드째의 내부 상태는 암호화의 최종단인 n단째의 내부 상태와 동일해야 하고, 2라운드째에서는 n-1 라운드째의 내부 상태와 동일해야한다. 이하, 동일하다. 내부 상태 갱신 함수가 일방향성인 경우에는 역순으로 내부 상태를 발생시킬 수 없으며 n라운드 앞의 내부 상태를 알 수 없으므로 초기 상태로부터 시작해서 n라운드분의 내부 상태를 미리 발생시켜 축적해 두고 역순으로 출력하는 기구가 필요한데, 이것이 제22도의 내부 상태 일시 기억부(176)와 순서 반전부(191)이다.

제25도는 본 발명에서의 암호화 장치와 복호 장치를 융합하여 구성한 도면이다. 암호화 장치와 복호 장치는 내부 상태 일시 기억을 제외하고는 동일한 구성이므로 암호화 처리중인지 복호 처리 중인지를 신호 E/D(180)에 기초하여 스위치(181)를 전환하고, 내부 상태 기억 수단(182)의 출력 또는 내부 상태 일시 기억부(183)의 출력을 F함수(184)로 입력하는 구성을 이용하면, 장치 규모를 작게 할 수 있다.

제26도는 지연이 생기지 않는 복호 처리를 위한 파이프라인 복호 처리의 타임 차트이다. 이 도면은 오른쪽으로 나아가는 만큼 시간이 경과한 것을 나타내는 것으로 한다. 상단(185)은 내부 상태의 갱신 형태를 나타내며, 신설 부분(187)은 내부 상태의 갱신 처리를 나타낸다. 하단(186)은 복호 처리의 형태를 나타내며, 망 부분(188)은 복호 처리를 나타낸다. 또, 화살표(189)는 내부 상태의 갱신과 복호 처리를 대응시킨 것이며 화살표(187) 앞의 복호 처리(190)에는 내부 상태(187)가 이용되는 것을 나타낸다.

제26도에서 시간적인 처리의 흐름을 고찰하면 복호 처리(188)와 동시에 다음의 복호 처리(190)에 필요한 내부 상태의 갱신 처리(187)가 시행되며, 이로써 내부 상태의 갱신 처리에 따른 처리의 지연을 방지할 수 있다.

본 발명에 따르면, 처리 속도를 고려해서 적은 단의 수의 변환부로 장치를 구성하는 경우에도 암호문의 안전성을 보다 증대시킬 수 있다.

Claims (28)

1. 복수단의 변환부를 구비한 암호화 장치에 있어서, 각 변환부는, 내부 상태를 기억하기 위한 기억 수단, 이 기억 수단에 기억된 내부 상태를 갱신하기 위한 내부 상태 갱신 수단, 및 암호화해야 할 데이타, 암호화 키 및 상기 기억 수단에 기억된 내부 상태를 입력받아 암호화 변환을 행하는 암호화 변환 수단을 포함하며, 상기 기억 수단에 기억된 내부 상태는 상기 암호화 변환 수단에 의해 암호화 변환을 행할 때마다 상기 내부 상태 갱신 수단에 의해 갱신되는 것을 특징으로 하는 암호화 장치.
2. 복수단의 변환부를 구비한 암호화 장치에 있어서, 각 변환부는, 내부 상태를 기억하는 기억 수단, 이 기억 수단에 기억된 내부 상태를 갱신하기 위한 내부 상태 갱신 수단, 암호화해야 할 데이타 및 암호화 키를 입력받아 암호화 변환을 행하는 암호화 변환 수단, 및 상기 기억 수단에 기억된 내부 상태에 따라 상기 암호화 변환 수단의 출력을 제어하는 출력 제어 수단을 포함하며, 상기 기억 수단에 기억된 내부 상태는 상기 암호화 변환 수단에 의해 암호화 변환을 행할 때마다 상기 내부 상태 갱신 수단에 의해 갱신되는 것을 특징으로 하는 암호화 장치.
3. 제1항에 있어서, 상기 내부 상태 변환 수단은 일방향성 함수로서의 기능을 갖는 것을 특징으로 하는 암호화 장치.
4. 제1항에 있어서, 상기 내부 상태를 초기화하는 것을 지시하기 위한 입력부를 더 포함하는 것을 특징으로 하는 암호화 장치.
5. 제4항에 있어서, 상기 암호화 변환 수단에 의해 암호화 변환을 행할 때마다 상기 내부 상태를 초기화하는 초기화 수단을 더 포함하는 것을 특징으로 하는 암호화 장치.
6. 제4항에 있어서, 암호화 장치로부터 얻어진 암호문을 송신자와 수신자 사이에서 통신하기에 앞서 상기 내부 상태를 한번만 초기화하는 초기화 수단을 더 포함하는 것을 특징으로 하는 암호화 장치.
7. 제4항에 있어서, 송신자와 수신자 사이에서 암호화 장치로부터 얻어진 암호문을 통신할 때에 양자간에 미리 정해둔 타이밍으로 상기 내부 상태를 초기화하는 초기화 수단을 더 포함하는 것을 특징으로 하는 암호화 장치.
8. 제1항에 있어서, 상기 암호화해야 할 데이타는 상기 내부 상태를 초기화하는 타이밍을 지시하는 데이타를 포함하는 것을 특징으로 하는 암호화 장치.
9. 제1항에 있어서, 상기 암호화 변환 수단은 암호화해야 할 데이타를 확대 전치하는 확대 전치부, 이 확대 전치부의 출력과 암호화 키 사이에서 소정의 연산을 행하는 연산부, 및 이 연산부로부터의 출력을 복수의 그룹으로 분리해서 각 그룹마다 소정 치환을 실시하는 글자 변환부를 구비한 것을 특징으로 하는 암호화 장치.
10. 제9항에 있어서, 상기 확대 전치부에 갱신 가능한 내부 상태를 입력해서 그 출력을 제어하는 수단을 더 구비한 것을 특징으로 하는 암호화 장치.
11. 제9항에 있어서, 상기 연산부로부터의 출력의 비트 위치를 어긋나게 하기 위한 비트 위치 가변부를 더 구비하며, 이 비트 위치 가변부에 갱신가능한 내부 상태를 입력해서 그 출력을 제어하는 것을 특징으로 하는 암호화 장치.
12. 제9항에 있어서, 상기 확대 전치부에서 암호화해야 할 데이타를 확대 전치함에 앞서 갱신가능한 내부 상태와의 배타적 논리합을 취하는 수단을 더 구비한 것을 특징으로 하는 암호화 장치.
13. 제9항에 있어서, 상기 연산부에 갱신 가능한 내부 상태를 입력해서 그 출력을 제어하는 수단을 더 구비한 것을 특징으로 하는 암호화 장치.
14. 제9항에 있어서, 상기 글자 변환부에 갱신 가능한 내부 상태를 입력해서 그 출력을 제어하는 수단을 더 구비한 것을 특징으로 하는 암호화 장치.
15. 복수의 변환 공정을 구비한 암호화 방법에 있어서, 각 변환 공정은, 내부 상태를 기억 수단에 기억시키는 기억 공정, 기억된 내부 상태를 내부 상태 갱신 수단에 의해 갱신하는 내부 상태 갱신 공정, 및 암호화해야 할 데이타, 암호화 키 및 기억된 내부 상태를 입력받아 암호화 변환수단에 의해 암호화 변환을 행하는 암호화 변환 공정을 포함하며, 상기 기억 수단에 기억된 내부 상태는 상기 암호화 변환 공정에서 암호화 변환을 행할 때마다 상기 내부 상태 갱신 수단에 의해 갱신되는 것을 특징으로 하는 암호화 방법.
16. 복수의 변환 공정을 구비한 암호화 방법에 있어서, 각 변환 공정은, 내부 상태를 기억 수단에 기억시키는 기억 공정, 기억된 내부 상태를 내부 상태 갱신 수단에 의해 갱신하는 내부 상태 갱신 공정, 암호화해야 할 데이타 및 암호화 키를 입력받아 암호화 변환 수단에 의해 암호화 변환을 행하는 암호화 변환 공정, 및 상기 기억 수단에 기억된 내부 상태에 따라 상기 암호화 변환 수단의 출력을 제어하는 출력 제어 수단을 포함하며, 상기 기억 수단에 기억된 내부 상태는 상기 암호화 변환 공정에서 암호화 변환을 행할 때마다 상기 내부 상태 갱신 수단에 의해 갱신되는 것을 특징으로 하는 암호화 방법.
17. 제2항에 있어서, 상기 내부 상태 변환 수단은 일방향성 함수로서의 기능을 갖는 것을 특징으로 하는 암호화 장치.
18. 제2항에 있어서, 상기 내부 상태를 초기화하는 것을 지시하기 위한 입력부를 더 포함하는 것을 특징으로 하는 암호화 장치.
19. 제18항에 있어서, 상기 암호화 변환 수단에 의해 암호화 변환을 행할 때마다 상기 내부 상태를 초기화하는 초기화 수단을 더 포함하는 것을 특징으로 하는 암호화 장치.
20. 제18항에 있어서, 암호화 장치로부터 얻어진 암호문을 송신자와 수신자 사이에서 통신하기에 앞서 상기 내부 상태를 한번만 초기화하는 초기화 수단을 더 포함하는 것을 특징으로 하는 암호화 장치.
21. 제18항에 있어서, 송신자와 수신자 사이에서 암호화 장치로부터 얻어진 암호문을 통신할 때에 양자간에 미리 정해둔 타이밍으로 상기 내부 상태를 초기화하는 초기화 수단을 더 포함하는 것을 특징으로 하는 암호화 장치.
22. 제2항에 있어서, 상기 암호화해야 할 데이타는 상기 내부 상태를 초기화하는 타이밍을 지시하는 데이타를 포함하는 것을 특징으로 하는 암호화 장치.
23. 제2항에 있어서, 상기 암호화 변환 수단은 암호화해야 할 데이타를 확대 전치하는 확대 전치부, 이 확대 전치부의 출력과 암호화 키 사이에서 소정의 연산을 행하는 연산부, 및 이 연산부로부터의 출력을 복수의 그룹으로 분리해서 각 그룹마다 소정 치환을 실시하는 글자 변환부를 구비한 것을 특징으로 하는 암호화 장치.
24. 제23항에 있어서, 상기 확대 전치부에 갱신 가능한 내부 상태를 입력해서 그 출력을 제어하는 수단을 더 구비한 것을 특징으로 하는 암호화 장치.
25. 제23항에 있어서, 상기 연산자로부터의 출력을 비트 위치로 어긋나게 하기 위한 비트 위치 가변부를 더 구비하며, 이 비트 위치 가변부에 갱신가능한 내부 상태를 입력해서 그 출력을 제어하는 것을 특징으로 하는 암호화 장치.
26. 제23항에 있어서, 상기 확대 전치부에서 암호화해야 할 데이타를 확대 전치함에 앞서 갱신가능한 내부 상태와의 배타적 논리합을 취하는 수단을 더 구비한 것을 특징으로 하는 암호화 장치.
27. 제23항에 있어서, 상기 연산부에 갱신 가능한 내부 상태를 입력해서 그 출력을 제어하는 수단을 더 구비한 것을 특징으로 하는 암호화 장치.
28. 제23항에 있어서, 상기 글자 변환부에 갱신 가능한 내부 상태를 입력해서 그 출력을 제어하는 수단을 더 구비한 것을 특징으로 하는 암호화 장치.