KR20050004080A - A substrate and a display device incorporating the same - Google Patents

A substrate and a display device incorporating the same Download PDF

Info

Publication number
KR20050004080A
KR20050004080A KR1020040051232A KR20040051232A KR20050004080A KR 20050004080 A KR20050004080 A KR 20050004080A KR 1020040051232 A KR1020040051232 A KR 1020040051232A KR 20040051232 A KR20040051232 A KR 20040051232A KR 20050004080 A KR20050004080 A KR 20050004080A
Authority
KR
South Korea
Prior art keywords
data line
information
capacitance
switching element
terminal
Prior art date
Application number
KR1020040051232A
Other languages
Korean (ko)
Other versions
KR100697130B1 (en
Inventor
크리스토퍼자메스 브라운
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20050004080A publication Critical patent/KR20050004080A/en
Application granted granted Critical
Publication of KR100697130B1 publication Critical patent/KR100697130B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Thin Film Transistor (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE: A substrate and a display device combining with the same are provided to have a test member mounted on a substrate for discriminating normal operations of switching devices. CONSTITUTION: The test member(18) is arranged along a lower edge of a matrix(6) of pixels. The test member includes plural sensing amplifiers(15) having inputs connected to row electrodes, respectively. The sensing amplifiers is controlled by a control signal from a timing and control circuit(2). The outputs of the sensing amplifiers are provided to an A/D(Analog-Digital) conversion block(16). The outputs of the A/D conversion block are connected to a read-out shift register(17). The serial output data converted by the read-out shift register are provided to an output line(19). The test member(18) obtains information on capacitances of data lines(S1,S2).

Description

기판 및 이를 결합한 디스플레이 디바이스{A SUBSTRATE AND A DISPLAY DEVICE INCORPORATING THE SAME}Substrate and Display Device Combining the Same {A SUBSTRATE AND A DISPLAY DEVICE INCORPORATING THE SAME}

본 발명은 예를 들어, 각각의 픽쳐 소자에 다결정실리콘 박막 트랜지스터들(TFTs) 등의 스위칭 소자가 제공되는, AMLCD(Active Matrix Liquid Crystal Display)와 같은 액티브 매트릭스 디스플레이용 기판에 관한 것이다. 보다 구체적으로, 본 발명은 스위칭 소자들이 올바르게 동작하는지의 여부를 결정하기 위해 기판 상에 제공된 테스트 수단을 갖는 기판에 관한 것이다.The present invention relates to a substrate for an active matrix display such as an active matrix liquid crystal display (AMLCD), for example, in which each switching device is provided with a switching device such as polycrystalline silicon thin film transistors (TFTs). More specifically, the present invention relates to a substrate having test means provided on the substrate for determining whether the switching elements operate correctly.

도 1은 통상의 액티브 매트릭스 액정 디스플레이 디바이스를 도시한다. 그 디바이스는 참조번호 1로 도식적으로 나타내고 있는 디스플레이 기판 상에 형성되며, 타이밍 및 제어 신호들을 디스플레이될 이미지 데이터와 함께 수신하기 위한 입력(3)에 접속된 타이밍 및 제어 회로(2)를 포함한다. 그 회로(2)는 적절한 신호들을 디스플레이 소스 구동기(4)의 형태로 데이터 신호 발생기에 그리고 게이트 구동기(5)의 형태로 스캔 신호 발생기에 공급한다.1 illustrates a conventional active matrix liquid crystal display device. The device is formed on a display substrate which is schematically represented by reference numeral 1 and comprises a timing and control circuit 2 connected to an input 3 for receiving timing and control signals together with the image data to be displayed. The circuit 2 supplies appropriate signals to the data signal generator in the form of a display source driver 4 and to the scan signal generator in the form of a gate driver 5.

그 디스플레이 소스 구동기(4)는 6으로 표시된 픽쳐 소자들(픽셀들)의 액티브 매트릭스에 대해 열 데이터 라인들(또는 "소스 라인들")로 작용하는 복수의 열 전극들(S1, S2,...Sm)에 접속되는 복수의 출력들을 갖는다. 그 열 전극들은 액티브매트릭스(6)의 높이를 통해 연장하고 각각은 픽셀들의 각 열의 데이터 입력들에 접속된다. 유사하게, 그 구동기(5)는 그 매트릭스(6)의 폭를 통해 연장하는 행 전극들(G1, G2...Gn)에 접속된 복수의 출력들을 갖는다. 각각의 행 전극은 행 스캔 라인(또는 "게이트 라인")으로서 작용하고, 각 행의 픽셀들의 스캑 입력들에 접속된다.The display source driver 4 comprises a plurality of column electrodes S 1 , S 2 , which act as column data lines (or “source lines”) for the active matrix of picture elements (pixels) indicated by 6. ... have a plurality of outputs connected to S m ). The column electrodes extend through the height of the active matrix 6 and each is connected to the data inputs of each column of pixels. Similarly, the driver 5 has a plurality of outputs connected to the row electrodes G 1 , G 2 ... G n extending through the width of the matrix 6. Each row electrode acts as a row scan line (or “gate line”) and is connected to the scan inputs of the pixels of each row.

픽셀들 중 하나가 7로 보다 상세하게 도시되며, 이는 표준 액티브 매트릭스 액정 타입이다. 픽셀은 예를 들어, 소스가 i번째 열 전극(Si)에 접속되고, 게이트가 j번째 행 전극(Gj)에 접속되는 다결정-실리콘 박막 트랜지스터의 형태의 전자 스위치(8)를 포함한다. 그러므로 그 픽셀은 Pij로 라벨링된다. 그 스위치(8)의 드레인은 액정 픽셀 이미지 발생 소자(9)의 부분을 형성하는 필셀 전극(11)에 접속되고, 또한 병렬 저장 캐패시터(10)에 접속된다. 그 이미지 디스플레이 소자(9)는 픽셀 전극(11), 그 픽셀 전극과 대향하여 배치된 카운터-전극(13), 및 그 픽셀 전극(11)과 카운터-전극(13) 사이에 배치된 액정 층(12)으로 형성된다.One of the pixels is shown in more detail at 7, which is a standard active matrix liquid crystal type. The pixel comprises, for example, an electronic switch 8 in the form of a polycrystalline-silicon thin film transistor whose source is connected to the ith column electrode Si and the gate is connected to the jth row electrode G j . The pixel is therefore labeled P ij . The drain of the switch 8 is connected to the pill cell electrode 11 forming a part of the liquid crystal pixel image generating element 9, and also to the parallel storage capacitor 10. The image display element 9 comprises a pixel electrode 11, a counter-electrode 13 disposed opposite the pixel electrode, and a liquid crystal layer disposed between the pixel electrode 11 and the counter-electrode 13 ( 12) is formed.

행들 및 열들로 대한 기준은 수평 행들 및 수직 열들로 제한되는 것으로 의도된 것이 아니지만, 대신에 이미지 데이터가 한 행씩 입력되는 표준의 잘 공지되어 있는 방식을 언급하는 것이다. 보통 디스플레이에서 픽셀 행들은 수평으로 배치되고 픽셀 열들은 수직으로 배치될지라도, 이는 필수적인 것은 아니며, 그 행들은 예를 들어, 수직으로도 똑같이 잘 배치되고 그 열들은 수평으로도 배치된다.The criteria for rows and columns is not intended to be limited to horizontal rows and vertical columns, but instead refers to the well-known manner of the standard in which image data is input line by line. In a display, although pixel rows are arranged horizontally and pixel columns are arranged vertically, this is not essential, the rows are equally well arranged vertically and the columns are also arranged horizontally.

사용시, 디스플레이용 이미지 데이터는 임의의 적절한 소스에 의해 그 배치의 입력(3)에 공급되고 구동기들(4, 5)의 동작에 따라서 픽셀 액티브 매트릭스(6)에 의해 디스플레이된다. 특정 픽셀에 데이터를 기입하기 위해, "인에이블(enable)" 전압이 그 픽셀의 스위칭 소자에 접속된 행 스캔 라인에 인가되며 - 따라서 그 픽셀(Pij)에 데이터를 기입하기 위해, 그 "인에이블" 전압은 스위칭 소자(8)를 턴 온(ON)하기 위해 행 스캔 라인(Gj)에 인가되어 스위칭 소자(8)의 소스와 드레인 사이에 전기 전도하도록 할 것이다. (그 인에이블 전압을 행 스캔 라인(Gj)에 인가하는 것은 또한 그 행 스캔 라인(Gj)에 접속된 모든 다른 스위칭 소자들을 턴 온할 것이다.) 결과적으로, 그 픽셀 전극 및 저장 캐패시터는 열 전극(Si)에 전기적으로 접속되고 열 전극(Si)에 인가된 전압이 액정 픽셀 이미지 발생 소자(9)의 픽셀 전극(11)에 기입되며, 또한 저장 캐패시터(10)에 기입된다. 이어서 그 인에이블 전압은 행 스캔 라인(Gj)로부터 제거되어, 그 스위칭 소자를 턴 오프(OFF)한다. 이는 열 전극(Si)의 전압의 다음 변화들이 픽셀(Pij)에 저장된 전압에 영향을 미치지 않도록 그 열 전극(Si)로부터 그 픽셀을 전기적으로 차단한다.In use, the image data for display is supplied to the input 3 of that arrangement by any suitable source and displayed by the pixel active matrix 6 in accordance with the operation of the drivers 4, 5. To write data to a particular pixel, an "enable" voltage is applied to a row scan line connected to the switching element of that pixel-thus to write data to that pixel Pij , The " able " voltage will be applied to the row scan line G j to turn on the switching element 8 so as to electrically conduct between the source and the drain of the switching element 8. (Applying that enable voltage to the row scan line G j will also turn on all other switching elements connected to that row scan line G j .) As a result, the pixel electrode and the storage capacitor have a column the voltage applied to the electrodes (S i) is electrically connected to the column electrodes (S i) to be written to the pixel electrode 11 of the liquid crystal pixel image generating device 9, and is also written into the storage capacitor 10. The enable voltage is then removed from the row scan line G j to turn off the switching element. Which is electrically isolated from the pixel that the column electrodes (Si) so as not to affect the voltage stored in the following changes in the voltages of the column electrodes (S i) are pixel (P ij).

일반적으로, 도 1에 도시된 타입의 디스플레이가 한 행씩 리프레쉬(refresh)된다. 픽셀 이미지 데이터에는 각각의 프레임 리프레쉬 사이클의 시작을 나타내는 프레임 동시성 펄스(frame synchronisation pulse)가 이미지 프레임들로서 직렬로 공급된다. 픽셀 이미지 데이터의 행들이 디스플레이 소스 구동기(4)에서의 명령 후에 하나가 입력되고 인에이블 신호가 이미지 데이터가 픽셀들의 적절한 행들에 저장되도록 인에이블하기 위한 적절한 행 스캔 라인에 공급된다. 그러므로, 그 매트릭스(6)의 픽셀 행들은 프레임 리프레쉬 사이클이 완료될 때, 통상 상부 행에서 시작하고 하부 행에서 끝나는 인에이블 신호들을 한번에 한행씩 공급하는 게이트 구동기(5)에 의해 한번에 한 행씩 리플레쉬된다.In general, the display of the type shown in FIG. 1 is refreshed line by line. The pixel image data is supplied in series as image frames with frame synchronization pulses indicating the start of each frame refresh cycle. Rows of pixel image data are input one after the command in the display source driver 4 and an enable signal is supplied to the appropriate row scan line for enabling the image data to be stored in the appropriate rows of pixels. Therefore, the pixel rows of the matrix 6 are refreshed one row at a time by the gate driver 5, which supplies enable signals, typically one row at a time, starting at the top row and ending at the bottom row when the frame refresh cycle is complete. do.

상기로부터 알 수 있는 바와 같이, 액티브 매트릭스 디스플레이 디바이스의 올바른 동작은 소망되는 픽셀 전극과 연관된 열 전극으로부터 픽셀 전극을 단절시키거나 또는 그 열 전극에 픽셀 전극을 접속하기 위해서 올바르게 기능하는 스위칭 소자들에 의존한다. 스위칭 소자가 올바르게 기능하지 않으면, 소망의 방식으로 그 연관된 픽셀을 어드레스할 수 없다. 스위칭 소자의 두가지 최대의 공통의 결함 모드들은 그를 위해 (a) 인에이블 전압이 연관된 행 스캔 라인에 인가되는지 아닌지의 여부에 무관하게 그 픽셀 전극이 그 연관된 열 전극으로부터 영구적으로 단절되도록 영구적으로 개방 회로(open circuit)로 가고 또는 (b) 인에이블 전압이 그 연관된 행 스캔 라인에 인가되는지 아닌지의 여부에 무관하게 그 픽셀 전극이 그 연관된 열에 영구적으로 접속되도록 영구적으로 단락-회로(short-circuit)로 간다. (a)의 경우, 프레쉬 데이터를 그 픽셀에 기입하는 것이 불가능한 반면, (b)의 경우, 그 픽셀에 저장된 데이터는 그 연관된 열 데이터 라인의 전압이 변화할 때마다 변화한다.As can be seen from above, the correct operation of the active matrix display device depends on the switching elements functioning correctly to disconnect the pixel electrode from or connect the pixel electrode to the column electrode associated with the desired pixel electrode. do. If the switching element does not function properly, it is not possible to address the associated pixel in the desired manner. The two largest common fault modes of the switching element are permanently open circuitry so that (a) the pixel electrode is permanently disconnected from its associated column electrode regardless of whether or not the enable voltage is applied to the associated row scan line. (b) permanently short-circuit such that the pixel electrode is permanently connected to its associated column, whether or not the enable voltage is applied to its associated row scan line or not. Goes. In the case of (a), it is impossible to write fresh data to the pixel, whereas in (b) the data stored in that pixel changes each time the voltage of its associated column data line changes.

스위칭 소자들에서의 결함은 액티브 매트릭스 디스플레이 디바이스의 제조동안 발생할 수 있다. 이는 수리 동작이 이루어져야 하거나 심지어는 너무 많은 결함이 존재하는 경우 디스플레이가 폐기되어야 하기 때문에, 디스플레이 디바이스의제조의 초기 단계에서 결함 스위칭 소자들을 검출하는 것이 바람직하다. 전자의 경우 다른 결함 디스플레이들을 수리함으로써 후자의 경우 결점 디스플레이들 상의 추가의 제조 단계들을 제거함으로써 비용 절감이 행해진다.Defects in the switching elements can occur during the manufacture of the active matrix display device. It is desirable to detect faulty switching elements at an early stage of manufacture of the display device, since the display must be discarded if a repair operation has to be made or even if there are too many defects. The cost savings are made by repairing other defective displays in the former case and eliminating additional manufacturing steps on the defect displays in the latter case.

액티브 매트릭스 디스플레이 디바이스의 제조 동안 결함 스위칭 소자들을 검출하는 종래의 방법은 각각의 픽셀들에 고정된 전하를 기입하기 위해 외부 테스팅 장비를 사용하는 것이다. 이러한 전하는 픽셀 저장 캐패시터에 저장되고, 시간의 설정된 주기 후에 다시 판독된다. 다시 판독된 전하의 양을 기입된 것과 비교함으로써, 그 액티브 매트릭스 내의 각 픽셀 스위치의 보전성이 확인될 수 있다. 결함을 검출하는데 사용되는 외부 장비는 사용하기에 비싸고 시간 소모적이며, 디스플레이의 각각의 다른 설계에 대해 재설정되어야 한다. 그러한 종래의 방법의 예가 US-A-5 377 030호에 제공된다.A conventional method of detecting defective switching elements during the manufacture of an active matrix display device is to use external testing equipment to write a fixed charge to each pixel. This charge is stored in the pixel storage capacitor and read back after a set period of time. By comparing the amount of charge read back with that written, the integrity of each pixel switch in its active matrix can be ascertained. External equipment used to detect faults is expensive and time consuming to use and must be reset for each different design of the display. Examples of such conventional methods are provided in US-A-5 377 030.

WO 92/11560호는 테스트 회로가 그 기판 상에 장착되는 액티브 매트릭스 디바이스를 공개한다. 두 테스트 회로들은 각각의 스캐닝 라인 또는 데이터 라인에, 그 라인의 각 단부에 하나씩 접속된다. 동작시, 하나의 테스트 회로가 전압을 그에 접속된 데이터 라인 또는 스캐닝 라인에 인가하며, 스캐닝 라인 또는 데이터 라인의 다른 편에서의 테스트 회로는 라인을 통해 흐르는 전류가 결정될 수 있는 결과의 전압을 측정한다. 특정 라인을 통해 흐르는 전류는 라인이 단락 회로를 갖는지 아니면 그 내에 파손을 갖는지에 관한 표시를 제공한다.WO 92/11560 discloses an active matrix device in which a test circuit is mounted on its substrate. Two test circuits are connected to each scanning line or data line, one at each end of the line. In operation, one test circuit applies a voltage to a data line or a scanning line connected thereto, and the test circuit on the other side of the scanning line or data line measures the resulting voltage at which the current flowing through the line can be determined. . The current flowing through a particular line provides an indication as to whether the line has a short circuit or breakage therein.

US-A-5 774 100호는 테스트 트랜지스터들의 열이 형성된 "테스트 부"가 제공된 액티브 매트릭스 액정 디스플레이를 공개한다. 동작시, 구동기 회로가 스캐닝 라인 또는 데이터 라인에 신호를 공급하며, 그 스캐닝/데이터 라인 상의 결과의 출력 전압 레벨, 및 조정을 위해 그 전압 레벨에 대해 취해진 시간이 결정된다.US-A-5 774 100 discloses an active matrix liquid crystal display provided with a "test section" in which a row of test transistors are formed. In operation, the driver circuit supplies a signal to the scanning line or data line, and the resulting output voltage level on that scanning / data line, and the time taken for that voltage level for adjustment are determined.

US-A-5 576 730호는 액티브 매트릭스 기판을 테스팅하는데 사용되는 단자들이 제공되는 액티브 매트릭스 기판에 관한 것이다. 그러나, 어떠한 테스트 회로도 액티브 매트릭스 기판에 제공되지 않는다. "검사 신호(inspection signal)"가 외부 소스에 의해 제공되며, 그 결과들은 아날로그/디지털 변환기 및 액티브 매트릭스 기판으로부터 분리된 그 기판 외부의 컴퓨터에 의해 판독된다.US-A-5 576 730 relates to an active matrix substrate provided with terminals used for testing the active matrix substrate. However, no test circuit is provided for the active matrix substrate. An "inspection signal" is provided by an external source, and the results are read by a computer external to the substrate separated from the analog / digital converter and the active matrix substrate.

도 1은 통상의 액티브 매트릭스 디스플레이의 개략도.1 is a schematic diagram of a typical active matrix display.

도 2는 본 발명의 실시예에 따른 액티브 매트릭스 기판의 블록 개략도.2 is a block schematic diagram of an active matrix substrate in accordance with an embodiment of the present invention.

도 3a는 도 2의 액티브 매트릭스 기판의 도면.3A is an illustration of the active matrix substrate of FIG.

도 3b는 도 3a의 액티브 매트릭스 기판을 결합한 액정 디스플레이 디바이스의 개략도.3B is a schematic diagram of a liquid crystal display device incorporating the active matrix substrate of FIG. 3A.

도 4는 본 발명의 제1 방법을 설명하는 블록 흐름도.4 is a block flow diagram illustrating a first method of the present invention.

도 5는 본 발명의 제2 방법을 설명하는 블록 흐름도.5 is a block flow diagram illustrating a second method of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1: 디스플레이 기판1: display board

2: 타이밍 및 제어 회로2: timing and control circuit

4: 디스플레이 소스 구동기4: display source driver

5: 디스플레이 게이트 구동기5: display gate driver

6: 액티브 매트릭스6: active matrix

15: 감지 증폭기15: Sense Amplifier

16: 아날로그-디지털 변환 블록16: analog-to-digital conversion block

17: 판독 쉬프트 레지스터17: read shift register

18: 자기-테스팅 회로18: self-testing circuit

본 발명의 제1 양상은, 디스플레이 픽쳐 소자 전극과; 스위칭 소자 - 상기 스위칭 소자는 픽쳐 소자 전극에 접속된 제1 단자, 데이터 라인에 접속된 제2 단자, 및 상기 스위칭 소자를 선택적으로 인에이블하기 위한 인에이블 신호를 수신하여 상기 제2 단자에 상기 제1 단자를 접속하기 위한 제3 단자를 구비함 - ; 상기 스위칭 소자의 동작에 대한 정보를 획득하기 위한 테스트 수단을 포함하며, 상기 테스트 수단은 사용시 상기 스위칭 소자의 두 개의 추정상으로 다른 상태들에 대한 상기 데이터 라인의 캐패시턴스에 대한 정보를 획득한다.A first aspect of the invention provides a display picture element electrode; Switching element-The switching element receives a first terminal connected to a picture element electrode, a second terminal connected to a data line, and an enable signal for selectively enabling the switching element to receive the second terminal at the second terminal. Having a third terminal for connecting one terminal; Test means for obtaining information about the operation of said switching element, said test means obtaining information on the capacitance of said data line for two presumably different states of said switching element in use.

상기 테스트 수단이 기판 상에 집적되기 때문에, 고가의 외부 테스팅 장비가 요구되지 않는다. 그 스위칭 소자들의 올바른 동작은 기판의 제조의 초기 단계에서, 예를 들어 스위칭 소자들이 제조되는 직후에 확인될 수 있다. 스위칭 소자들을 테스트하기 전에 완전한 디바이스로 그 기판을 집적하는 것은 필수적인 것이 아니다.Since the test means are integrated on the substrate, expensive external testing equipment is not required. The correct operation of the switching elements can be confirmed at an early stage of the manufacture of the substrate, for example immediately after the switching elements are manufactured. It is not necessary to integrate the substrate into a complete device before testing the switching elements.

그 기판은 스위칭 소자의 동작에 대한 정보를 획득하기 위해 상기 테스트 수단을 제어하기 위한 제어 수단을 더 포함할 수 있다.The substrate may further comprise control means for controlling the test means to obtain information about the operation of the switching element.

제1 주기에서, 그 제어 수단은 그 스위칭 소자의 제2 단자로의 인에이블 신호의 인가를 억제하고 상기 테스트 수단은 그 데이터 라인의 캐패시턴스의 값에 대한 제2 정보를 획득하고 그 인에이블 신호의 인가가 억제된다.In a first period, the control means inhibits the application of the enable signal to the second terminal of the switching element and the test means obtains second information about the value of the capacitance of the data line and the Application is suppressed.

제2 주기에서, 그 제어 수단은 그 스위칭 수단의 제2 단자로의 인에이블 신호의 인가를 허용하함으로써 상기 테스트 수단은 그 데이터 라인의 캐패시턴스의 값에 대한 제2 정보를 획득하고 그 인에이블 신호는 스위칭 소자의 제2 단자에 인가된다.In a second period, the control means permits the application of an enable signal to the second terminal of the switching means such that the test means obtains second information about the value of the capacitance of the data line and the enable signal. Is applied to the second terminal of the switching element.

상기 테스트 수단은 데이터 라인의 캐패시턴스와 기준 캐패시터의 캐패시턴스 간의 차이를 결정하도록 조절될 수 있다.The test means can be adjusted to determine the difference between the capacitance of the data line and the capacitance of the reference capacitor.

상기 테스트 수단은 감지 증폭기를 포함할 수 있다.The test means may comprise a sense amplifier.

상기 테스트 수단은 데이터 라인의 캐패시턴스에 대한 획득된 정보로부터 그 스위칭 소자의 동작에 대한 정보를 획득하기 위한 분석 수단을 포함할 수 있다.The test means may comprise analysis means for obtaining information on the operation of the switching element from the obtained information on the capacitance of the data line.

상기 분석 수단은 데이터 라인의 캐패시턴스 값에 대한 제1 정보를 데이터 라인의 캐패시턴스 값에 대한 제2 정보와 비교하도록 조절될 수 있다.The analyzing means may be adjusted to compare the first information on the capacitance value of the data line with the second information on the capacitance value of the data line.

상기 분석 수단은 데이터 라인의 캐패시턴스 값에 대한 제1 및/또는 제2 정보를 소정의 임계값과 비교하도록 조절될 수 있다.The analyzing means may be adjusted to compare the first and / or second information about the capacitance value of the data line with a predetermined threshold.

상기 기판은, 행들 및 열들로 배열된 복수의 디스플레이 픽쳐 소자 전극들과; 복수의 데이터 라인들 - 각각의 데이터 라인은 픽쳐 소자 전극들의 각각의 열과 연관됨 - ; 및 복수의 스위칭 소자들 - 각각의 스위칭 소자는 상기 픽쳐 소자 전극들 중 각각의 전극에 접속된 제1 단자, 상기 픽쳐 전극들 중 각각의 전극과 연관된 상기 데이터 라인에 접속된 제2 단자, 및 상기 스위칭 소자를 선택적으로 인에이블하기 위한 인에이블 신호를 수신하여 상기 제1 단자를 상기 제2 단자에 접속하기 위한 제3 단자를 구비함 - 을 포함하고, 상기 제어 수단은 사용시 상기 스위칭 소자들 각각의 동작에 대한 정보를 획득하기 위해 상기 테스트 수단을 제어하도록 조절될 수 있다.The substrate includes a plurality of display picture element electrodes arranged in rows and columns; A plurality of data lines, each data line associated with a respective column of picture element electrodes; And a plurality of switching elements, each switching element having a first terminal connected to a respective one of the picture element electrodes, a second terminal connected to the data line associated with a respective one of the picture electrodes, and And a third terminal for receiving an enable signal for selectively enabling a switching element and for connecting said first terminal to said second terminal, said control means being in use each of said switching elements. It can be adjusted to control the test means to obtain information about the operation.

본 발명은 또한 앞서 정의된 바와 같은 기판 및 상기 테스트 수단으로부터 출력을 수신하고 상기 테스트 수단으로부터의 출력으로부터 상기 또는 각각의 스위칭 소자에 대한 정보를 획득하기 위한 분석 수단을 포함하는 조합물을 제공한다. 상기 테스트 수단으로부터의 출력은 그 기판으로부터 분리된 분석 수단으로 통과되므로, 분석 수단이 그 기판 상에 집적될 필요는 없다.The invention also provides a combination comprising a substrate as defined above and analysis means for receiving output from said test means and obtaining information on said or each switching element from the output from said test means. Since the output from the test means is passed to an analysis means separate from the substrate, the analysis means need not be integrated on the substrate.

본 발명의 제2 양상이 본 발명의 제1 양상에 정의된 바와 같은 기판을 포함하는 디스플레이 디바이스를 제공한다.A second aspect of the invention provides a display device comprising a substrate as defined in the first aspect of the invention.

그 디스플레이 디바이스는, 본 발명의 제1 양상에 정의된 기판과; 상기 기판에 대향하여 배치된 카운터 기판과; 상기 기판과 상기 카운터 기판 사이에 배치된 액정 재료(material)를 포함할 수 있다.The display device includes a substrate defined in the first aspect of the present invention; A counter substrate disposed opposite the substrate; And a liquid crystal material disposed between the substrate and the counter substrate.

본 발명의 제3 양상이 기판의 스위칭 소자를 테스트하기 위한 방법을 제공하는데, 여기서 상기 스위칭 소자는 픽쳐 소자 전극에 접속된 제1 단자와, 데이터 라인에 접속된 제2 단자와, 그 스위칭 소자를 선택적으로 인에이블하기 위한 인에이블 신호를 수신하여 상기 제1 단자를 상기 제2 단자에 접속하기 위한 제3 단자를 구비하며, 상기 스위칭 소자를 테스트하는 방법은 상기 스위칭 소자의 두 개의 측정상 상이한 상태들에 대한 데이터 라인의 캐패시턴스에 대한 정보를 획득하는 단계를 포함한다.A third aspect of the invention provides a method for testing a switching element of a substrate, wherein the switching element comprises a first terminal connected to a picture element electrode, a second terminal connected to a data line, and the switching element. And a third terminal for receiving an enable signal for selectively enabling the third terminal to connect the first terminal to the second terminal, wherein the method of testing the switching element is a state in which two measurements of the switching element are different. Acquiring information about the capacitance of the data line for each of the two data lines.

본 발명의 테스팅 방법의 원리는, 그 스위칭 소자에 인에이블 신호를 인가하는 것에 의해, 스위칭 소자가 올바르게 동작하는 경우, 그 열 전극(데이터 라인)의 캐패시턴스를 변경해야 한다는 것이다. 열 전극에 접속된 모든 스위칭 소자들이 개방되는 경우, 그 열 전극의 캐패시턴스의 측정은 단지 그 열 전극의 캐패시턴스만을 측정할 것이다. 그러나, 그 열 전극과 연관된 픽셀의 스위칭 소자가 닫혀지는 경우, 그 열 전극의 캐패시턴스의 측정은 그 열 전극의 캐패시턴스를 측정할뿐만 아니라 픽셀 캐패시턴스(즉, 저장 캐패시터 및 픽셀 전극의 캐패시턴스)도 측정할 것이다. 그러므로 열 전극의 캐패시턴스를 측정하는 것은 예를 들어, 액티브 매트릭스 기판의 스위칭 소자가 올바르게 동작하는지를 확인하는 신속하고 단순한 방법을 제공한다.The principle of the testing method of the present invention is that by applying the enable signal to the switching element, when the switching element operates correctly, the capacitance of the column electrode (data line) must be changed. When all switching elements connected to a column electrode are opened, the measurement of the capacitance of that column electrode will only measure the capacitance of that column electrode. However, when the switching element of a pixel associated with that column electrode is closed, the measurement of the capacitance of that column electrode not only measures the capacitance of that column electrode, but also the pixel capacitance (ie, the capacitance of the storage capacitor and the pixel electrode). will be. Therefore, measuring the capacitance of the column electrode provides a quick and simple way to check, for example, that the switching element of the active matrix substrate is operating correctly.

그 방법은 어떠한 인에이블 전압도 그 스위칭 소자의 제2 단자에 인가되지 않는 경우, 그 데이터 라인의 캐패시턴스 값에 대한 제1 정보를 획득하는 단계를 더 포함할 수 있다.The method may further comprise acquiring first information about the capacitance value of the data line when no enable voltage is applied to the second terminal of the switching element.

본 방법은 인에이블 전압이 그 스위칭 소자의 제2 단자에 인가되는 경우, 그 데이터 라인의 캐패시턴스 값에 대한 제2 정보를 획득하는 단계를 더 포함할 수 있다.The method may further comprise obtaining second information about the capacitance value of the data line when the enable voltage is applied to the second terminal of the switching element.

본 방법은 그 데이터 라인의 캐패시턴스 값에 대한 제1 정보를 데이터 라인의 캐패시턴스 값에 대한 제2 정보와 비교하는 단계를 더 포함할 수 있다.The method may further comprise comparing the first information for the capacitance value of the data line with the second information for the capacitance value of the data line.

본 방법은 그 데이터 라인의 캐패시턴스 값에 대한 제1 및/또는 제2 정보를 사전 결정된 임계값과 비교하는 단계를 더 포함할 수 있다.The method may further comprise comparing the first and / or second information about the capacitance value of the data line with a predetermined threshold.

본 방법은 그 데이터 라인의 캐패시턴스 값에 대한 제1 정보가 데이터 라인의 캐패시턴스 값에 대한 제2 정보와 실질적으로 유사하다면, 상기 데이터 라인의 캐패시턴스 값에 대한 제1 및 제2 정보를 사전 결정된 임계값과 비교하는 단계를 더 포함할 수 있다.The method may determine the first and second information for the capacitance value of the data line if the first information for the capacitance value of the data line is substantially similar to the second information for the capacitance value of the data line. The method may further include comparing with.

본 방법은 데이터 라인의 캐패시턴스 값에 대한 정보로서, 상기 데이터 라인의 캐패시턴스와 기준 캐패시터의 캐패시턴스 간의 차이를 결정하는 단계를 더 포함할 수 있다.The method may further include determining a difference between the capacitance of the data line and the capacitance of the reference capacitor as information on the capacitance value of the data line.

본 방법은 상기 데이터 라인의 캐패시턴스와 상기 기준 캐패시터의 캐패시턴스 간의 차이에 비례하는 크기를 갖는 전압을 발생시키는 단계를 더 포함할 수 있다.The method may further comprise generating a voltage having a magnitude proportional to the difference between the capacitance of the data line and the capacitance of the reference capacitor.

본 발명의 제4 양상은 액티브 매트릭스 기판을 테스트하는 방법을 제공하고, 상기 액티브 매트릭스 기판은, 행들 및 열들로 배열된 복수의 디스플레이 픽쳐 소자 전극들과; 복수의 데이터 라인들 - 각각의 데이터 라인이 픽쳐 소자 전극들의 각각의 열과 연관됨 - ; 및 복수의 스위칭 소자들 - 각각의 스위칭 소자는 상기 픽쳐 소자 전극들 각각에 접속된 제1 단자, 상기 픽쳐 소자 전극들 각각과 연관된 상기 데이터 라인에 접속된 제2 단자, 및 상기 스위칭 소자를 선택적으로 인에이블하기 위한 인에이블 신호를 수신하여 상기 제1 단자를 상기 제2 단자에 접속하기 위한 제3 단자를 구비함 - 을 포함하고, 상기 방법은 어떤 인에이블 신호도 상기 스위칭 소자들 중 어느 것에도 인가되지 않는 경우 각각의 데이터 라인의 각각의 캐패시턴스에 대한 제1 정보를 획득하는 단계와; 선택된 제1 행 내의 각각의 스위칭 소자에 인에이블 신호를 인가하는 반면 다른 행들 내의 스위칭 소자들에 인에이블 신호를 인가하지 않는 단계와; 상기 인에이블 신호가 상기 선택된 제1 행 내의 상기 스위칭 소자들에 인가되는 경우 각각의 데이터 라인의 각각의 캐패시턴스에 대한 제2 정보를 획득하는 단계와; 각각의 데이터 라인의 상기 각각의 캐패시턴스에 대한 상기 제1 및 제2 정보로부터 상기 선택된 제1 행 내의 상기 스위칭 소자들에 대한 정보를 획득하는 단계를 포함한다.A fourth aspect of the invention provides a method for testing an active matrix substrate, the active matrix substrate comprising: a plurality of display picture element electrodes arranged in rows and columns; A plurality of data lines, each data line associated with a respective column of picture element electrodes; And a plurality of switching elements, each switching element selectively selecting a first terminal connected to each of the picture element electrodes, a second terminal connected to the data line associated with each of the picture element electrodes, and the switching element. And a third terminal for receiving an enable signal for enabling and connecting the first terminal to the second terminal, wherein the method does not enable any enable signal to any of the switching elements. Acquiring first information for each capacitance of each data line if not applied; Applying an enable signal to each switching element in the selected first row while not applying the enable signal to the switching elements in the other rows; Acquiring second information for each capacitance of each data line when the enable signal is applied to the switching elements in the selected first row; Obtaining information about the switching elements in the selected first row from the first and second information for the respective capacitance of each data line.

본 발명은, 인에이블 신호를 선택된 제2 행 내의 각각의 스위칭 소자에 인가하는 반면 인에이블 신호를 다른 행들 내의 스위칭 소자들에 인가하지 않는 단계와; 상기 인에이블 신호가 상기 선택된 제2 행 내의 스위칭 소자들에 인가되는 경우 각각의 데이터 라인의 각각의 캐패시턴스에 대한 제3 정보를 획득하는 단계와; 각각의 데이터 라인의 각각의 캐패시턴스에 대한 상기 제1 및 제3 정보로부터 상기 선택된 제2 행 내의 스위칭 소자들에 대한 정보를 획득하는 단계를 더 포함할 수 있다.The present invention includes applying an enable signal to each switching element in a selected second row while not applying the enable signal to switching elements in other rows; Acquiring third information for each capacitance of each data line when the enable signal is applied to the switching elements in the selected second row; And obtaining information about switching elements in the selected second row from the first and third information for each capacitance of each data line.

대안으로, 본 발명은 어떤 인에이블 신호도 상기 스위칭 소자들 중 임의의 스위칭 소자에 인가되는 경우 각각의 데이터 라인의 각각의 캐패시턴스에 대한 제3정보를 획득하는 단계와; 선택된 제2 행 내의 각각의 스위칭 소자에 인에이블 신호를 인가하는 반면 다른 행들 내의 스위칭 소자들에는 인에이블 신호를 인가하지 않는 단계와; 상기 인에이블 신호가 상기 선택된 제2 행 내의 스위칭 소자들에 인가되는 경우 각각의 데이터 라인의 각각의 캐패시턴스에 대한 제3 및 제4 정보로부터 상기 선택된 제2 행 내의 스위칭 소자들에 대한 정보를 획득하는 단계를 더 포함할 수 있다.Alternatively, the present invention includes the steps of: obtaining third information for each capacitance of each data line when any enable signal is applied to any of the switching elements; Applying an enable signal to each switching element in the selected second row while not applying the enable signal to the switching elements in the other rows; When the enable signal is applied to the switching elements in the selected second row, obtaining information about the switching elements in the selected second row from the third and fourth information for each capacitance of each data line; It may further comprise a step.

본 발명은 첨부 도면들을 참조하여, 예시적으로 더 기재될 것이다.The invention will be further described by way of example with reference to the accompanying drawings.

같은 참조 번호들은 전체 도면들을 통해 같은 구성요소들을 나타낸다.Like reference numerals refer to like elements throughout.

<실시예><Example>

본 발명은 특히 픽쳐 소자 전극들의 매트릭스를 포함하는 액티브 매트릭스 기판을 참조하여 기재될 것이지만 본 발명은 원칙적으로 이에 제한되지 않는다.The invention will be described in particular with reference to an active matrix substrate comprising a matrix of picture element electrodes, but the invention is in principle not limited thereto.

도 2는 본 발명의 실시예에 따른 액티브 매트릭스 기판(14)의 블록 개략도이다. 그 액티브 매트릭스 기판(14)은 기판(1) 상에 형성된 픽쳐 소자 전극들의 소스 구동기(4), 게이트 구동기(5), 및 액티브 매트릭스(6)를 포함한다. 각각의 픽쳐 소자 전극은 연관된 스위칭 소자에 의해 제어된다. 그 기판이 완전 디스플레이 디바이스 내에 통합되는 경우, 각각의 픽쳐 소자 전극은 디바이스의 픽셀(픽쳐 소자)에 대응할 것이다.2 is a block schematic diagram of an active matrix substrate 14 according to an embodiment of the present invention. The active matrix substrate 14 includes a source driver 4, a gate driver 5, and an active matrix 6 of picture element electrodes formed on the substrate 1. Each picture element electrode is controlled by an associated switching element. If the substrate is integrated into a fully display device, each picture element electrode will correspond to a pixel (picture element) of the device.

도 2의 그 액티브 매트릭스 기판(14)은 액티브 매트릭스(6)의 스위칭 소자들이 올바르게 동작하는지를 테스트하기 위한 테스트 수단(18)을 더 포함한다. 그 테스트 수단(18)은 기판(1) 상에 제공되고 예를 들어 기판(1) 상에 집적된 회로들을포함할 수 있다.The active matrix substrate 14 of FIG. 2 further comprises test means 18 for testing whether the switching elements of the active matrix 6 operate correctly. The test means 18 may comprise circuits provided on the substrate 1 and for example integrated on the substrate 1.

도 3a는 보다 상세하게 도 2의 액티브 매트릭스 기판(14)의 구성요소들을 도시한다. 그 액티브 매트릭스 기판(14)의 구성요소들은 1로 표시된 기판 상에 형성되고, 타이밍 및 제어 신호들을 수신하기 위한(그리고 또한 일단 그 액티브 매트릭스 기판(14)이 완전한 디스플레이 디바이스에 통합되면 디스플레이될 이미지 데이터를 수신하기 위한) 입력(3)에 접속된 타이밍 및 제어 회로(2)를 포함한다. 그 타이밍 및 제어 회로(2)는 소스 구동기(4)의 형태로 데이터 신호 발생기에 그리고 게이트 구동기(5)의 형태로 스캔 신호 발생기에 적절한 신호들을 공급한다. 그 디스플레이 소스 구동기(4) 및 스캔 구동기(5)는 표준 또는 종래의 타입과 같은 임의의 적절한 타입이 될 수 있으며, 더 기재되지 않을 것이다. 그 디스플레이 소스 구동기(4)는 6으로 표시된 픽쳐 소자들(픽셀들)의 매트릭스에 대해 열 데이터 라인들로 작용하는 복수의 열 전극들(S1, S2...Sm)에 접속가능한 복수의 출력들을 갖는다. 그 타이밍 및 제어 회로(2)는 그 디스플레이 소스 구동기(4)의 출력들이 데이터 라인들에 전기적으로 접속되는지 아니면 데이터 라인들로부터 단절되는지를 제어한다. 그 디스플레이 소스 구동기는 예를 들어, 그 디스플레이 소스 구동기(4)가 제어 회로(2)에 의해 인에이블되는 경우, 그 데이터 라인들에 단지 접속될 수 있다. 그 데이터 라인들은 액티브 매트릭스(6)의 전체 높이를 통해 연장하고, 각각의 데이터 라인은 각각의 픽셀들의 열의 데이터 입력들에 접속된다. 유사하게, 그 게이트 구동기(5)는 매트릭스(6)의 전체 폭을 통해 연장하는 행 전극들(G1, G2,...Gn)에 접속된 복수의 출력들을 갖는다. 각각의 행 전극은 행 스캔 라인으로서 동작하고 각각의 행의 픽셀들의 스캔 입력들에 접속된다.FIG. 3A illustrates the components of the active matrix substrate 14 of FIG. 2 in more detail. The components of the active matrix substrate 14 are formed on the substrate labeled 1 and are to be displayed for receiving timing and control signals (and also once the active matrix substrate 14 is integrated into a complete display device). And a timing and control circuit 2 connected to the input 3). The timing and control circuit 2 supplies the appropriate signals to the data signal generator in the form of a source driver 4 and to the scan signal generator in the form of a gate driver 5. The display source driver 4 and the scan driver 5 may be of any suitable type, such as standard or conventional types, and will not be described further. The display source driver 4 is connected to a plurality of column electrodes S 1 , S 2 ... S m which act as column data lines for the matrix of picture elements (pixels) indicated by 6. Has the outputs of The timing and control circuit 2 controls whether the outputs of the display source driver 4 are electrically connected to or disconnected from the data lines. The display source driver can only be connected to its data lines, for example when the display source driver 4 is enabled by the control circuit 2. The data lines extend through the entire height of the active matrix 6 and each data line is connected to the data inputs of a column of respective pixels. Similarly, the gate driver 5 has a plurality of outputs connected to the row electrodes G 1 , G 2 ,... G n extending through the entire width of the matrix 6. Each row electrode acts as a row scan line and is connected to the scan inputs of the pixels of each row.

픽셀들 중 하나는 7로 보다 상세하게 도시된다. 도 3a의 픽셀(7)이 도 1의 픽셀(7)에 일반적으로 대응하는 것이 도시될 것이며, 그 기재는 여기서 반복되지 않을 것이다. 그러나, 도 3a가 완전한 디스플레이 디바이스보다는 차라리 액티브 매트릭스 기판(14)을 도시하기 때문에, 도 1의 액정 층(12) 및 카운터 전극(13)은 존재하지 않으며 그래서 도 3a에는 도시되지 않음을 유의해야 한다.One of the pixels is shown in more detail at 7. It will be shown that the pixel 7 of FIG. 3A generally corresponds to the pixel 7 of FIG. 1, and the description will not be repeated here. However, it should be noted that since FIG. 3A shows the active matrix substrate 14 rather than a complete display device, the liquid crystal layer 12 and the counter electrode 13 of FIG. 1 do not exist and so are not shown in FIG. 3A. .

도 3a의 실시예에서, 그 테스트 수단(18)은 픽셀들의 매트릭스(6)의 하부 에지를 따라 배치된다. 그 테스트 수단(18)은 입력들이 열 전극들의 각각에 접속되는 복수의 감지 증폭기들(15)을 포함한다. 그 감지 증폭기들은 타이밍 및 제어 회로(2)로부터의 제어 신호에 의해 제어, 예를 들어, 인에이블된다. 그 감지 증폭기들의 출력들은 아날로그-디지털 변환 블록(16)에 공급되고, 이는 감지 증폭기들(15)에 의해 감지된 아날로그 값들을 병렬 디지털 출력들로 변환한다. 그 변환 블록(16)의 출력들은 판독 시프트 레지스터(read-out shift register)(17)에 접속되고, 이는 변환 블록(16)으로부터의 병렬 출력 데이터를 직렬 출력 데이터로 변환하고 이를 출력 라인(19)에 공급한다.In the embodiment of FIG. 3A, the test means 18 is arranged along the lower edge of the matrix 6 of pixels. The test means 18 comprises a plurality of sense amplifiers 15 whose inputs are connected to each of the column electrodes. The sense amplifiers are controlled, eg enabled, by a control signal from the timing and control circuit 2. The outputs of the sense amplifiers are fed to an analog-to-digital conversion block 16, which converts the analog values sensed by the sense amplifiers 15 into parallel digital outputs. The outputs of the conversion block 16 are connected to a read-out shift register 17, which converts the parallel output data from the conversion block 16 into serial output data and outputs it to the output line 19. To feed.

그 테스트 수단(18)은 데이터 라인들(S1, S2...Sm)의 캐패시턴스에 대한 정보를 획득할 수 있다. 그 스위칭 소자들(8)이 올바르게 동작하는지에 관한 정보는 데이터 라인들의 측정된 캐패시턴스로부터 얻어질 수 있다. 특히 바람직한 실시예에서, 스위칭 소자들의 동작에 대한 정보는 그 데이터 라인의 캐패시턴스의 두가지 측정들을 행함으로써 획득될 수 있으며, 그 두가지 측정들이 이루어지는 경우, 그 데이터 라인에 접속된 스위칭 소자가 두가지 추정상으로 상이한 상태들로 된다.The test means 18 can obtain information about the capacitance of the data lines S 1 , S 2 ... S m . Information as to whether the switching elements 8 operate correctly can be obtained from the measured capacitance of the data lines. In a particularly preferred embodiment, the information about the operation of the switching elements can be obtained by making two measurements of the capacitance of the data line, and when these two measurements are made, the switching element connected to the data line is estimated in two presumptions. Are in different states.

그 테스트 방법의 원리는 이제 데이터 라인(Si) 및 행 전극(Gj)과 연관된 픽셀(Pij)를 참조하여 이하에 설명될 것이다.The principle of the test method will now be described below with reference to the pixel Pij associated with the data line Si and the row electrode G j .

초기에, 그 타이밍 및 제어 회로는 그 감지 증폭기(15)가 그 데이터 라인(Si)의 캐패시턴스의 측정을 할 수 있도록 제1 주기에서 그 감지 증폭기(15)를 인에이블한다. 이러한 제1 주기동안, 그 타이밍 및 제어 회로는 그 데이터 라인(Si)이 디스플레이 소스 구동기(4)로부터 전기적으로 단절되도록 보장한다. 그 타이밍 및 제어 회로(2)는 또한 그 게이트 구동기(5)가 행 스캔 라인(Gj)에 인에이블 전압을 인가하는 것을 억제한다. 실제로, 그 타이밍 및 제어 회로(2)는 그 게이트 구동기(5)가 행 스캔 라인들(Gj)의 어느 것에 인에이블 전압을 인가하는 것을 억제한다. 그러므로, 제1 주기 동안의 캐패시턴스의 측정은 그 데이터 라인(Si)이 i번째 픽셀 열의 모든 픽셀의 저장 캐패시턴스(10) 및 픽셀 전극(11)으로부터 측정상 단절되도록 추정상으로 개방 회로가 되는 i번째 열 데이터 라인에 접속된 모든 스위칭 소자(8)로 이루어진다 - 즉, 그 스위칭 소자는 그것이 올바르게 동작한다면 개방 회로가 될 것이다. 그 데이터 라인(Si)은 또한 디스플레이 소스 구동기(4)로부터 단절된다. 결과적으로, 제1 주기에서 측정된 캐패시턴스는, 그 데이터 라인에 접속된스위칭 소자들이 올바르게 동작한다면, 그 데이터 라인(Si)의 고유의 캐패시턴스가 되어야 한다.Initially, its timing and control circuitry that enables the sense amplifier 15 that the data line sense amplifier 15 in the first cycle to the measurement of the capacitance of the (S i). During this first cycle, the timing and control circuit ensures that electrically disconnected from the data line (S i), the display source driver 4. The timing and control circuit 2 also suppresses the gate driver 5 from applying the enable voltage to the row scan line G j . In practice, the timing and control circuit 2 inhibits the gate driver 5 from applying the enable voltage to any of the row scan lines G j . Therefore, the measurement of the capacitance during the first period is i , which is estimated to be an open circuit, so that the data line Si is disconnected from the storage capacitance 10 and pixel electrode 11 of all pixels of the i-th pixel column in measurement. Consisting of all switching elements 8 connected to the first column data line-that is, the switching element will be an open circuit if it works correctly. The data line (S i) is also disconnected from the display source driver 4. Consequently, if the capacitance measured in the first cycle, the switching devices are operating correctly connected to the data line, to be an intrinsic capacitance of the data line (S i).

제2 주기에서, 그 타이밍 및 제어 회로들은 행 스캔 라인(Gj)에 인에이블 전압을 인가하는 반면 그 인에이블 전압을 임의의 다른 행 스캔 라인에 인가하지 않도록 그 게이트 구동기(5)에 지시한다. 그 타이밍 및 제어 회로는 소스 라인(Si)으로부터 단절된 디스플레이 소스 구동기(4)를 계속 유지하며, 또한 그 감지 증폭기(15)가 그 소스 라인(Si)의 캐패시턴스를 측정하도록 계속 인에이블한다. 픽셀(Pij)의 스위칭 소자가 이제 그 소스 라인(Si)이 픽셀(Pij)에 추정상으로 접속되도록 추정상으로 닫히기 때문에, - 즉, 픽셀(Pij)의 스위칭 소자는 그것이 올바르게 동작한다면 닫힐 것이다 - 제2 주기에서 측정된 캐패시턴스는 픽셀(Pij)의 캐패시턴스와 그 소스 라인(Si)의 고유의 캐패시턴스의 합이 되어야 한다. 그 픽셀 캐패시턴스에 대한 우세한 기여(contribution)는 저장 캐패시턴스가 될 것이다. 그러므로, 그 스위칭 소자가 예를 들어, 그 저장 캐패시턴스(10)가 제조된 후에 그 제조 공정들에서의 한 시점에서 테스트되는 경우, 그 제2 주기에서 측정된 캐패시턴스는 그 저장 캐패시턴스(10)와 그 소스 라인(Si)의 고유의 캐패시턴스의 합이 되어야 한다.In the second period, the timing and control circuits instruct the gate driver 5 to apply the enable voltage to the row scan line Gj while not applying the enable voltage to any other row scan line. The timing and control circuit is to keep the display source driver 4 is disconnected from the source line (S i), and also in continuing the sense amplifier 15 to measure the capacitance of the source line (S i) enable. Since the pixel (P ij) the switching elements are now the source line (S i) is closed onto the estimate so that the connection with the estimation to a pixel (P ij) in, - that a switching element of a pixel (P ij) that it is operating correctly, If it is, the capacitance measured in the second period should be the sum of the capacitance of the pixel Pi j and the inherent capacitance of its source line Si. The predominant contribution to that pixel capacitance will be the storage capacitance. Therefore, if the switching element is tested at one point in the manufacturing processes, for example, after its storage capacitance 10 has been manufactured, the capacitance measured in the second period is determined by the storage capacitance 10 and its to be the sum of the intrinsic capacitance of the source line (S i).

그 픽셀의 스위칭 소자의 동작에 대한 정보가 제1 주기에서 획득된 캐패시턴스와 제2 주기에서 측정된 캐패시턴스를 비교함으로써 획득될 수 있다. 제2 주기에서 측정된 그 캐패시턴스가 데이터 라인(Si)의 고유의 캐패시턴스뿐만 아니라 저장 캐패시턴스도 포함해야 하기 때문에, 그 제2 주기에서 측정된 캐패시턴스는 제1 주기에서 측정된 캐패시턴스보다 커야 한다. 그러므로, 그 비교가 제2 주기에서 측정된 캐패시턴스가 실제로 제1 주기에서 측정된 캐패시턴스보다 크다는 것을 보여주면, 이는 그 스위칭 소자가 올바르게 동작하고 있음을 제시한다. 그러나, 그 비교가 제1 주기에서 측정된 캐패시턴스가 제2 주기에서 측정된 캐패시턴스와 대략적으로 동일하다는 것을 보여주면, 이는 그 스위칭 소자가 결함이 있음을 나타낸다. 이는 그 스위칭 소자가 (두 측정들이 단지 데이터 라인(Si)의 고유의 캐패시턴스의 측정들이 되도록) 영구적으로 개방 회로임을 나타내거나, 또는 그 스위칭 소자가 (제1 주기에서의 측정이 데이터 라인(Si)의 캐패시턴스에 추가하여 저장 캐패시터(10)의 전체 캐패시턴스의 측정이 되도록) 영구적으로 닫혀짐을 나타낸다. 이러한 두가지 결함 상황들은 제1 및 제2 주기들에서 측정된 캐패시턴스들과 사전 결정된 임계값과 비교함으로써 서로로부터 구별될 수 있다. 그 임계값은 데이터 라인(Si)의 예상되는 캐패시턴스보다 큰 레벨로 설정되지만, 이는 저장 캐패시터(10)의 캐패시턴스보다 낮다. 그러므로, 제1 주기에서 측정된 캐패시턴스가 제2 주기에서 측정된 캐패시턴스와 실질적으로 동일하고, 사전 결정된 임계값보다 낮으면, 이는 그 스위칭 소자가 영구적으로 개방이 되도록 캐패시턴스의 어느 측정도 그 저장 캐패시터를 포함하지 않음을 나타낸다. 역으로, 제1 주기에서 측정된 캐패시턴스가 제2 주기에서 측정된 캐패시턴스와 실질적으로 동일하고 둘 모두 임계값보다 크면,이는 그 스위칭 소자가 영구적으로 닫히도록 - 캐패시턴스의 둘 모두의 측정들이 그 저장 캐패시터를 포함함을 나타낸다.Information about the operation of the switching element of that pixel can be obtained by comparing the capacitance obtained in the first period with the capacitance measured in the second period. Since the capacitance measured in the second period to be stored including the capacitance as well as the capacitance inherent of the data line (S i), the capacitance measured in the second period is greater than the measured capacitance at the first cycle. Therefore, if the comparison shows that the capacitance measured in the second period is actually greater than the capacitance measured in the first period, this suggests that the switching element is operating correctly. However, if the comparison shows that the capacitance measured in the first period is approximately the same as the capacitance measured in the second period, this indicates that the switching element is defective. Which the switching element (two measurements only the data line (S such that they measure the inherent capacitance of the i)), or indicate that the permanently open circuit, or that the switching device is (a data line measured at the first cycle (S i ), in addition to the capacitance of i ), so that it is permanently closed (to be a measure of the total capacitance of the storage capacitor 10). These two fault conditions can be distinguished from each other by comparing the capacitances measured in the first and second periods with a predetermined threshold. The threshold is set at a level greater than the expected capacitance of the data line Si, but it is lower than the capacitance of the storage capacitor 10. Therefore, if the capacitance measured in the first period is substantially the same as the capacitance measured in the second period, and lower than a predetermined threshold, then either measurement of the capacitance will cause the switching capacitor to open permanently. It does not contain. Conversely, if the capacitance measured in the first period is substantially the same as the capacitance measured in the second period and both are greater than the threshold, this means that the switching element is permanently closed-the measurements of both capacitances of the storage capacitor It includes.

그러므로 이러한 방식의 캐패시턴스의 측정은 스위칭 소자가 올바르게 동작하고 잇는지를 결정하기 위한 간단한 기술을 제공한다. 더구나, 이는 스위칭 소자가 올바르게 동작하는지에 관한 정보를 제공할 뿐만 아니라 스위칭 소자가 결함임이 발견되는지의 결함 성질에 관한 정보도 제공한다.Therefore, the measurement of capacitance in this manner provides a simple technique for determining whether the switching element is operating correctly. Moreover, it not only provides information on whether the switching element works correctly but also provides information on the defect nature of whether the switching element is found to be defective.

본 발명의 테스트 기술은 그 기판의 측정동안 액티브 매트릭스 기판 상에서 수행될 수 있다. 그 방법은 존재해야할 액정 층을 요구하지 않으며, 그래서 그 기판은 완전 디스플레이 디바이스에 통합되기 전에 테스트될 수 있다. 본 발명의 테스트 방법은 그 스위칭 소자들 및 저장 캐패시터들이 그 기판 상에서 제조된 후에 액티브 매트릭스 기판의 제조시의 임의의 단계에서 수행될 수 있다. 그러므로, 결함들은 제조 공정의 비교적 초기 단계에서 검출될 수 있으며 - 이는 결함이 수리되도록 하고, 또는 대안으로, 기판이 너무 많은 결함 스위칭 소자들이 존재한다면 폐기하도록 한다.The test technique of the present invention can be performed on an active matrix substrate during the measurement of the substrate. The method does not require a liquid crystal layer to be present, so the substrate can be tested before integrating into a fully display device. The test method of the present invention may be performed at any stage in the manufacture of an active matrix substrate after its switching elements and storage capacitors have been fabricated on the substrate. Therefore, defects can be detected at a relatively early stage of the manufacturing process-which allows the defect to be repaired, or alternatively, the substrate discards if too many defect switching elements are present.

본 발명의 테스팅 방법은 액티브 매트릭스 기판 외부에 중요 장비를 요구하지 않는다. 단지 요구되는 외부 장비는 시프트 레지스터(17)로부터 출력을 수신하고 "합격/불합격(pass/fail)" 표시 또는 임의의 결함 스위칭 소자들의 위치와 같은 유용한 출력을 제공하기 위해 시프트 레지스터로부터의 출력을 변환하기 위한 수단(도 3a에 44로 표시됨)이다. (이것이 현재 채택될 기판의 영역 때문에 외부 수단을 이용하는 것보다 덜 효율적일지라도, 원칙적으로 "합격/불합격" 표시 또는 임의의 결함 스위칭 소자들의 위치를 시프트 레지스터(17)의 출력으로부터 발생시키기 위한 수단은 그 기판 상에 집적될 수 있다.)The testing method of the present invention does not require critical equipment outside the active matrix substrate. Only required external equipment receives the output from the shift register 17 and converts the output from the shift register to provide a useful output such as a "pass / fail" indication or the location of any defective switching elements. Means (indicated by 44 in FIG. 3A). (Although this is less efficient than using external means due to the area of the substrate to be currently employed, the means for generating a "pass / fail" indication or the position of any defective switching elements from the output of the shift register 17 is in principle Can be integrated onto the substrate.)

원칙적으로, 아날로그-디지털 변환 블록(16) 및 시프트 레지스터(17)은 액티브 매트릭스 기판(14) 상에 집적되는 것보다는 차라리 외부 테스팅 장비에 통합될 수 있다. 이는 외부 테스팅 장비와 픽셀 매트릭스 내에 열들이 있는 패널(panel) 간의 많은 특별 접속들을 요구하는 불이익을 가질지라도, 액티브 매트릭스 기판 상의 테스팅 장비에 의해 채택된 공간을 감소시킬 것이다.In principle, the analog-to-digital conversion block 16 and the shift register 17 can be integrated into external testing equipment rather than integrated on the active matrix substrate 14. This will reduce the space taken up by the testing equipment on the active matrix substrate, even though it has the disadvantage of requiring many special connections between the external testing equipment and a panel with columns in the pixel matrix.

상기 기재는 제1 및 제2 주기들에서 소스 라인의 캐패시턴스를 측정하는 감지 증폭기를 지칭한다. 이것이 원칙적으로는 행해질 수 있지만, 바람직한 실시예에서, 그 감지 증폭기는 소스 라인의 캐패시턴스와 액티브 매트릭스 기판 상에 집적된 기준 캐패시터의 캐패시턴스 간의 차이를 측정한다. 본 실시예에서, 그 감지 증폭기는 기준 캐패시터의 캐패시턴스와 소스 라인의 캐패시턴스 간의 차이에 비례하는 전압 신호를 출력한다. 아날로그-디지털 변환 블록은 이러한 전압 신호에 비례하는 바이너리 워드를 생성한다. 그 기준 캐패시터는 소스 라인의 고유의 캐패시턴스와 동일한 캐패시턴스를 갖도록 제조된다. 그러므로, 제1 주기에서 아날로그-디지털 변환 블록으로부터의 그 출력 바이너리 워드는 (소스 라인에 접속된 어떠한 스위칭 소자도 영구적으로 닫혀지지 않는다고 가정하면) 영(zero)이다.The description refers to a sense amplifier measuring the capacitance of the source line in the first and second periods. Although this can be done in principle, in a preferred embodiment the sense amplifier measures the difference between the capacitance of the source line and the capacitance of the reference capacitor integrated on the active matrix substrate. In this embodiment, the sense amplifier outputs a voltage signal that is proportional to the difference between the capacitance of the reference capacitor and the capacitance of the source line. The analog-digital conversion block generates a binary word that is proportional to this voltage signal. The reference capacitor is manufactured to have the same capacitance as the inherent capacitance of the source line. Therefore, its output binary word from the analog-to-digital conversion block in the first period is zero (assuming no switching element connected to the source line is permanently closed).

상기 기재는 액티브 매트릭스 기판의 단일 픽셀의 스위칭 소자를 테스팅하는 것을 언급한다. 사실상, 물론, 액티브 매트릭스 기판 상의 모든 스위칭 소자들을 테스트 하는 것이 바람직할 것이고, 도 4는 이를 하는 한가지 방법을 도시한다.The above description refers to testing a switching element of a single pixel of an active matrix substrate. Indeed, of course, it would be desirable to test all the switching elements on the active matrix substrate, and FIG. 4 shows one way to do this.

초기에, 도 20에서, 각각의 데이터 라인(소스 라인)의 캐패시턴스가 측정된다. 각각의 데이터 라인에 대해, 그 캐패시턴스는 보통 OFF 상태로 그 데이터 라인에 접속된 모든 스위칭 소자들로 측정된다. 단계 20은 예를 들어, 게이트 구동기가 임의의 행 스캔 라인에 인에이블 전압을 인가하고 감지 증폭기(15)가 그들 각각의 데이터 라인의 캐패시턴스를 측정할 수 있도록 인에이블하는 것을 억제하는, 디스플레이 소스 구동기(4)로부터 모든 데이터 라인을 단절시키는 타이밍 및 제어 회로(2)를 포함할 수 있다.Initially, in FIG. 20, the capacitance of each data line (source line) is measured. For each data line, its capacitance is usually measured with all switching elements connected to that data line in the OFF state. Step 20 is, for example, a display source driver that inhibits the gate driver applying an enable voltage to any row scan line and enabling the sense amplifier 15 to measure the capacitance of their respective data lines. Timing and control circuit 2 for disconnecting all data lines from (4).

단계 20에서, 각각의 감지 증폭기는 그 연관된 데이터 라인의 캐패시턴스와 기준 캐패시터의 캐패시턴스 간의 차이에 비례하는 전압 신호를 생성할 것이다. 본 발명의 기판의 바람직한 실시예에서, 복수의 기준 캐패시터들이 각각의 감지 증폭기에 대해 하나씩 기판 상에 집적된다. 이 경우, 각각의 감지 증폭기는 단계 20에서 그 연관된 데이터 라인의 캐패시턴스와 각각의 기준 캐패시터의 캐패시턴스 간의 차이에 비례하는 제1 전압 신호를 생성한다. 그러나, 원칙적으로, 그 기판에는 단일의 기준 캐패시터가 제공될 수 있다. 각각의 감지 증폭기에 의해 생성된 제1 전압 신호는 단계 21에서 22로 표시된 보정 데이터 파일(calibration data file)에 저장된다.In step 20, each sense amplifier will generate a voltage signal that is proportional to the difference between the capacitance of the associated data line and the capacitance of the reference capacitor. In a preferred embodiment of the substrate of the present invention, a plurality of reference capacitors are integrated on the substrate, one for each sense amplifier. In this case, each sense amplifier generates a first voltage signal proportional to the difference between the capacitance of its associated data line and the capacitance of each reference capacitor in step 20. In principle, however, the substrate may be provided with a single reference capacitor. The first voltage signal generated by each sense amplifier is stored in a calibration data file, indicated at 22 in step 21.

원칙적으로, 그 방법은 각각의 데이터 라인의 캐패시턴스를 연달아 측정하는 단계를 포함하며, 하나의 데이터 라인으로부터 획득된 측정은 다음 데이터 라인의 캐패시턴스가 측정되기 전에 저장된다. 그러나, 원칙적으로, 단계 20에서 각각의 데이터 라인의 캐패시턴스를 동시에 측정하고, 단계 21에서 각각의 측정을 동시에저장하는 것이 바람직할 수 있으며, 이는 걸리는 시간을 감소시킬 수 있다. 단계 20에서 획득된 데이터 라인의 캐패시턴스에 대한 값은, 그 데이터 라인에 접속된 모든 스위칭 소자들이 올바르게 동작하고 있다면, 그 데이터 라인의 고유의 캐패시턴스와 동일해야 하고, 그 데이터 라인에 대한 보정 값으로 고려될 수 있다.In principle, the method includes measuring the capacitance of each data line in succession, wherein measurements obtained from one data line are stored before the capacitance of the next data line is measured. In principle, however, it may be desirable to simultaneously measure the capacitance of each data line in step 20 and to simultaneously store each measurement in step 21, which may reduce the time taken. The value for the capacitance of the data line obtained in step 20 should be equal to the inherent capacitance of that data line if all switching elements connected to that data line are operating correctly, and considered as a correction value for that data line. Can be.

단계 23에서, 제1 행 스캔 라인이 액티브로 이루어질 수 있다. 이는 그 "인에이블" 전압을 그 제1 행 스캔 라인, 예를 들어 행 스캔 라인(G1)에 인가하도록 그 게이트 구동기에 명령하는 타이밍 및 제어 회로(2)에 의해 행해진다. 그러므로, 그 "인에이블" 전압은 제1 행 스캔 라인에 접속된 모든 스위칭 소자의 게이트 전극에 인가되므로, 그 제1 행 내의 각각의 스위칭 소자는 (그것이 올바르게 동작하고 있는 것으로 가정하면) 턴 온(ON)된다. 다른 행 스캔 라인들은 단계 23에서 인액티브(inactive)로 남게 되며, 그 타이밍 및 제어 회로는 게이트 구동기(5)가 다른 행 스캔 라인들에 그 "인에이블" 전압을 인가하는 것을 억제한다.In step 23, the first row scan line may be made active. This is done by the timing and control circuit 2 instructing its gate driver to apply its " enable " voltage to its first row scan line, for example row scan line G 1 . Therefore, the "enable" voltage is applied to the gate electrodes of all switching elements connected to the first row scan line, so that each switching element in the first row is turned on (assuming it is operating correctly). ON). The other row scan lines remain inactive at step 23, and the timing and control circuitry inhibits gate driver 5 from applying its " enabled " voltage to the other row scan lines.

단계 24에서, 각각의 데이터 라인의 캐패시턴스는 감지 증폭기(15)에 의해 다시 측정된다. 단계 24는 각각의 데이터 라인에 대한 제2 캐패시턴스 측정을 제공한다. 단계 24는 각각의 데이터 라인의 캐패시턴스를 연달아 측정하는 단계를 포함할 수 있거나, 또는 이는 각각의 데이터 라인의 캐패시턴스를 동시에 측정하는 단계를 포함할 수 있다.In step 24, the capacitance of each data line is measured again by the sense amplifier 15. Step 24 provides a second capacitance measurement for each data line. Step 24 may include measuring the capacitance of each data line in succession, or it may include simultaneously measuring the capacitance of each data line.

단계 25에서, 각각의 데이터 라인에 대한 제1 캐패시턴스의 값들은 보정 데이터 파일(22)로부터 검색된다. 각각의 데이터 라인에 대해, 단계 21에서 측정되고단계 24에서 검색된 캐패시턴스는 단계 24에서 측정된 캐패시턴스로부터 감산된다. 각각의 감산(subtraction)의 결과는 단계 26에서 픽셀 상태 맵 파일(27)에 저장된다. 각각의 감산은 각각의 행 스캔 라인(본 예에서 G1)에 대해서 그리고 각각의 데이터 라인에 대해서 저장된다.In step 25, the values of the first capacitance for each data line are retrieved from the correction data file 22. For each data line, the capacitance measured in step 21 and retrieved in step 24 is subtracted from the capacitance measured in step 24. The result of each subtraction is stored in pixel state map file 27 in step 26. Each subtraction is stored for each row scan line (G 1 in this example) and for each data line.

상기에 설명된 바와 같이, 스위칭 소자가 올바르게 기능한다면, 단계 25에서의 감산의 결과는, 단계 24에서 측정된 캐패시턴스가 저장 캐패시턴스를 포함하는 반면 단계 20에서 측정된 캐패시턴스는 저장 캐패시턴스를 포함해서는 안되기 때문에, 양(positive)의 값이 되어야 한다. 그러므로 단계 26에서 획득된 결과는 (제1 행 내의) 스위칭 소자가 올바르게 동작하는지(양의 값이 획득됨) 아니면 스위칭 소자가 올바르게 동작하지 않는지(영(zero)에 급접한 값이 획득될 것임)에 관한 즉각적인 명령을 제공한다.As described above, if the switching element is functioning correctly, the result of the subtraction in step 25 is that the capacitance measured in step 24 should include the storage capacitance, whereas the capacitance measured in step 20 should not include the storage capacitance. It must be a positive value. Therefore, the result obtained in step 26 indicates whether the switching element (in the first row) is operating correctly (positive value is obtained) or the switching element is not operating correctly (zero fast value will be obtained). Provide immediate orders regarding

단계 28에서, 테스트 절차는 모든 행 스캔 라인들에 대해 수행되었는지가 결정된다. 단계 28이 "어떤" 결정도 생성하지 않는다면, 그 현재 액티브 행 스캔 라인은 인액티브가 되고, 다음 행 스캔 라인이 단계 29에서 액티브가 된다. 예를 들어, 게이트 라인(G1)이 현재 액티브 행 스캔 라인이면, 단계 29는 행 스캔 라인(G1)으로부터 "인에이블" 전압을 제거하고 행 스캔 라인(G2)에 그 "인에이블" 전압을 인가하도록 게이트 구동기(5)에 명령하는 타이밍 및 제어 회로(2)를 포함할 것이다. 단계 24, 단계 25, 단계 26은 이어서 다음 행 스캔 라인에 대해 반복된다. 단계 28에서 "어떤" 결정도 여전히 획득되지 않았다면, 단계 28에서 "예" 결정이 획득될때까지 단계 29, 단계 24, 단계 25, 단계 26이 반복된다.In step 28 it is determined whether the test procedure has been performed for all row scan lines. If step 28 does not produce a "no" decision, then the current active row scan line is inactive and the next row scan line becomes active at step 29. For example, if gate line G 1 is currently the active row scan line, step 29 removes the "enable" voltage from row scan line G 1 and that "enable" to row scan line G 2 . Timing and control circuit 2 that instructs gate driver 5 to apply a voltage. Step 24, step 25, and step 26 are then repeated for the next row scan line. If no "no" decision is still obtained in step 28, then step 29, step 24, step 25, step 26 are repeated until the "yes" decision is obtained in step 28.

도 4의 방법에 의해 생성된 픽셀 상태 파일 맵(27)은 액티브 매트릭스 기판(14)의 각각의 픽셀에 대해, 그 스위칭 소자가 올바르게 동작하는지 아니면 결함이 있는지에 관한 표시를 포함한다. 결함 픽셀에 대한 보다 많은 정보를 획득하는 것이 바람직하다면, 이는 예를 들어, 그 연관된 데이터 라인에 대해 단계 20에서 측정된 캐패시턴스를 검색하고, 그것을 앞서 설명된 바와 같은 임계값과 비교함으로써 행해질 수 있다. (그 캐패시턴스를 임계값과 비교하는 것은 단지 기판이 소수의 결함 스위칭 소자들을 갖는 경우에만 효과적이다. 예를 들어, 임계값과의 비교는 데이터 라인이 하나의 영구적으로 닫혀진 스위칭 소자 이상을 갖거나 또는 적어도 하나의 영구적으로 닫혀진 스위칭 소자 및 적어도 하나의 영구적으로 개방인 스위칭 소자를 갖는 경우 효율적이지 않을 수 있다. 그러나, 기판이 대다수의 결함 스위칭 소자들을 가지고, 일반적으로 스위칭 소자들을 수리하는데 비용-효율적이지 못하며, 이 경우 그 기판은 간단히 폐기될 수 있다.)The pixel state file map 27 generated by the method of FIG. 4 includes an indication for each pixel of the active matrix substrate 14 as to whether the switching element is operating correctly or is defective. If it is desired to obtain more information about the defective pixel, this can be done, for example, by searching for the capacitance measured in step 20 for its associated data line and comparing it with a threshold as described above. (Comparing its capacitance with a threshold is only effective if the substrate has a few defective switching elements. For example, the comparison with the threshold may have more than one permanently closed switching element, or It may not be efficient if it has at least one permanently closed switching element and at least one permanently open switching element, but the substrate has a large number of defective switching elements and is generally not cost-effective to repair the switching elements. In this case, the substrate can simply be discarded.)

도 4의 방법에서, 단계 20에서 측정된 각각의 데이터 라인의 캐패시턴스는 단계 25가 테스팅 절차에서 수행되는 매 시간에 사용된다. 실제의 액티브 매트릭스 기판을 테스팅하는 것은 통상적으로 대략적으로 10ms 정도가 걸릴 것이며, 그 테스트 공정의 정확성이 예를 들어, 테스트 공정동안 온도 변동들 또는 공급 전압들의 변동들에 의해 달성될 수 있음이 가능하다. 그러므로 본 발명의 도 5는 액티브 매트릭스 기판을 테스팅하는 제2 방법을 도시하며, 이러한 불리점이 극복된다.In the method of FIG. 4, the capacitance of each data line measured in step 20 is used every time step 25 is performed in the testing procedure. Testing the actual active matrix substrate will typically take approximately 10 ms or so, and it is possible that the accuracy of the test process can be achieved, for example, by variations in temperature or supply voltages during the test process. . Therefore, Figure 5 of the present invention shows a second method of testing an active matrix substrate, and this disadvantage is overcome.

도 5에서, 카운터가 단계 30에서 N=1로 초기화된다. 이하에 기재될 바와 같이, 이러한 카운터는 행 스캔 라인의 지수(index)를 나타낸다.In FIG. 5, the counter is initialized to N = 1 in step 30. As will be described below, this counter indicates the index of the row scan line.

단계 31에서, 각각의 데이터 라인(소스 라인)의 캐패시턴스는 모든 행 스캔 라인이 인액티브로 측정된다. 그 결과들은 단계 32에서 보정 데이터 파일(33)에 저장된다. 도 5의 단계 31 및 단계 31는 도 4의 단계 20 및 단계 21에 대응하며, 더 기재되지 않을 것이다.In step 31, the capacitance of each data line (source line) is measured inactive for every row scan line. The results are stored in the correction data file 33 in step 32. Steps 31 and 31 of FIG. 5 correspond to steps 20 and 21 of FIG. 4 and will not be described further.

단계 34에서, N번째 행 스캔은 액티브가 된다. N이 현재 1이기 때문에, 단계 34는 그 "인에이블" 전압을 행 스캔 라인(G1)에 인가하는 반면 그 "인에이블" 전압을 다른 행 스캔 라인들에는 인가하지 않도록 게이트 구동기(5)를 명령하는 타이밍 및 제어 회로(2)를 포함한다.In step 34, the Nth row scan becomes active. Since N is currently 1, step 34 applies gate driver 5 to apply its " enable " voltage to row scan line G 1 while not applying its " enable " voltage to other row scan lines. And a timing and control circuit 2 for commanding.

단계 35에서 각각의 열 데이터 라인의 캐패시턴스가 다시 측정된다. 단계 36에서, 각각의 데이터 라인에 대해, 단계 31에서 측정된 캐패시턴스의 값이 검색되고 단계 35에서 획득된 값으로부터 감산되며, 단계 37에서, 그 결과들은 픽셀 상태 맵 파일(38)에 저장된다. 도 5의 단계 35, 단계 36, 단계 37은 도 4의 단계 24, 단계 25, 단계 26에 대응하고 더 기재되지 않을 것이다.In step 35 the capacitance of each column data line is measured again. In step 36, for each data line, the value of the capacitance measured in step 31 is retrieved and subtracted from the value obtained in step 35, and in step 37 the results are stored in the pixel state map file 38. Step 35, step 36, and step 37 of FIG. 5 correspond to step 24, step 25, and step 26 of FIG. 4 and will not be further described.

단계 39에서, 테스트 공정이 모든 행 스캔 라인에 대해 수행되었는지가 결정된다. "어떤" 결정도 획득되지 않으면, 그 현재 액티브 행 스캔 라인은 단계 40에서 인액티브가 된다. 본 예에서, 단계 40은 행 스캔 라인(G1)으로의 "인에이블" 전압의 인가를 중지하도록 게이트 드라이브(5)를 명령하는 타이밍 및 제어 회로를 포함할 것이다.In step 39 it is determined whether the test process has been performed for all row scan lines. If no "no" decision is obtained, then the current active row scan line is inactive at step 40. In this example, step 40 will include timing and control circuitry to instruct gate drive 5 to stop the application of the " enable " voltage to row scan line G 1 .

단계 41에서, 카운터 N은 1씩 증분된다. 본 경우에서, 그 카운터의 새로운 갑은 N=2가 될 것이다.In step 41, the counter N is incremented by one. In this case, the new head of the counter will be N = 2.

이어서 단계 31 내지 단계 37은 행 스캔 라인(G2)에 대해 반복된다. 이어서 카운터 N을 증분하고 N의 각각의 값에 대한 단계 31 내지 단계 37을 반복하는 단계는 "예" 결정이 단계 39에서 획득될 때까지 반복된다.Steps 31 to 37 are then repeated for row scan line G 2 . Then incrementing the counter N and repeating steps 31 to 37 for each value of N are repeated until a "yes" decision is obtained in step 39.

도 5의 실시예에서, 단계 31은 각각의 행 스캔 라인이 액티브가 되기 전에 반복된다. 그러므로 단계 36에 사용된 "보정 데이터"는 단계 35가 수행되었던 직전에 획득되었던 데이터이다. 이는 온도 또는 공급 전압과 같은 양들의 변동들로부터 발생하는 에러들을 최소화한다.In the embodiment of Figure 5, step 31 is repeated before each row scan line becomes active. Therefore, the "correction data" used in step 36 is data obtained just before step 35 was performed. This minimizes errors resulting from variations in quantities such as temperature or supply voltage.

본 발명의 액티브 매트릭스 기판이 결함 스위칭 소자들의 수가 충분히 작음이 결정되는 경우, 또는 결함이 발견되는 스위칭 소자들이 수리되거나 대체되는 경우, 액정 디바이스에 통합될 수 있다. 도 3b는 도 3a의 액티브 매트릭스 기판(14)을 통합한 액정 디스플레이 디바이스를 통한 개략적인 단면도이며, 액정 디스플레이 디바이스의 구조가 전적으로 종래의 본 발명의 액티브 매트릭스 기판의 사용으로부터 분리됨이 도시될 것이다. 카운터 기판(42)가 액티브 매트릭스 기판(14)에 대향하여 배치된다. 잘 알려진 바와 같이, 하나 이상의 카운터 전극들(13)이 카운터 기판 상에 제공된다(단지 하나의 카운터 전극(13)이 도 3b에 도시된다). 액정 층(12)이 카운터 기판과 액티브 매트릭스 기판 사이에 배치되며, 밀봉 수단(sealing means)(43)에 의해 밀봉된다. 카운터 기판, 밀봉 수단 및 액정 층은표준 또는 종래의 타입과 같은 임의의 적절한 타입이 될 수 있으며, 여기서 기재되지 않을 것이다. 그 기판들은 액티브 매트릭스 기판의 픽셀 전극들(11) 및 카운터 기판의 카운터 전극이 액정 층에 인접하도록 배치된다. (실제로, 액정 층을 정렬하기 위한 정렬 층들(alignment layers)과 같은 층들(도 3b에 도시되지 않음)이 액티브 매트릭스 기판의 픽셀 전극들(11) 및 카운터 기판의 카운터 전극을 통해 제공될 것이다.)The active matrix substrate of the present invention can be integrated into a liquid crystal device when it is determined that the number of defective switching elements is sufficiently small, or when the switching elements in which a defect is found are repaired or replaced. FIG. 3B is a schematic cross-sectional view through a liquid crystal display device incorporating the active matrix substrate 14 of FIG. 3A, and it will be shown that the structure of the liquid crystal display device is entirely separated from the use of the active matrix substrate of the present invention. The counter substrate 42 is disposed opposite the active matrix substrate 14. As is well known, one or more counter electrodes 13 are provided on the counter substrate (only one counter electrode 13 is shown in FIG. 3B). The liquid crystal layer 12 is disposed between the counter substrate and the active matrix substrate and sealed by sealing means 43. The counter substrate, sealing means and liquid crystal layer can be of any suitable type, such as standard or conventional type, and will not be described herein. The substrates are arranged such that the pixel electrodes 11 of the active matrix substrate and the counter electrode of the counter substrate are adjacent to the liquid crystal layer. (Actually, layers such as alignment layers for aligning the liquid crystal layer (not shown in FIG. 3B) will be provided through the pixel electrodes 11 of the active matrix substrate and the counter electrode of the counter substrate.)

본 발명은 행들 및 열들의 매트릭스에 배치된 픽쳐 소자 전극들을 포함하는 액티브 매트릭스 기판을 참조하여 앞서 기재되었다. 그러나, 본 발명은 이에 제한되는 것은 아니다.The present invention has been described above with reference to an active matrix substrate comprising picture element electrodes disposed in a matrix of rows and columns. However, the present invention is not limited thereto.

본원 발명에 따르면, 상기 테스트 수단이 기판 상에 집적되기 때문에, 고가의 외부 테스팅 장비가 요구되지 않는다. 그 스위칭 소자들의 올바른 동작은 기판의 제조의 초기 단계에서, 예를 들어 스위칭 소자들이 제조되는 직후에 확인될 수 있다. 또한, 액티브 매트릭스 기판의 스위칭 소자가 올바르게 동작하는지를 확인하는 신속하고 단순한 방법을 제공한다.According to the invention, since the test means are integrated on the substrate, expensive external testing equipment is not required. The correct operation of the switching elements can be confirmed at an early stage of the manufacture of the substrate, for example immediately after the switching elements are manufactured. It also provides a quick and simple way to verify that the switching elements of an active matrix substrate are operating correctly.

Claims (26)

기판에 있어서,In the substrate, 스위칭 소자 - 상기 스위칭 소자는 픽쳐 소자 전극으로의 접속을 위한 제1 단자, 데이터 라인에 접속된 제2 단자, 및 상기 스위칭 소자를 선택적으로 인에이블하기 위한 인에이블 신호를 수신하여 상기 제1 단자를 상기 제2 단자에 접속하 기 위한 제3 단자를 구비함 - ; 및Switching element-The switching element receives a first terminal for connection to a picture element electrode, a second terminal connected to a data line, and an enable signal for selectively enabling the switching element to receive the first terminal. A third terminal for connecting to said second terminal; And 상기 스위칭 소자의 동작에 대한 정보를 획득하기 위한 테스트 수단을 포함하며,Test means for obtaining information on the operation of the switching device, 상기 테스트 수단은 사용시 상기 스위칭 소자의 두 개의 추정상으로 다른 상태들에 대한 상기 데이터 라인의 캐패시턴스에 대한 정보를 획득하는 기판.And wherein said test means obtains information on the capacitance of said data line for two presumably different states of said switching element in use. 제1항에 있어서,The method of claim 1, 상기 스위칭 소자의 동작에 대한 정보를 획득하기 위해 상기 테스트 수단을 제어하는 제어 수단을 더 포함하는 기판.And control means for controlling the test means to obtain information about the operation of the switching element. 제2항에 있어서,The method of claim 2, 제1 주기에서, 상기 제어 수단은 상기 스위칭 소자의 상기 제2 단자에 인에이블 신호의 인가를 억제하고, 상기 테스트 수단은 상기 인에이블 신호의 인가가 억제되는 동안 상기 데이터의 캐패시턴스 값에 대한 제1 정보를 획득하는 기판.In a first period, the control means suppresses the application of the enable signal to the second terminal of the switching element, and the test means is adapted to the first value of the capacitance value of the data while the application of the enable signal is suppressed. Substrates for obtaining information. 제3항에 있어서,The method of claim 3, 제2 주기에서, 상기 제어 수단은 상기 스위칭 소자의 상기 제2 단자에 인에이블 신호의 인가를 허용하고, 상기 테스트 수단은 상기 인에이블 신호가 상기 스위칭 소자의 상기 제2 단자에 인가되는 동안 상기 데이터 라인의 상기 캐패시턴스 값에 대한 제2 정보를 획득하는 기판.In a second period, the control means permits application of an enable signal to the second terminal of the switching element, and the test means is adapted to apply the data while the enable signal is applied to the second terminal of the switching element. And obtain second information about the capacitance value of the line. 제1항에 있어서,The method of claim 1, 상기 테스트 수단은 상기 데이터 라인의 캐패시턴스와 참조 캐패시터의 캐패시턴스 간의 차이를 결정하도록 조절되는 기판.The test means is adjusted to determine a difference between the capacitance of the data line and the capacitance of a reference capacitor. 제1항에 있어서,The method of claim 1, 상기 테스트 수단은 센스 증폭기를 포함하는 기판.Said test means comprising a sense amplifier. 제1항에 있어서,The method of claim 1, 상기 테스트 수단은 상기 데이터 라인의 캐패시턴스에 대한 획득된 정보로부터 상기 스위칭 소자의 동작에 대한 정보를 획득하기 위한 분석 수단을 포함하는 기판.Said testing means comprising analyzing means for obtaining information on the operation of said switching element from the obtained information on the capacitance of said data line. 제3항에 있어서,The method of claim 3, 제2 주기에서, 상기 제어 수단은 상기 스위칭 소자의 상기 제2 단자에 상기 인에이블 신호의 인가를 허용함으로써, 상기 테스트 수단은 상기 인에이블 신호가 상기 스위칭 소자의 상기 제2 단자에 인가되는 동안 상기 데이터 라인의 캐패시턴스 값에 대한 제2 정보를 획득하며, 상기 테스트 수단은 분석 수단을 더 포함하며, 상기 분석 수단은 상기 데이터 라인의 캐패시턴스 값에 대한 상기 제1 정보를 상기 데이터 라인의 캐패시턴스 값에 대한 상기 제2 정보와 비교하도록 조절되는 기판.In a second period, the control means permits application of the enable signal to the second terminal of the switching element, such that the test means is configured to perform the operation while the enable signal is applied to the second terminal of the switching element. Obtain second information about a capacitance value of a data line, wherein said testing means further comprises an analyzing means, said analyzing means for obtaining said first information about a capacitance value of said data line with respect to a capacitance value of said data line; A substrate adjusted to compare with the second information. 제3항에 있어서,The method of claim 3, 상기 테스트 수단은 상기 데이터 라인의 캐패시턴스에 대한 획득된 정보로부터 상기 스위칭 소자의 동작에 대한 정보를 획득하기 위한 분석 수단을 포함하고, 상기 분석 수단은 상기 데이터 라인의 캐패시턴스 값에 대한 상기 제1 정보를 사전 결정된 임계값과 비교하도록 조절되는 기판.The testing means includes analyzing means for obtaining information on the operation of the switching element from the obtained information on the capacitance of the data line, wherein the analyzing means is further configured to obtain the first information on the capacitance value of the data line. A substrate adjusted to compare with a predetermined threshold. 제4항에 있어서,The method of claim 4, wherein 상기 테스트 수단은 상기 데이터 라인의 캐패시턴스에 대한 획득된 정보로부터 상기 스위칭 소자의 동작에 대한 정보를 획득하기 위한 분석 수단을 포함하고, 상기 분석 수단은 상기 데이터 라인의 캐패시턴스 값에 대한 상기 제2 정보를 사전 결정된 임계값과 비교하도록 조절되는 기판.The testing means includes analyzing means for obtaining information on the operation of the switching element from the obtained information on the capacitance of the data line, wherein the analyzing means is further configured to obtain the second information on the capacitance value of the data line. A substrate adjusted to compare with a predetermined threshold. 제1항에 있어서,The method of claim 1, 행들 및 열들로 배열된 복수의 디스플레이 픽쳐 소자 전극들과; 복수의 데이터 라인들 - 각각의 데이터 라인은 픽쳐 소자 전극들의 각각의 열과 연관됨 - ; 및 복수의 스위칭 소자들을 더 포함하며, 각각의 스위칭 소자는 상기 픽쳐 소자 전극들 중 각각의 전극에 접속된 제1 단자, 상기 픽쳐 전극들 중 각각의 전극과 연관된 상기 데이터 라인에 접속된 제2 단자, 및 상기 스위칭 소자를 선택적으로 인에이블하기 위한 인에이블 신호를 수신하여 상기 제1 단자를 상기 제2 단자에 접속하기 위한 제3 단자를 구비하며, 상기 제어 수단은 사용시 상기 스위칭 소자들 각각의 동작에 대한 정보를 획득하기 위해 상기 테스트 수단을 제어하도록 조절되는 기판.A plurality of display picture element electrodes arranged in rows and columns; A plurality of data lines, each data line associated with a respective column of picture element electrodes; And a plurality of switching elements, each switching element having a first terminal connected to a respective one of the picture element electrodes, a second terminal connected to the data line associated with each one of the picture electrodes And a third terminal for receiving an enable signal for selectively enabling the switching element and for connecting the first terminal to the second terminal, wherein the control means operates each of the switching elements in use. A substrate adapted to control the test means to obtain information about the substrate. 조합물(combination)으로서,As a combination, 제1항에 기재된 기판; 및The substrate of Claim 1; And 상기 테스트 수단으로부터 출력을 수신하고 상기 테스트 수단으로부터의 출력으로부터 상기 또는 각각의 스위칭 소자에 대한 정보를 획득하기 위한 분석 수단을 포함하는 조합물.Analysis means for receiving an output from said test means and obtaining information for said or each switching element from an output from said test means. 제1항에 기재된 기판을 포함하는 디스플레이 디바이스.A display device comprising the substrate of claim 1. 디스플레이 디바이스에 있어서,In a display device, 제1항에 기재된 기판과;A substrate according to claim 1; 상기 기판에 대향하여 배치된 카운터 기판; 및A counter substrate disposed opposite the substrate; And 상기 기판과 상기 카운터 기판 사이에 배치된 액정 재료(material)를 포함하는 디스플레이 디바이스.And a liquid crystal material disposed between the substrate and the counter substrate. 기판의 스위칭 소자를 테스트하는 방법에 있어서,In a method for testing a switching element of a substrate, 상기 스위칭 소자는 픽쳐 소자 전극으로의 접속을 위한 제1 단자, 데이터 라인에 접속된 제2 단자, 및 상기 스위칭 소자를 선택적으로 인에이블하기 위한 인에이블 신호를 수신하여 상기 제2 단자에 상기 제1 단자를 접속하기 위한 제3 단자를 구비하며;The switching element receives a first terminal for connection to a picture element electrode, a second terminal connected to a data line, and an enable signal for selectively enabling the switching element to receive the first terminal at the second terminal. A third terminal for connecting the terminal; 상기 스위칭 소자를 테스트하는 방법은, 상기 스위칭 소자의 두가지 추정상으로 상이한 상태들에 대한 상기 데이터 라인의 캐패시턴스에 대한 정보를 획득하는 단계를 포함하는 방법.The method of testing the switching device comprises obtaining information about the capacitance of the data line for two presumably different states of the switching device. 제15항에 있어서,The method of claim 15, 어떠한 인에이블 전압도 상기 스위칭 소자의 상기 제2 단자에 인가되지 않는 경우 상기 데이터 라인의 캐패시턴스 값에 대한 제1 정보를 획득하는 단계를 더 포함하는 방법.Obtaining first information about a capacitance value of the data line when no enable voltage is applied to the second terminal of the switching element. 제15항에 있어서,The method of claim 15, 인에이블 전압이 상기 스위칭 소자의 상기 제2 단자에 인가되는 경우 상기 데이터 라인의 캐패시턴스 값에 대한 제2 정보를 획득하는 단계를 더 포함하는 방법.Acquiring second information about a capacitance value of the data line when an enable voltage is applied to the second terminal of the switching element. 제15항에 있어서,The method of claim 15, 어떠한 인에이블 전압도 상기 스위칭 소자의 상기 제2 단자에 인가되지 않는 경우 상기 데이터 라인의 캐패시턴스 값에 대한 제1 정보를 획득하는 단계와; 인에이블 전압이 상기 스위칭 소자의 상기 제2 단자에 인가되는 경우 상기 데이터 라인의 캐패시턴스 값에 대한 제2 정보를 획득하는 단계; 및 상기 데이터 라인의 캐패시턴스의 값에 대한 상기 제1 정보를 상기 데이터 라인의 캐패시턴스 값에 대한 상기 제2 정보와 비교하는 단계를 더 포함하는 방법.Acquiring first information about a capacitance value of the data line when no enable voltage is applied to the second terminal of the switching element; Obtaining second information on a capacitance value of the data line when an enable voltage is applied to the second terminal of the switching element; And comparing the first information about the value of the capacitance of the data line with the second information about the capacitance value of the data line. 제16항에 있어서,The method of claim 16, 상기 데이터 라인의 캐패시턴스 값에 대한 상기 제1 정보를 사전 결정된 임계값과 비교하는 단계를 더 포함하는 방법.Comparing the first information about a capacitance value of the data line with a predetermined threshold. 제17항에 있어서,The method of claim 17, 상기 데이터 라인의 캐패시턴스 값에 대한 상기 제2 정보를 사전 결정된 임계값과 비교하는 단계를 더 포함하는, 방법.Further comparing the second information for a capacitance value of the data line with a predetermined threshold. 제18항에 있어서, 상기 데이터 라인의 캐패시턴스 값에 대한 상기 제1 정보가 상기 데이터 라인의 캐패시턴스 값에 대한 상기 제2 정보와 실질적으로 유사한경우, 상기 데이터 라인의 캐패시턴스 값에 대한 상기 제1 및 제2 정보를 사전 결정된 임계값과 비교하는 추가 단계를 더 포함하는 방법.19. The method of claim 18, wherein if the first information for a capacitance value of the data line is substantially similar to the second information for a capacitance value of the data line, the first and second for the capacitance value of the data line. 2 further comprising comparing the information with a predetermined threshold. 제14항에 있어서,The method of claim 14, 상기 데이터 라인의 캐패시턴스 값에 대한 정보로서, 상기 데이터 라인의 캐패시턴스와 기준 캐패시터의 캐패시턴스 간의 차이를 결정하는 단계를 더 포함하는 방법.Determining information of a capacitance value of the data line, the difference between the capacitance of the data line and the capacitance of a reference capacitor. 제22항에 있어서,The method of claim 22, 상기 데이터 라인의 캐패시턴스와 상기 기준 캐패시터의 캐패시턴스 간의 상기 차이에 비례하는 크기를 갖는 전압을 생성하는 단계를 더 포함하는 방법.Generating a voltage having a magnitude proportional to the difference between the capacitance of the data line and the capacitance of the reference capacitor. 액티브 매트릭스 기판을 테스트하는 방법에 있어서,In a method of testing an active matrix substrate, 상기 액티브 매트릭스 기판은, 행들 및 열들로 배열된 복수의 디스플레이 픽쳐 소자 전극들과;The active matrix substrate comprises: a plurality of display picture element electrodes arranged in rows and columns; 복수의 데이터 라인들 - 각각의 데이터 라인은 픽쳐 소자 전극들의 각각의 열과 연관됨 - ; 및A plurality of data lines, each data line associated with a respective column of picture element electrodes; And 복수의 스위칭 소자 - 각각의 스위칭 소자는 상기 픽쳐 소자 전극들 각각에 접속된 제1 단자, 상기 픽쳐 소자 전극들 각각과 연관된 상기 데이터 라인에 접속된 제2 단자, 및 상기 스위칭 소자를 선택적으로 인에이블하기 위한 인에이블 신호를 수신하여 상기 제1 단자를 상기 제2 단자에 접속하기 위한 제3 단자를 구비함 - 를 포함하고,A plurality of switching elements, each switching element selectively enabling a first terminal connected to each of the picture element electrodes, a second terminal connected to the data line associated with each of the picture element electrodes, and the switching element And a third terminal for receiving an enable signal for connecting the first terminal to the second terminal, 상기 방법은,The method, 어떠한 인에이블 신호도 상기 스위칭 소자들 중 어느 것에도 인가되지 않는 경우 각각의 데이터 라인의 각각의 캐패시턴스에 대한 제1 정보를 획득하는 단계와;Acquiring first information for each capacitance of each data line when no enable signal is applied to any of the switching elements; 선택된 제1 행 내의 각각의 스위칭 소자에 인에이블 신호를 인가하는 반면 다른 행들 내의 스위칭 소자들에 인에이블 신호를 인가하지 않는 단계와;Applying an enable signal to each switching element in the selected first row while not applying the enable signal to the switching elements in the other rows; 상기 인에이블 신호가 상기 선택된 제1 행 내의 상기 스위칭 소자들에 인가되는 경우 각각의 데이터 라인의 각각의 캐패시턴스에 대한 제2 정보를 획득하는 단계; 및Acquiring second information for each capacitance of each data line when the enable signal is applied to the switching elements in the selected first row; And 각각의 데이터 라인의 상기 각각의 캐패시턴스에 대한 상기 제1 및 제2 정보로부터 상기 선택된 제1 행 내의 상기 스위칭 소자들에 대한 정보를 획득하는 단계를 포함하는 방법.Obtaining information about the switching elements in the selected first row from the first and second information for the respective capacitance of each data line. 제24항에 있어서,The method of claim 24, 선택된 제2 행 내의 각각의 스위칭 소자에 인에이블 신호를 인가하는 반면 다른 행들 내의 스위칭 소자들에 인에이블 신호를 인가하지 않는 단계와; 상기 인에이블 신호가 상기 선택된 제2 행 내의 상기 스위칭 소자들에 인가되는 경우 각각의 데이터 라인의 상기 각각의 캐패시턴스에 대한 제3 정보를 획득하는 단계; 및각각의 데이터 라인의 상기 각각의 캐패시턴스에 대한 상기 제1 및 제3 정보로부터 상기 선택된 제2 행 내의 상기 스위칭 소자들에 대한 정보를 획득하는 단계를 더 포함하는 방법.Applying an enable signal to each switching element in the selected second row while not applying the enable signal to the switching elements in the other rows; Obtaining third information for the respective capacitance of each data line when the enable signal is applied to the switching elements in the selected second row; And obtaining information about the switching elements in the selected second row from the first and third information for the respective capacitance of each data line. 제24항에 있어서,The method of claim 24, 어떠한 인에이블 신호도 상기 스위칭 소자들 중 어느 것에도 인가되지 않는 경우 각각의 데이터 라인의 상기 각각의 캐패시턴스에 대한 제3 정보를 획득하는 단계와; 선택된 제2 행 내의 각각의 스위칭 소자에 인에이블 신호를 인가하는 반면 다른 행들 내의 스위칭 소자들에 인에이블 신호를 인가하지 않는 단계와; 상기 인에이블 신호가 상기 선택된 제2 행 내의 상기 스위칭 소자들에 인가되는 경우 각각의 데이터 라인의 상기 각각의 캐패시턴스에 대한 제4 정보를 획득하는 단계와; 및 각각의 데이터 라인의 상기 각각의 캐패시턴스에 대한 상기 제3 및 제4 정보로부터 상기 선택된 제2 행 내의 상기 스위칭 소자들에 대한 정보를 획득하는 단계를 더 포함하는 방법.Acquiring third information for the respective capacitance of each data line when no enable signal is applied to any of the switching elements; Applying an enable signal to each switching element in the selected second row while not applying the enable signal to the switching elements in the other rows; Acquiring fourth information about the respective capacitance of each data line when the enable signal is applied to the switching elements in the selected second row; And obtaining information about the switching elements in the selected second row from the third and fourth information for the respective capacitance of each data line.
KR1020040051232A 2003-07-01 2004-07-01 A substrate and a display device incorporating the same KR100697130B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0315330A GB2403581A (en) 2003-07-01 2003-07-01 A substrate and a display device incorporating the same
GB0315330.1 2003-07-01

Publications (2)

Publication Number Publication Date
KR20050004080A true KR20050004080A (en) 2005-01-12
KR100697130B1 KR100697130B1 (en) 2007-03-20

Family

ID=27676399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040051232A KR100697130B1 (en) 2003-07-01 2004-07-01 A substrate and a display device incorporating the same

Country Status (4)

Country Link
JP (1) JP2005024558A (en)
KR (1) KR100697130B1 (en)
GB (1) GB2403581A (en)
TW (1) TWI296791B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101066495B1 (en) * 2005-04-07 2011-09-21 엘지디스플레이 주식회사 A liquid crystal display device and a method for testing the same
KR20190065212A (en) * 2019-05-29 2019-06-11 삼성디스플레이 주식회사 Display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4207017B2 (en) 2004-08-10 2009-01-14 セイコーエプソン株式会社 Electro-optical device substrate and inspection method thereof, and electro-optical device and electronic apparatus
JP4432829B2 (en) 2004-12-21 2010-03-17 セイコーエプソン株式会社 Electro-optical device substrate and inspection method thereof, and electro-optical device and electronic apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2670937A1 (en) * 1990-12-20 1992-06-26 Thomson Lcd MATRIX ELECTROOPTIC SCREEN WITH ACTIVE CONTROL WITH INTEGRATED TEST SYSTEM.
US5377030A (en) * 1992-03-30 1994-12-27 Sony Corporation Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor
JP2758103B2 (en) * 1992-04-08 1998-05-28 シャープ株式会社 Active matrix substrate and manufacturing method thereof
TW331599B (en) * 1995-09-26 1998-05-11 Toshiba Co Ltd Array substrate for LCD and method of making same
JP4276373B2 (en) * 2000-12-07 2009-06-10 セイコーエプソン株式会社 Electro-optical device inspection circuit, electro-optical device, and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101066495B1 (en) * 2005-04-07 2011-09-21 엘지디스플레이 주식회사 A liquid crystal display device and a method for testing the same
KR20190065212A (en) * 2019-05-29 2019-06-11 삼성디스플레이 주식회사 Display device

Also Published As

Publication number Publication date
GB2403581A (en) 2005-01-05
TWI296791B (en) 2008-05-11
GB0315330D0 (en) 2003-08-06
JP2005024558A (en) 2005-01-27
TW200506805A (en) 2005-02-16
KR100697130B1 (en) 2007-03-20

Similar Documents

Publication Publication Date Title
TWI266559B (en) Method and device for inspecting active matrix substrate, program used for the inspection and information recording medium
US5377030A (en) Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor
KR100394923B1 (en) Testing method of array substrate
US7212025B2 (en) Testing method for array substrate
US7821285B2 (en) Liquid crystal display apparatus and testing method for liquid crystal display apparatus
US10996258B2 (en) Defect detection and correction of pixel circuits for AMOLED displays
EP0627722B1 (en) Light valve device with failure detection circuit
US11508274B2 (en) Display panel driving device
US7269051B2 (en) Inspection method of array board and inspection equipment thereof
JPH055866A (en) Method for checking active matrix substrate
JP3879668B2 (en) Liquid crystal display device and inspection method thereof
JP4473427B2 (en) Array substrate inspection method and inspection apparatus
KR100697130B1 (en) A substrate and a display device incorporating the same
JP2002318551A (en) Device and method for inspecting pixel of active matrix type display
US20040246015A1 (en) System and method for detecting defects in a thin-film-transistor array
JP2008070702A (en) Tft array inspection method, manufacturing method, and inspection apparatus
JP4782956B2 (en) Array substrate inspection method
KR100206568B1 (en) Lcd device with gate line defect discrimination sensing method
JP4091537B2 (en) Inspection method and inspection apparatus for active matrix substrate, inspection program and information recording medium used therefor
JP2005241892A (en) Inspection circuit, inspection method of circuit and matrix type display device
JPH0590373A (en) Apparatus for testing characteristics of thin film transistor
JPH04329332A (en) Inspecting method and inspecting device for tft picture element on lcd substrate
US20040249608A1 (en) System and method for detecting defects in a thin-film-transistor array
JPH10185976A (en) Inspection method for liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee