KR20050002521A - Ｄｄｒ ｓｄｒａｍ에서의 포스트앰블 링잉 현상 방지 방법 - Google Patents

Ｄｄｒ ｓｄｒａｍ에서의 포스트앰블 링잉 현상 방지 방법 Download PDF

Info

Publication number
KR20050002521A
KR20050002521A KR1020030043901A KR20030043901A KR20050002521A KR 20050002521 A KR20050002521 A KR 20050002521A KR 1020030043901 A KR1020030043901 A KR 1020030043901A KR 20030043901 A KR20030043901 A KR 20030043901A KR 20050002521 A KR20050002521 A KR 20050002521A
Authority
KR
South Korea
Prior art keywords
signal
dqs
data
latch
data input
Prior art date
Application number
KR1020030043901A
Other languages
English (en)
Inventor
문형욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030043901A priority Critical patent/KR20050002521A/ko
Publication of KR20050002521A publication Critical patent/KR20050002521A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 DDR SDRAM 에서의 라이트 동작시 포스트앰블 링잉 현상으로 인하여 유효하지 않은 데이타가 라이트되는 현상을 제거하는 방법에 관한 것이다.
본 발명에 따른 DDR SDRAM에서의 포스트앰블 링잉 현상 방지 방법은 (a)DQS 버퍼를 통하여 DQS 신호를 수신하고, 데이타 입력 버퍼를 통하여 복수개의 데이타를 수신하는 단계;(b)상기 DQS 버퍼로부터 출력되는 상기 DQS 신호를 DQS 래치에 저장하는 단계;(c)상기 DQS 신호의 라이징 에지에 동기되어 제 1 신호를 발생시키고, 상기 DQS 신호의 폴링 에지에 동기되어 제 2 신호를 발생시키는 단계;(d)상기 제 1 신호의 라이징 에지에 동기되어 상기 데이타 입력 버퍼로부터 출력되는 상기복수개의 데이타중에서 첫번째 데이타를 상기 데이타 입력 래치에 저장는 단계;(e)상기 제 2 신호의 라이징 에지에 동기되어 상기 데이타 입력 버퍼로부터 출력되는 상기복수개의 데이타중에서 두번째 데이타를 상기 데이타 입력 래치에 저장는 단계;(f)상기 제 2 신호의 폴링 에지에 동기되어 상기 데이타 입력 래치에 저장된 상기 첫번째 및 두번째 데이타를 데이타 입력 입출력 감지 증폭기로 전달하는 단계를 구비하며, (g)상기 단계(d)에서의 상기 제 1 신호의 라이징 에지에 동기되어 발생하는 제어신호를 이용하여 상기 DQS 래치의 동작을 제어한다.
본 발명에 따른 방법으로 포스트앰블의 링잉 현상에 의한 오동작을 방지하는 회로를 구성하는 경우, data rate 400MHz 이상의 고속 동작에서도 안정적으로 라이트 동작을 할 수 있다.

Description

ＤＤＲ ＳＤＲＡＭ에서의 포스트앰블 링잉 현상 방지 방법{A method for masking the postamble ringing in DDR SDRAM}
본 발명은 메모리 장치에서의 포스트앰블 링잉 현상 방지 방법에 관한 것으로, 특히 DDR SDRAM 에서의 라이트 동작시 포스트앰블 링잉 현상으로 인하여 유효하지 않은 데이타가 라이트되는 현상을 제거하는 방법에 관한 것이다.
일반적으로, DDR SDRAM 에서 라이트 동작을 수행하는 경우, 데이타는 메모리 콘트롤러로부터 출력되는 DQS 신호에 동기되어 메모리 장치내의 글로벌 입출력 라인으로 전달된다. 그런데, 메모리 콘트롤러가 DQS 신호를 메모리 장치로 전송하는경우, 포스트앰블(postamble)후에 링잉(ringing)현상이 발생하는 경우가 있는데, 이 경우 메모리 장치는 잘못된 데이타(invalid data)를 라이트할 수 있어 오동작이 초래될 수 있다.
이하, 도면을 참조하여 포스트앰블 이후에 초래되는 링잉 현상에 대하여 설명하기로 한다.
도 1은 일반적인 포스트앰블 링잉 형상을 설명하기 위한 타이밍도로서, CLK는 DDR SDRAM에 인사되는 외부 메인 클락을 나타내고, DQS 신호는 메모리 콘트롤러로부터 인가되는 신호로서 DQS 신호의 라이징 에지 및 폴링 에지에 동기되어 데이타(DQ)가인가되며, DQ는 메모리 장치에 인가되는 데이타를 나타낸다. 또한, tDQSS는 라이트 커맨드가 인가된 후부터 첫번째 DQS 신호의 라이징 에지가 발생하기까지의 시간을 나타내며, 일반적으로 tDQSS는 0.75tCK 내지 1.25tCK으로 정해진다. 여기서, tCK는 외부 메인클락(CLK)의 주기를 나타낸다. 참고로, 도 1에 있어서, 순차적으로 입력되는 데이타(DQ)는 1, 2, 3, 4로 표시하였으며, 5, 6은 링잉 현상에 의하여 인가될 수 있는 비유효 데이타(invalid data)를 의미한다.
일반적인 라이트 동작에 있어서, 첫번째 DQS 신호의 라이징 에지 및 폴링 에지에 동기되어 입력되는데이타(1, 2)는 외부 메인클락(CLK)의 A 시점에 동기되어 데이타 입출력 감지 증폭기의 입력단으로 전송된다. 또한, 두번째 DQS 신호의 라이징 에지 및 폴링 에지에 동기되어 입력되는 데이타(3, 4)는 외부 메인클락(CLK)의 B 시점에 동기되어 데이타 입출력 감지 증폭기의 입력단으로 전송된다.
그런데, 도면에서와 같이 라이트 포스트앰블 이후에 링잉 현상(즉, DQS 신호의 불안정한 천이 상태)이 발생하는 경우, DQS 신호를 받아들이는 DQS 버퍼는 이를 유효한 DQS 신호로 판단한다. 이 때문에, 링잉 현상에 의하여 발생된 DQS 신호의 라이징 및 폴링 에지에 동기되어 DQ 상의 비유효한 전압 레벨(5, 6)은 데이타 입력 래치에 저장된 유효 데이타(3, 4)를 대체하게 된다. 따라서, 비유효한 데이타(5, 6)가 외부 메인클락(CLK)의 B 시점에서 동기되어 데이타 입출력 감지 증폭기의 입력단으로 전송되는 오류가 초래된다.
도 2는 이러한 포스트앰블 링잉 현상에 의한 동작 오류를 방지하기 위하여 사용되고 있는 일반적인 데이타 입력단의 블록도를 도시한다.
도 2에 도시된 바와같이, 종래의 경우, 링잉 현상을 방지하기 위하여, DQS 래치로부터 출력되는 마지막 DQS 신호(도 1 의 경우 두번째 DQS 신호의 폴링 에지를 의미한다)의 폴링 에지가 발생하는 경우, 이를 수신하는 DQS 래치 제어부(dis dsb)를 이용하여 DQS 래치를 디스에이블시켜 링잉 현상에 의한 동작 오류를 방지하고 있다.
그러나, 종래의 이러한 방식은 tDQSS가 0.75tCK 내지 1.25tCK 인 조건하에서는 안정적인 라이트 동작을 수행하기 어려운 점이 있었다. 왜냐하면, DQS 폴링 신호의 경우, 이를 입력으로 받아서 버퍼를 디스에이블시키고, 그 다음의 DQS 폴링 신호의 입력 전에 버퍼를 대기 상태로 만들어 주어야 하는 데, 이에 대한 타이밍을 정확히 제어하기가 불가능하여 고속 동작시 입력신호가 0.75tCK~1.25tCK 이후에 발생되는 넓은 범위의 링잉 현상을 완전히 극복하지 못하는 경우가 발생한다.
또한, DQS 버퍼의 폴링 신호만을 제어하는 경우, 외부 메인클락(CLK)과 대비하여 볼 때 DQS 신호의 라이징과 폴링시 타이밍 미스매치가 발생하게 된다. 이 경우, PVT (Process, Voltage, Temperature)변화에 따른 외부 메인클락(CLK)에 대비하여 DQS 신호의 라이징 및 폴링 타이밍을 동일하게 제어하기 힘들어 고속 동작의 메모리 장치에는 적용하기 어려운 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, 메모리 장치에서의 라이트 동작시 초래되는 링잉현상에 의한 오류 데이타의 입력을 방지할 수 있으며, tDQSS가 0.75tCK 내지 1.25tCK 인 조건하에서 안정적인 라이트 동작을 수행할 수 있도록 한 메모리 장치에서의 포스트앰블 링잉 현상 방지 방법을 제공하고자 하는 것이다.
도 1은 일반적인 포스트앰블 링잉 형상을 설명하기 위한 타이밍도.
도 2는 이러한 포스트앰블 링잉 현상에 의한 동작 오류를 방지하기 위하여 사용되고 있는 일반적인 데이타 입력단의 블록도.
도 3은 메모리 장치에서의 포스트앰블 링잉 현상 방지를 위한 본 발명에 따른 데이타 입력부의 블록도.
도 4 도에 사용된 신호의 타이밍도.
본 발명에 따른 DDR SDRAM에서의 포스트앰블 링잉 현상 방지 방법은 (a)DQS 버퍼를 통하여 DQS 신호를 수신하고, 데이타 입력 버퍼를 통하여 복수개의 데이타를 수신하는 단계;(b)상기 DQS 버퍼로부터 출력되는 상기 DQS 신호를 DQS 래치에 저장하는 단계;(c)상기 DQS 신호의 라이징 에지에 동기되어 제 1 신호를 발생시키고, 상기 DQS 신호의 폴링 에지에 동기되어 제 2 신호를 발생시키는 단계;(d)상기 제 1 신호의 라이징 에지에 동기되어 상기 데이타 입력 버퍼로부터 출력되는 상기복수개의 데이타중에서 첫번째 데이타를 상기 데이타 입력 래치에 저장는 단계;(e)상기 제 2 신호의 라이징 에지에 동기되어 상기 데이타 입력 버퍼로부터 출력되는 상기복수개의 데이타중에서 두번째 데이타를 상기 데이타 입력 래치에 저장는 단계;(f)상기 제 2 신호의 폴링 에지에 동기되어 상기 데이타 입력 래치에 저장된 상기 첫번째 및 두번째 데이타를 데이타 입력 입출력 감지 증폭기로 전달하는 단계를 구비하며, (g)상기 단계(d)에서의 상기 제 1 신호의 라이징 에지에 동기되어 발생하는 제어신호를 이용하여 상기 DQS 래치의 동작을 제어한다.
본 발명에 있어서, 상기 제어 신호가 하이 레벨로 인에이블 상태를 유지하는 동안, 상기 DQS 래치의 동작을 차단한다.
본 발명에 있어서, 상기 제어 신호는 상기 데이타 입력 감지 증폭기를 인에이블시키는 데이타 인력 스트로브 펄스신호에 의하여 디스에이블된다.
본 발명에 있어서, 상기 제1 신호의 라이징 에지에 동기되어 상기 제어 신호를 발생하는 링잉 현상 차단부는 자체의 지연 시간을 조절하여, 상기 제어 신호의 인에이블 구간을 조절할 수 있다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.
도 3은 메모리 장치에서의 포스트앰블 링잉 현상 방지를 위한 본 발명에 따른 데이타 입력부의 블록도를 도시한다.
도 3에서, DQS 버퍼(300)는 DQS 신호를 수신하여 버퍼링하는 장치이고, DQS 래치(310)는 DQS 버퍼(300)로부터 출력된 신호를 수신하여 래치하는 기능을 갖는다.
데이타 입력 버퍼인 Din 버퍼(320)는 데이타(DQ)를 수신하여 버퍼링하는 장치이고, 데이타 입력 래치인 Din 래치(330)는 Din 버퍼(320)로부터 출력된 신호를 수신하여 래치하는 기능을 갖는다.
데이타 입출력 감지 증폭기인 Din IOSA(350)는 데이타 입력 버퍼인 Din 래치(330)로부터 출력되는 데이타를 수신하여 증폭한 다음, 그 증폭된 데이타를 글로벌 입출력 라인으로 전달하는 기능을 갖는다.
마지막으로, 본 발명의 특징부인 링잉 현상 차단부(340)는 DQS 래치로부터 출력되는 DQS 신호의 라이징 에지가 발생하는 경우, 그 반전 신호를 수신하여 Din 래치(330)의 동작을 제어하는 신호(Dis_dqs)를 출력한다.
이하, 도 3에 도시된 회로의 동작을 설명한다.
라이트 동작에 있어서, 외부로부터 입력되는 첫번째 DQS 신호의 라이징 에지와 폴링 에지에 동기되어 Din 래치(330)에 데이타(DQ: 예컨대 도 1의 데이타 1, 2)가 저장된다.
Din 래치(330)에 저장된 데이타(DQ)는 DQS 래치(310)로부터 출력되는 DQS 신호의 폴링 에지에 동기되어 정렬(alignment)된 다음, Din IOSA(350)으로 인가된다. 여기서, DQS 래치(310)로부터 출력되는 DQS 신호의 폴링 에지에 동기되고 정렬되어 Din IOSA(350)으로 인가되는 데이타는 algn_f 로 표시하였다.
다음, Din IOSA(350)에 저장된 데이타는 Din IOSA(350)의 동작을 인에이블시키는 데이타 인 스트로브 펄스 신호(data in strobe pulse: dinstbp)에 의하여 글로벌 입출력 라인으로 데이타를 전달한다.
상기의 동작은 두번째 DQS 신호의 라이징 에지와 폴링 에지에 동기되어 Din래치(330)에 데이타(DQ: 예컨대 도 1의 데이타 3, 4)에도 동일하게 적용된다.
참고로, DQS 신호에 의하여 제 1신호와 제 2 신호(dsrt2, dsft2)가 발생하며, 제 1 신호는 DQS 신호의 라이징 시점에 동기되어 발생하며, 제 2 신호는 DQS 신호의 폴링 시점에 동기되어 발생한다. 그리고, 데이타 입력 래치로의 데이타 입력은 제 1 신호와 제 2 신호의 라이징 에지에 동기되어 각각 데이타가 래치되며, 제 2 신호의 폴링 시점에 데이타 입력 감지 증폭기로 전달된다.
그런데, 종래 기술에서 설명한 바와같이, 포스트앰블후에 링잉 현상이 초래되는 경우, 링잉 현상으로 발생된 잘못된 DQS 신호의 라이징 및 폴링 에지에 동기되어, 마지막 DQS 신호(예컨대 도 1의 두번째 DQS 신호)의 폴링 에지에 동기되어 Din 래치(330)에 저장 및 정렬되어 있던 데이타(3, 4)는 오류 데이타(도 1 의 5, 6)로 대체되는 경우가 초래된다.
이러한 링잉 현상을 차단하기 위하여, 본 발명에서는 도 3에 도시된 바와같이, 링잉 현상 차단부(340)를 제공하고 있다.
링잉 현상 차단부(340)는 DQS 래치로부터 출력되는 DQS 신호의 라이징 에지가 발생하는 경우, 그 반전 신호를 수신하여 DQS 래치(320)의 동작의 차단을 위한 제어 신호(dis_dqs)를 출력한다.
그 후, 링잉 현상 차단부(340)는 데이타 인 스트로브 펄스 신호(dinstbp) 또는 그와 동일 주기의 파형을 갖는 또 다른 타이밍 신호(예컨대, clkp4)에 의하여 Din 래치(330)에 새로운 데이타가 인가될 수 있도록 DQS 래치의 차단을 해제한다.
즉, 본 발명에서는 DQS 래치로부터 출력되는 신호(dsr2: DQS 신호의 라이징에지에 동기되어 출력되는 신호)에 동기되어 DQS 래치를 제어하는 신호(dis_dsb)를 발생시킴으로써, 종래의 경우보다 시간적으로 앞서서 DQS 래치를 제어할 수 있는 장점이 있다. 이 경우, dsft2(dsf2: DQS 신호의 폴링 에지에 동기되어 출력되는 신호)에 동기되어 DQS 래치의 동작을 제어하던 종래의 경우보다 시간적 마아진이 큼을 알 수 있다. 이 경우, dis_dsb 에 의하여 DQS 래치를 차단하는 시간적 구간은 도 4 에 방어 구간으로 표시되어 있다. 참고로, 도 4 에서 알 수 있듯이, 방어 구간동안은 DQS 래치의 동작이 차단되며, DQS 링잉이 발생되는 경우도 효과적으로 차단되고 있음을 알 수 있다. 방어 구간의 해제는 전술한 바와같이, 링잉 현상 차단부(340)에 의하여 이루어진다. 즉, 데이타 인 스트로브 펄스 신호(dinstbp) 또는 그와 동일 주기의 파형을 갖는 또 다른 타이밍 신호(예컨대, clkp4)에 의하여 Din 래치(330)에 새로운 데이타가 인가될 수 있도록 DQS 래치를 제어한다.
이하, 도 3에 사용된 신호의 타이밍도를 도시한 도 4a, 4b를 참조하여 본 발명에 따른 포스트앰블 링잉 현상 방지 방법을 설명한다. 참고로, 도 4a의 파형도는 tDQSS가 0.75tCK 인 경우의 포스트앰블 링잉 현상 방지 방법을 나타내고, 도 4b의 파형도는 tDQSS가 1.25tCK 인 경우의 포스트앰블 링잉 현상 방지 방법을 나타낸다.
도 4a에서 알 수 있듯이, 링잉 현상 차단부(340)로부터 출력되는 제어 신호(dis_dqs)는 dsrt2 신호에 의하여 하이 레벨로 인에이블된다. 제어 신호(dis_dqs)의 하이 레벨 구간(인에이블 구간)은 방어 구간이다. 제어 신호(dis_dqs)의 로우 레벨 구간(디스에이블 구간)은 리세트 구간으로서 DQS 래치(320)의 정상 동작을 가능하게 한다. 도시된 바와같이, DQS 신호에 링잉 현상이 초래된 경우, 제어 신호(dis_dqs)는 인에이블 상태를 유지하고 있으므로, DQS 래치(320)의 동작이 차단되어 링잉이 방지됨을 알 수 있다.
tDQSS가 1.25tCK 인 경우의 포스트앰블 링잉 현상 방지 방법을 설명하는 도 4b의 경우도 도 4a의 경우와 사실상 동일하며, clkp4 는 dinstbp 신호와 동일한 타이밍 클락을 갖는 신호를 나타낸다. 참고로, 도 3 에서 알 수 있듯이, dinstbp 신호(즉, 도 4 의 clkp4 신호)의 라이징 에지에서 Din IOSA 에 저장된 데이타는 글로벌 입출력 라인으로 전달된다. 참고로, 도 4a, 4b 에 있어서, 방어 구간의 폭은 링잉 현상 차단부(340)내의 지연 시간을 조절함으로써 가능하다.
상술한 바와같이, 본 발명에 따른 메모리 장치에서의 포스트앰블 링잉 현상 방지 방법은 유효한 데이타가 데이타 입력 래치에 저장되고 정렬된 경우, 링잉 현상 차단부를 이용하여 상기 정렬된 데이타가 바뀌지 않도록 하고, 데이타 인 스트로브 펄스 신호에 의하여 글로벌 입출력 라인으로 상기 데이타가 전송된 후에, 상기 데이타 입력 래치가 정상적으로 다음 데이타(새로운 데이타)를 수신할 수 있도록 한다. 즉, 본 발명은 라이트 동작시 포스트앰블 링잉 현상으로 비유효한 데이타가 메모리 셀에 라이트되는 것을 방지하기 위하여, 데이타 인 스트로브 펄스 신호를 이용하고 있으며, 또한 데이타 인 스트로브 펄스 신호가 인가되기 전에는 일정 시간동안 데이타 입력 래치에 저장된 데이타를 유지하도록 하고 있다. 또한, 본 발명의 기술적 사상은 일반적인 DDR SDRAM 이외에도 동일하게 적용될 수 있음을 당업자는 충분히 예측할 수 있을 것이다.
이상에서 알 수 있는 바와같이, 본 발명에 따른 방법으로 포스트앰블의 링잉 현상에 의한 오동작을 방지하는 회로를 구성하는 경우, data rate 400MHz 이상의 고속 동작에서도 안정적으로 라이트 동작을 할 수 있으며, 또한, 도 4a, 4b에서 알 수 있듯이, tDQSS가 0.75tCK 내지 1.25tCK 인 조건하에서 안정적인 라이트 동작을 수행할 수 있다.

Claims (4)

  1. DDR SDRAM에서의 포스트앰블 링잉 현상 방지 방법에 있어서,
    (a)DQS 버퍼를 통하여 DQS 신호를 수신하고, 데이타 입력 버퍼를 통하여 복수개의 데이타를 수신하는 단계;
    (b)상기 DQS 버퍼로부터 출력되는 상기 DQS 신호를 DQS 래치에 저장하는 단계;
    (c)상기 DQS 신호의 라이징 에지에 동기되어 제 1 신호를 발생시키고, 상기 DQS 신호의 폴링 에지에 동기되어 제 2 신호를 발생시키는 단계;
    (d)상기 제 1 신호의 라이징 에지에 동기되어 상기 데이타 입력 버퍼로부터 출력되는 상기복수개의 데이타중에서 첫번째 데이타를 상기 데이타 입력 래치에 저장는 단계;
    (e)상기 제 2 신호의 라이징 에지에 동기되어 상기 데이타 입력 버퍼로부터 출력되는 상기복수개의 데이타중에서 두번째 데이타를 상기 데이타 입력 래치에 저장는 단계;
    (f)상기 제 2 신호의 폴링 에지에 동기되어 상기 데이타 입력 래치에 저장된 상기 첫번째 및 두번째 데이타를 데이타 입력 입출력 감지 증폭기로 전달하는 단계를 구비하며,
    (g)상기 단계(d)에서의 상기 제 1 신호의 라이징 에지에 동기되어 발생하는 제어신호를 이용하여 상기 DQS 래치의 동작을 제어하는 것을 특징으로 하는 DDRSDRAM에서의 포스트앰블 링잉 현상 방지 방법.
  2. 제 1 항에 있어서, 상기 제어 신호가 하이 레벨로 인에이블 상태를 유지하는 동안, 상기 DQS 래치의 동작을 차단하는 것을 특징으로 하는 DDR SDRAM에서의 포스트앰블 링잉 현상 방지 방법.
  3. 제 2 항에 있어서, 상기 제어 신호는 상기 데이타 입력 감지 증폭기를 인에이블시키는 데이타 인력 스트로브 펄스신호에 의하여 디스에이블되는 것을 특징으로 하는 DDR SDRAM에서의 포스트앰블 링잉 현상 방지 방법.
  4. 제 1 항에 있어서, 상기 제 1 신호의 라이징 에지에 동기되어 상기 제어 신호를 발생하는 링잉 현상 차단부는 자체의 지연 시간을 조절하여, 상기 제어 신호의 인에이블 구간을 조절할 수 있는 것을 특징으로 하는 DDR SDRAM에서의 포스트앰블 링잉 현상 방지 방법.
KR1020030043901A 2003-06-30 2003-06-30 Ｄｄｒ ｓｄｒａｍ에서의 포스트앰블 링잉 현상 방지 방법 KR20050002521A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030043901A KR20050002521A (ko) 2003-06-30 2003-06-30 Ｄｄｒ ｓｄｒａｍ에서의 포스트앰블 링잉 현상 방지 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043901A KR20050002521A (ko) 2003-06-30 2003-06-30 Ｄｄｒ ｓｄｒａｍ에서의 포스트앰블 링잉 현상 방지 방법

Publications (1)

Publication Number Publication Date
KR20050002521A true KR20050002521A (ko) 2005-01-07

Family

ID=37218028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043901A KR20050002521A (ko) 2003-06-30 2003-06-30 Ｄｄｒ ｓｄｒａｍ에서의 포스트앰블 링잉 현상 방지 방법

Country Status (1)

Country Link
KR (1) KR20050002521A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7143258B2 (en) * 2003-07-15 2006-11-28 Hynix Semiconductor Inc. Method and device for masking ringing in a DDR SDRAM

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7143258B2 (en) * 2003-07-15 2006-11-28 Hynix Semiconductor Inc. Method and device for masking ringing in a DDR SDRAM

Similar Documents

Publication Publication Date Title
KR102367967B1 (ko) 명령 지연 조절 회로를 포함하는 장치 및 방법
US8456924B2 (en) Semiconductor memory device and method for operating the same
KR100435612B1 (ko) 클록 버니어 조정
KR100499417B1 (ko) 디디알 에스디램에서의 링잉 현상 방지 방법 및 그 장치
KR101043725B1 (ko) 데이터 스트로브 신호 생성 회로 및 신호 생성 방법
US7164609B2 (en) Device for controlling data output for high-speed memory device and method thereof
KR100543937B1 (ko) 데이터 출력제어회로
KR20010108751A (ko) 반도체 메모리 장치에서 어드레스 및 데이터 억세스타임을 고속으로 하는 제어 및 어드레스 장치
US11146275B2 (en) Signal generation circuit and a semiconductor apparatus using the signal generation circuit
KR20140026179A (ko) 반도체 장치의 도메인 크로싱 회로
KR100532956B1 (ko) Ｄｄｒ ｓｄｒａｍ에서의 링잉 현상 방지 방법
US8169842B2 (en) Skew detector and semiconductor memory device using the same
KR100761401B1 (ko) 반도체 메모리 장치 및 그 구동 방법
KR100532957B1 (ko) Ｄｄｒ ｓｄｒａｍ에서의 포스트앰블 링잉 현상 방지 방법
US8225032B2 (en) Circuit and method for generating data input buffer control signal
US7706195B2 (en) Strobe signal controlling circuit
US6850444B2 (en) Data input device of a DDR SDRAM
KR20020083586A (ko) 캘리브레이션 될 소정의 클럭신호를 선택하는클럭선택회로를 구비하는 반도체 메모리 장치의 입력회로및 소정의 클럭신호를 선택하는 방법
US20090059700A1 (en) Precharge control circuit in semiconductor memory apparatus
KR20050002521A (ko) Ｄｄｒ ｓｄｒａｍ에서의 포스트앰블 링잉 현상 방지 방법
KR100865561B1 (ko) 데이터 출력 제어 장치
KR20040037798A (ko) 초기 딜레이를 제어하는 디지털 ｄｌｌ 회로
US20230291672A1 (en) Data transmission circuit and operation method thereof
KR20090103497A (ko) 데이터 입력 버퍼
KR100312967B1 (ko) 반도체메모리소자의데이터스트로브신호를구동하기위한어드레스발생장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination