KR20050002140A - 횡전계형 액정표시장치 및 그 제조방법 - Google Patents

횡전계형 액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20050002140A
KR20050002140A KR1020030043466A KR20030043466A KR20050002140A KR 20050002140 A KR20050002140 A KR 20050002140A KR 1020030043466 A KR1020030043466 A KR 1020030043466A KR 20030043466 A KR20030043466 A KR 20030043466A KR 20050002140 A KR20050002140 A KR 20050002140A
Authority
KR
South Korea
Prior art keywords
wiring
layer
material layer
electrode
gate
Prior art date
Application number
KR1020030043466A
Other languages
English (en)
Other versions
KR100930919B1 (ko
Inventor
안병철
김웅권
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030043466A priority Critical patent/KR100930919B1/ko
Priority to US10/878,037 priority patent/US7196759B2/en
Publication of KR20050002140A publication Critical patent/KR20050002140A/ko
Application granted granted Critical
Publication of KR100930919B1 publication Critical patent/KR100930919B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명에서는, 개구율 저하를 방지하고 화질을 개선할 수 있는 횡전계형 액정표시장치 및 그 제조 방법을 제공하기 위하여, 제 1 방법에서는 저항값이 낮은 제 1 절연층 상에 제 1 전극 물질층을 아일랜드 패턴을 형성하고, 상기 제 1 전극 물질층을 덮는 영역에 평탄화 특성이 우수한 제 2 절연층을 형성하고, 상기 제 2 절연층 상부에서 제 1 전극 물질층과 연결되며, 실질적인 전극 역할을 하는 제 2 전극 물질층을 형성하는 제조 단계를 포함하고, 제 2 방법에서는 상기 제 1 절연층을 블랙매트릭스로, 제 2 절연층을 컬러필터층으로 형성하는 제조 단계를 포함함으로써, 개구율 향상 및 콘트라스트 개선, 크로스토크 최소화 효과를 거둘 수 있고, 또한 상기 제 1, 2 절연층을 블랙매트릭스 및 컬러필터층으로 형성하는 COT 구조를 포함하여, 합착마진의 제거를 통해 개구율 향상 효과 및 콘트라스트 개선 효과를 거둘 수 있는 장점을 가진다.

Description

횡전계형 액정표시장치 및 그 제조방법{In-Plane Switching mode Liquid Crystal Display Device and A method for manufacturing the same}
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것이며, 특히 횡전계형(IPS ; In-Plane Switching) 액정표시장치 및 그의 제조방법에 관한 것이다.
최근에, 액정표시장치는 소비전력이 낮고 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 표시장치로 각광받고 있다.
상기 액정표시장치는 투명 전극이 형성된 두 기판 사이에 액정을 주입하고, 두 기판의 바깥면에 편광판을 각각 위치시켜 형성되며, 액정분자의 이방성에 따른 빛의 편광특성을 변화시켜 영상효과를 얻는 비발광 소자에 해당된다.
현재에는, 각 화소를 개폐하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor ; TFT)가 화소마다 배치되는 능동행렬방식 액정표시장치(AM-LCD ; Active Matrix Liquid Crystal Display)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
일반적인 액정표시장치는, 두 기판의 내부면에 각각 형성된 전극(공통 전극,화소 전극) 간에 상-하로 걸리는 수직 전기장에 의해 액정을 구동시키는 방식으로써, 이러한 구동 방식에 의해 투과율과 개구율 등의 특성이 우수하다.
그러나, 전술한 수직 전기장에 의한 액정구동은 시야각 특성이 우수하지 못하므로, 이를 개선하기 위해 수평 전기장에 의해 액정을 구동시켜 광시야각 특성을 가지는 횡전계형 액정표시장치가 제안되고 있다.
도 1은 일반적인 횡전계형 액정표시장치의 구동원리 설명을 위한 개략적인 단면도로서, 제 1, 2 기판(10, 20)이 서로 대향되게 배치되어 있고, 제 1, 2 기판(10, 20) 사이에 액정층(30)이 개재되어 있는 구조에서, 제 1 기판(10) 내부면에는 제 1, 2 전극(12, 14)이 모두 형성되어 있고, 상기 제 2 기판(20)에는 별도의 전극이 생략되어 있는 것을 특징으로 한다. 한 예로, 상기 제 1 전극(12)이 공통 전극일 경우, 제 2 전극(14)은 화소 전극에 해당된다.
상기 제 1, 2 전극(12, 14) 사이에는 수평전계(16)가 형성되며, 상기 수평전계(16)에 의해 액정층(30)의 액정분자(32)가 수평방향으로 배열되는 것을 특징으로 한다.
이러한 전계 특성에 의해, 표시화면을 정면에서 보았을 때 상/하/좌/우 방향으로 약 80 ~ 85°방향에서 가시할 수 있는 시야각 향상효과를 얻을 수 있다.
이하, 도 2a, 2b는 종래의 횡전계형 액정표시장치에 대한 평면도로서, 도 2a는 어레이 기판에 대한 도면이고, 도 2b는 컬러필터 기판에 대한 도면이다.
도 2a에서는, 제 1 방향으로 게이트 배선(42)이 형성되어 있고, 상기 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(58)이 형성되어 있으며, 상기 게이트배선(42) 및 데이터 배선(58)이 교차되는 지점에는 박막트랜지스터(T)가 형성되어 있다. 상기 게이트 배선(42) 및 데이터 배선(58)이 교차되는 영역은 화면을 구현하는 최소 단위인 화소 영역(P)으로 정의된다.
그리고, 상기 제 1 방향으로 게이트 배선(42)과 이격되게 공통 배선(46)이 형성되어 있고, 공통 배선(46)을 덮는 영역에는 공통 배선(46)과 연결되는 보조 공통배선(69)이 화소 영역(P) 단위로 형성되어 있고, 보조 공통배선(69)에서는 제 2 방향으로 다수 개의 공통 전극(70)이 분기되어 있다. 상기 박막트랜지스터(T)와 연결되어 인출배선(66)이 형성되어 있고, 인출배선(66)에서는 제 2 방향으로 전술한 공통 전극(70)과 서로 엇갈리게 배치된 방향으로 다수 개의 화소 전극(68)이 분기되어 있다.
상기 인출 배선(66) 및 화소 전극(68)과, 상기 보조 공통배선(69) 및 공통 전극(70)은 동일 공정에서 동일 물질로 형성되며, 한 예로 투명 도전성 물질로 형성될 수 있다.
도 2b는, 상기 도 2a에서 정의된 화소 영역(상기 도 2a의 P)을 오픈부(81)로 하며, 액정(미도시)이 구동되지 않는 영역에서의 빛을 차단하는 역할의 블랙매트릭스(82)가 형성되어 있고, 상기 블랙매트릭스(82)를 컬러별 경계부로 하여 적, 녹, 청 컬러필터(84a, 84b, 84c)가 차례대로 배열된 구조의 컬러필터층(84)이 형성되어 있다.
횡전계형 액정표시장치용 컬러필터 기판에는 별도의 전극 물질이 생략되므로, 컬러필터층(84)을 평탄화를 위한 물질층이 요구되며, 이에 따라 상기 컬러필터층(84)을 덮는 영역에는 오버코트층(86)이 형성되어 있다.
도 3은 상기 도 2a, 2b의 절단선 III-III에 따라 절단된 단면을 액정층이 개재된 상태에서 도시한 단면도이다.
도시한 바와 같이, 제 1 기판(40) 상에 게이트 전극(44) 및 공통 배선(46)이 각각 형성되어 있고, 게이트 전극(44) 및 공통 배선(46)을 덮는 영역에 게이트 절연막(48)이 형성되어 있으며, 게이트 전극(44)을 덮는 상부에는 반도체층(50)이 형성되어 있고, 반도체층(50) 상부에는 서로 이격되게 소스 전극(54) 및 드레인 전극(56)이 형성되어 있다. 상기 소스 전극(54)과 연결되어 데이터 배선(56)이 형성되어 있다.
상기 반도체층(50)과 소스 전극(54) 및 드레인 전극(56)은 서로 대응된 패턴 구조로 이루어져 있어, 상기 데이터 배선(56)의 하부층에는 반도체층(50)과 일체형 패턴을 이루는 반도체 물질층(52)이 위치한다.
상기 게이트 전극(44), 반도체층(50), 소스 전극(54), 드레인 전극(56)은 박막트랜지스터(T)를 이루고, 상기 박막트랜지스터(T)를 덮는 영역에는 드레인 전극(56)을 일부 노출시키는 드레인 콘택홀(60)과, 상기 공통 배선(46)을 일부 노출시키는 영역에서 게이트 절연막(48)과 공통적으로 공통배선 콘택홀(62)을 가지는 보호층(64)이 형성되어 있다.
상기 보호층(64) 상부에는, 드레인 콘택홀(60)을 통해 드레인 전극(56)과 연결되는 인출 배선(66)과, 상기 인출 배선(66)과 일체형 패턴을 이루는 화소전극(68)과, 상기 공통배선 콘택홀(62)을 통해 공통 배선(46)과 연결되는 보조 공통배선(69)이 형성되어 있고, 도면으로는 상세히 제시하지 않았지만 보조 공통배선(69)과 일체형 패턴을 이루며, 상기 화소 전극(68)과 일정간격 이격된 상태에서 이웃하여 공통 전극(70)이 형성되어 있다.
그리고, 상기 제 2 기판(80) 내부면에는, 박막트랜지스터(T), 데이터 배선(56), 공통 배선(46)과 대응된 위치에 블랙매트릭스(82)가 형성되어 있고, 블랙매트릭스(82) 하부에는 블랙매트릭스(82)를 컬러별 경계부로 하여, 컬러필터층(84)이 형성되어 있다. 도면 상에는 컬러필터층(84)의 적, 청 컬러필터(84a, 84c)가 도시되어 있다.
상기 컬러필터층(84) 하부에는, 컬러필터층(84)의 평탄화를 위한 오버코트층(86)이 형성되어 있다.
그리고, 상기 제 1, 2 기판(40, 80) 사이에는, 상기 공통 전극(70)과 화소 전극(68) 간에 발생하는 수평전계(88)에 의해 구동되는 액정 분자(89)를 가지는 액정층(90)이 개재되어 있다. 도면으로 상세히 제시하지 않았지만, 실질적으로 상기 액정층(90)과 접하는 기판면에는 배향막이 형성된다.
이러한 구조에서는, 블랙매트릭스를 이용하여 비표시 영역에서의 빛을 차단하게 된다. 즉, 블랙매트릭스가 형성된 기판에 대한 대향 기판에서의 비표시 영역과 차단되는 영역에 블랙매트릭스가 위치해야 하므로, 두 기판의 미스 얼라인(mis-align)을 고려하여 합착 마진 설계에 따라 블랙매트릭스의 선폭이 증가되고 이에 따라 개구율 손실이 커지게 된다. 만약, 개구율 손실을 고려하여 합착 마진 설계가부족시에는 빛샘 현상 등에 의해 콘트라스트, 크로스토크(cross-talk) 등의 화질 불량이 발생하는 문제점이 있었다.
이러한 문제점을 해결하기 위하여, 본 발명에서는 개구율 저하를 방지하고 화질을 개선할 수 있는 횡전계형 액정표시장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
이를 위하여, 본 발명에서는 박막트랜지스터가 형성된 기판 상에, 저항값이 큰 절연물질로 이루어진 절연층을 사이에 두고 서로 연결된 제 1, 2 전극 물질층의 연결구조로 이루어지고, 동일 단계에서 동일 물질로 이루어진 공통 전극 및 화소 전극을 포함하는 횡전계형 액정표시장치 및 그 제조 방법을 제공하고자 한다.
도 1은 일반적인 횡전계형 액정표시장치의 구동원리 설명을 위한 개략적인 단면도.
도 2a, 2b는 종래의 횡전계형 액정표시장치에 대한 평면도로서, 도 2a는 어레이 기판에 대한 도면이고, 도 2b는 컬러필터 기판에 대한 도면.
도 3은 상기 도 2a, 2b의 절단선 III-III에 따라 절단된 단면을 액정층이 개재된 상태에서 도시한 단면도.
도 4a 내지 4c는 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치에 대한 도면으로서, 도 4a는 어레이 기판에 대한 평면도, 도 4b는 컬러필터 기판에 대한 평면도, 도 4c는 상기 도 4a, 4b의 절단선 IVc-IVc에 따라 절단된 단면을 액정층을 포함한 구조로 도시한 단면도.
도 5a 내지 5f, 도 6a 내지 6f는 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치용 기판의 제조 공정을 단계별로 나타낸 도면으로서, 도 5a 내지 5f는 평면도이고, 도 6a 내지 6f는 상기 도 5a 내지 5f의 절단선 VI-VI에 따라 절단된 단면을 도시한 단면도.
도 7a, 7b는 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치에 대한 도면으로서, 도 7a는 COT 구조 어레이 기판에 대한 평면도이고, 도 7b는 상기 도 7a의 절단선 VIIb-VIIb에 따라 절단된 단면을 대향 기판 및 액정층을 포함하여 도시한 단면도.
도 8a 내지 8e, 도 9a 내지 9e는 본 발명의 제 2 실시예에 따른 COT 구조 횡전계형 액정표시장치용 기판의 제조 공정을 단계별로 나타낸 도면으로서, 도 8a 내지 8e는 평면도이고, 도 9a 내지 9e는 상기 도 8a 내지 8e의 절단선 IX-IX에 따라 절단된 단면을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
110 : 제 1 기판 114 : 게이트 전극
116 : 공통 배선 118 : 게이트 절연막
122 : 반도체 물질층 124 : 반도체층
124a : 액티브층 124b : 오믹콘택층
126 : 소스 전극 128 : 드레인 전극
132 : 제 1 절연층 34 : 공통배선 콘택홀
136 : 제 1 인출배선 물질층 138 : 제 1 보조 공통배선 물질층
142 : 제 2 절연층 144 : 화소 전극
146 : 공통 전극 148 : 인출 배선
150 : 보조 공통배선 170 : 제 2 기판
174 : 블랙매트릭스 176 : 컬러필터층
180 : 오버코트층
T : 박막트랜지스터
상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는 제 1 기판 상에, 제 1 방향으로 형성된 게이트 배선과; 상기 제 1 방향으로, 상기 게이트 배선과 이격되게 위치하는 공통 배선과; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과; 상기 게이트 배선 및 데이터 배선이 교차되는 지점에 위치하며, 상기 게이트 배선에서 분기된 게이트 전극과, 상기 데이터 배선에서 분기된 소스 전극과, 상기 소스 전극과 일정간격 이격되게 위치하는 드레인 전극으로 이루어진 박막트랜지스터와; 상기 드레인 전극을 노출시키는 범위의 박막트랜지스터를 덮는 영역과, 상기 게이트 배선 및 데이터 배선을 덮는 영역과, 상기 공통 배선을 일부 노출시키는 공통배선 콘택홀을 가지며, 상기 공통 배선과 일부 중첩되게 위치하고, 저항값이 높은 절연물질로 이루어진 제 1 절연층과; 상기 제 1 절연층과 일정간격 중첩되며, 상기 드레인 전극과 연결되는 제 1 인출배선 물질층 및 상기 공통 배선과 연결되는 제 1 보조 공통배선 물질층과; 상기 게이트 배선 및 데이터 배선이 교차되는 영역으로 정의되는 화소 영역에 위치하며, 상기 제 1 절연층을 경계부로 하여 상기 제 1 절연층과 중첩되는 제 1 인출배선 물질층 및 제 1 보조 공통배선 물질층 영역을 노출시키는 범위에 형성되며, 저항값이 높은 유기 절연물질로 이루어진 제 2 절연층과; 상기 제 2 절연층 상부에서, 상기 제 1 인출배선 물질층과 연결되는 제 2 인출배선 물질층과, 상기 제 2 인출배선 물질층에서 제 2 방향으로 분기된 다수 개의 화소 전극과; 상기 제 2 절연층 상부에서, 상기 제 1 보조 공통배선 물질층과 연결되는 제 2 보조 공통배선 물질층과, 상기 제 2 보조 공통배선 물질층에서 제 2 방향으로 상기 화소 전극과 엇갈리게 분기된 다수 개의 공통 전극과; 상기 제 1 기판과 대향되게 배치된 제 2 기판과; 상기 제 2 기판 내부면에서, 상기 화소 영역을 오픈부로 하는 블랙매트릭스와; 상기 오픈부 영역에서, 상기 블랙매트릭스를 컬러별 경계부로 하여 형성된 적, 녹, 청 컬러필터가 차례대로 배열된 구조의 컬러필터층과; 상기 제 1, 2 기판 사이에 개재된 액정층을 포함하며, 상기 공통 전극 및 화소 전극은 동일 공정에서 동일 물질로 이루어지고, 상기 액정층은 상기 공통 전극과 화소 전극 간에 발생되는 수평전계에 의해 구동되는 횡전계형 액정표시장치를 제공한다.
본 발명의 제 2 특징에서는, 제 1 기판 상에, 제 1 방향으로 형성된 게이트 배선과; 상기 제 1 방향으로, 상기 게이트 배선과 이격되게 위치하는 공통 배선과; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과; 상기 게이트 배선 및 데이터 배선이 교차되는 지점에 위치하며, 상기 게이트 배선에서 분기된 게이트 전극과, 상기 데이터 배선에서 분기된 소스 전극과, 상기 소스 전극과 일정간격 이격되게 위치하는 드레인 전극으로 이루어진 박막트랜지스터와; 상기 드레인 전극을 노출시키는 범위의 박막트랜지스터를 덮는 영역과, 상기 게이트 배선 및 데이터 배선을 덮는 영역과, 상기 공통 배선을 일부 노출시키는 범위에서 상기 공통 배선과 일부 중첩되게 형성된 블랙매트릭스와; 상기 블랙매트릭스와 일정간격 중첩되며, 상기 드레인 전극과 연결되는 제 1 인출배선 물질층 및 상기 공통 배선과 연결되는 제 1 보조 공통배선 물질층과; 상기 게이트 배선 및 데이터 배선이 교차되는 영역으로 정의된 화소 영역에 상기 블랙매트릭스를 컬러별 경계부로 하며, 상기 블랙매트릭스와 중첩되는 제 1 인출배선 물질층 및 제 1 보조 공통배선 물질층 영역을 노출시키는 범위에 형성되며, 상기 화소 영역별로 적, 녹, 청 컬러필터가 차례대로 배열된 구조로 이루어진 컬러필터층과; 상기 컬러필터층 상부에서, 상기 제 1 인출배선 물질층과 연결되는 제 2 인출배선 물질층과, 상기 제 2 인출배선 물질층에서 제 2 방향으로 분기된 다수 개의 화소 전극과; 상기 컬러필터층 상부에서, 상기 제 1 보조 공통배선 물질층과 연결되는 제 2 보조 공통배선 물질층과, 상기 제 2 보조 공통배선 물질층에서 제 2 방향으로 상기 화소 전극과 엇갈리게 분기된 다수 개의 공통 전극과; 상기 제 1 기판과 대향되게 배치된 제 2 기판과; 상기 제1, 2 기판 사이에 개재된 액정층을 포함하며, 상기 공통 전극 및 화소 전극은 동일 공정에서 동일 물질로 이루어지고, 상기 액정층은 상기 공통 전극과 화소 전극 간에 발생되는 수평전계에 의해 구동되는 횡전계형 액정표시장치를 제공한다.
본 발명의 제 3 특징에서는, 제 1 기판 상에, 제 1 방향으로 형성된 게이트 배선과; 상기 제 1 방향으로, 상기 게이트 배선과 이격되게 위치하는 공통 배선과; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과; 상기 게이트 배선 및 데이터 배선이 교차되는 지점에 위치하며, 상기 게이트 배선에서 분기된 게이트 전극과, 상기 데이터 배선에서 분기된 소스 전극과, 상기 소스 전극과 일정간격 이격되게 위치하는 드레인 전극으로 이루어진 박막트랜지스터와; 상기 드레인 전극 및 공통 배선을 일부 노출시키는 영역에 형성된 제 1 절연층과; 상기 제 1 절연층과 일정간격 중첩되며, 상기 드레인 전극과 연결되는 제 1 인출배선 물질층 및 상기 공통 배선과 연결되는 제 1 보조 공통배선 물질층과; 상기 제 1 인출배선 물질층 및 제 1 보조 공통배선 물질층을 노출시키는 범위에서, 상기 제 1 절연층과 이웃하는 영역에 형성된 제 2 절연층과; 상기 제 2 절연층을 덮는 영역에서, 상기 제 1 인출배선 물질층과 연결되는 제 2 인출배선 물질층과, 상기 제 2 인출배선 물질층에서 제 2 방향으로 분기된 다수 개의 화소 전극과; 상기 제 2 절연층을 덮는 영역에서, 상기 제 1 보조 공통배선 물질층과 연결되는 제 2 보조 공통배선 물질층과, 상기 제 2 보조 공통배선 물질층에서 제 2 방향으로 상기 화소 전극과 엇갈리게 분기된 다수 개의 공통 전극과; 상기 제 1 기판과 대향되게 배치된 제 2 기판과; 상기 제 1, 2 기판 사이에 개재된 액정층을 포함하며, 상기 공통 전극 및 화소전극은 동일 공정에서 동일 물질로 이루어지고, 상기 액정층은 상기 공통 전극과 화소 전극 간에 발생되는 수평전계에 의해 구동되는 횡전계형 액정표시장치를 제공한다.
본 발명의 제 1 특징에 따른 상기 게이트 배선 및 공통 배선은 동일 공정에서 동일 물질로 이루어지고, 상기 게이트 배선 및 공통 배선을 직접적으로 덮는 영역에는, 상기 제 1 절연층과 공통배선 콘택홀을 공통적으로 가지는 게이트 절연막이 형성되고, 본 발명의 제 2 특징에 따른 상기 게이트 배선 및 공통 배선은 동일 공정에서 동일 물질로 이루어지고, 상기 게이트 배선 및 공통 배선을 직접적으로 덮는 영역에는, 상기 공통 배선을 일부 노출시키는 공통배선 콘택홀을 가지는 게이트 절연막이 형성되고, 상기 제 1 절연층은, 상기 게이트 절연막의 공통배선 콘택홀을 노출시키는 범위에서 형성되는 것을 특징으로 한다.
본 발명의 제 3 특징에 따른 상기 게이트 배선 및 공통 배선은 동일 공정에서 동일 물질로 이루어지고, 상기 게이트 배선 및 공통 배선을 덮는 영역에는, 상기 제 1 절연층과 공통적으로 상기 공통 배선을 일부 노출시키는 공통배선 콘택홀을 가지는 게이트 절연막이 형성되고, 상기 게이트 절연막 상부의 게이트 전극을 덮는 영역에는 액티브층, 오믹콘택층이 차례대로 적층된 구조의 반도체층이 위치하고, 상기 반도체층은, 상기 소스 전극 및 드레인 전극의 하부층에 위치하여, 상기 소스 전극 및 드레인 전극과 대응된 패턴 구조로 이루어지고, 상기 반도체층은 데이터 배선과 대응된 패턴 구조로 이루어지는 반도체 물질층과 일체형 패턴으로 이루어진 것을 특징으로 한다.
본 발명의 제 1 내지 제 3 특징에 따른 상기 제 1 절연층은 비유전상수값이 최대 11.0인 물질에서 선택되고, 상기 제 1 절연층을 이루는 물질은, 실리콘 질화막(SiNx), BCB(benzocyclobutene), 포토아크릴(photo acryl) 중 어느 하나에서 선택되며, 상기 제 1 인출배선 물질층 및 제 1 보조 공통배선 물질층을 이루는 물질은, 저항값이 최대 1×106Ω인 물질에서 선택되고, 상기 제 1 인출배선 물질층 및 제 1 보조 공통배선 물질층을 이루는 물질은, 구리(Cu), 크롬(Cr), 몰리브덴(Mo), 티탄(Ti), 탄탈(Ta), 텅스텐(W), ITO 또는 이들의 합금 물질인 AlTa, AlSi, AlTi, AlNd, CuCr, CuMg, MoW, MoTa 중 어느 하나에서 선택되는 것을 특징으로 한다.
본 발명의 제 1 내지 제 3 특징에 따른 상기 제 1 인출배선 물질층 및 제 1 보조 공통배선 물질층은 각각 아일랜드 패턴(island pattern) 구조로 이루어지고, 상기 제 2 절연층을 이루는 물질은, 저항값이 최소 1×1011Ω·㎝인 물질에서 선택되며, 상기 제 2 절연층을 이루는 물질은 BCB이며, 상기 제 2 인출배선 물질층 및 화소 전극과, 상기 제 2 보조 공통배선 물질층 및 공통 전극을 이루는 물질은 투명 도전성 물질에서 선택되고, 상기 블랙매트릭스와 중첩되는 제 1 인출배선 물질층 및 제 1 보조 공통배선 물질층 영역은, 상기 블랙매트릭스 상부 표면으로 연장형성된 영역인 것을 특징으로 한다.
본 발명의 제 1 내지 제 3 특징에 따른 상기 데이터 배선과 인접하게 위치하는 전극은 공통 전극이고, 상기 다수 개의 공통 전극 중 화소 영역별로 양측에 위치하는 공통 전극은 이웃하는 데이터 배선과 일정간격 중첩되게 배치되는 것을 특징으로 한다.
본 발명의 제 2 특징에 따른 상기 데이터 배선과 인접하게 위치하는 전극은 공통 전극이고, 상기 블랙매트릭스는 인접하게 위치하는 공통 전극과 일정간격 중첩되게 위치하는 것을 특징으로 한다.
본 발명의 제 1 내지 제 3 특징에 따른 상기 제 1 인출배선 물질층은, 상기 드레인 전극과 측면 접촉 방식에 의해 전기적으로 연결되는 것을 특징으로 한다.
본 발명의 제 4 특징에서는, 기판 상에 제 1 방향으로, 게이트 전극을 가지는 게이트 배선과, 공통 배선을 각각 형성하는 단계와; 상기 게이트 배선, 게이트 전극, 공통 배선을 덮는 영역에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부의 게이트 전극을 덮는 영역에 반도체층을 형성하는 단계와; 상기 반도체층 상부에 서로 이격되게 위치하는 소스 전극 및 드레인 전극과, 상기 제 1 방향과 교차되는 제 2 방향으로 데이터 배선을 형성하는 단계와; 상기 게이트 전극, 반도체층, 소스 전극, 드레인 전극은 박막트랜지스터를 이루고, 상기 드레인 전극을 노출시키는 범위의 박막트랜지스터를 덮는 영역과, 상기 게이트 배선 및 데이터 배선을 덮는 영역과, 상기 게이트 절연막과 함께 공통 배선을 일부 노출시키는 공통 배선 콘택홀을 가지며, 저항값이 높은 절연물질로 이루어진 제 1 절연층을 형성하는 단계와; 상기 제 1 절연층과 일부 중첩되는 영역에 위치하며, 상기 드레인 전극과 연결되는 제 1 인출배선 물질층 및 상기 공통배선 콘택홀을 통해 공통 배선과 연결되는 제 1 보조 공통배선 물질층을 형성하는 단계와; 상기 게이트 배선 및 데이터 배선의 교차 영역으로 정의되는 화소 영역에 위치하며, 상기 제 1 인출배선 물질층및 제 1 보조 공통배선 물질층을 노출시키는 범위에서 상기 제 1 절연층을 경계부로 하여 형성되고, 비저항값이 높은 유기 절연물질로 이루어진 제 2 절연층을 형성하는 단계와; 상기 제 2 절연층 상부에, 상기 제 1 인출배선 물질층과 연결되는 제 2 인출배선 물질층과, 상기 제 2 인출배선 물질층에서 제 2 방향으로 분기된 다수 개의 화소 전극을 형성하는 단계와; 상기 제 2 절연층 상부에서, 상기 제 1 보조 공통배선 물질층과 연결되는 제 2 보조 공통배선 물질층과, 상기 제 2 보조 공통배선 물질층에서 제 2 방향으로 상기 화소 전극과 엇갈리게 분기된 다수 개의 공통 전극을 형성하는 단계를 포함하며, 상기 화소 전극 및 공통 전극을 형성하는 단계는 동일 물질을 이용한 동일 단계인 횡전계형 액정표시장치용 기판의 제조 방법을 제공한다.
본 발명의 제 5 특징에서는, 기판 상에 제 1 방향으로, 게이트 전극을 가지는 게이트 배선과, 공통 배선을 각각 형성하는 단계와; 상기 게이트 배선, 게이트 전극, 공통 배선을 덮는 영역에 위치하며, 상기 공통 배선을 일부 노출시키는 공통배선 콘택홀을 가지는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부의 게이트 전극을 덮는 영역에 반도체층을 형성하는 단계와; 상기 반도체층 상부에 서로 이격되게 위치하는 소스 전극 및 드레인 전극과, 상기 제 1 방향과 교차되는 제 2 방향으로 데이터 배선을 형성하는 단계와; 상기 게이트 전극, 반도체층, 소스 전극, 드레인 전극은 박막트랜지스터를 이루고, 상기 드레인 전극을 노출시키는 범위의 박막트랜지스터를 덮는 영역과, 상기 게이트 배선 및 데이터 배선을 덮는 영역과, 상기 공통배선 콘택홀을 노출시키는 범위에서 공통 배선과 일부 중첩되며,저항값이 높은 절연물질로 이루어진 블랙매트릭스를 형성하는 단계와; 상기 블랙매트릭스와 일부 중첩되는 영역에 위치하며, 상기 드레인 전극과 연결되는 제 1 인출배선 물질층 및 상기 공통배선 콘택홀을 통해 공통 배선과 연결되는 제 1 보조 공통배선 물질층을 형성하는 단계와; 상기 게이트 배선 및 데이터 배선의 교차 영역으로 정의되는 화소 영역에 위치하며, 상기 제 1 인출배선 물질층 및 제 1 보조 공통배선 물질층을 노출시키는 범위에서 상기 블랙매트릭스를 컬러별 경계부로 하여, 상기 화소 영역 단위로 형성되는 적, 녹, 청 컬러필터가 차례대로 배열된 구조의 컬러필터층을 형성하는 단계와; 상기 컬러필터층 상부에, 상기 제 1 인출배선 물질층과 연결되는 제 2 인출배선 물질층과, 상기 제 2 인출배선 물질층에서 제 2 방향으로 분기된 다수 개의 화소 전극을 형성하는 단계와; 상기 컬러필터층 상부에서, 상기 제 1 보조 공통배선 물질층과 연결되는 제 2 보조 공통배선 물질층과, 상기 제 2 보조 공통배선 물질층에서 제 2 방향으로 상기 화소 전극과 엇갈리게 분기된 다수 개의 공통 전극을 형성하는 단계를 포함하며, 상기 화소 전극 및 공통 전극을 형성하는 단계는 동일 물질을 이용한 동일 단계인 횡전계형 액정표시장치용 기판의 제조 방법을 제공한다.
상기 반도체층을 형성하는 단계와, 상기 소스 전극 및 드레인 전극, 데이터 배선을 형성하는 단계는 동일한 제조 공정에서 대응되는 패턴 구조로 이루어지고, 상기 반도체층을 형성하는 단계에서는, 상기 데이터 배선과 대응된 패턴 구조를 이루는 반도체 물질층을 형성하는 단계를 포함하며, 상기 반도체층과 반도체 물질층은 일체형 패턴이고, 상기 제 1 절연층은 비유전상수값이 최대 11.0인 물질에서 선택되며, 상기 제 1 인출배선 물질층 및 제 1 보조 공통배선 물질층을 이루는 물질은, 저항값이 최대 1×106Ω인 물질에서 선택되고, 상기 제 2 절연층을 이루는 물질은, 저항값이 최소 1×1011Ω·㎝인 물질에서 선택되며, 상기 제 2 인출배선 물질층 및 화소 전극과, 상기 제 2 보조 공통배선 물질층 및 공통 전극을 이루는 물질은 투명 도전성 물질에서 선택되는 것을 특징으로 한다.
본 발명의 제 1 특징에 따른 상기 공통배선 콘택홀은, 상기 게이트 절연막 및 제 1 절연층을 일괄식각하는 방법에 의해 형성되고, 본 발명의 제 1, 2 특징에 따른 상기 식각 공정은 건식식각법에 의해 이루어지고, 상기 제 1 인출배선 물질층, 상기 드레인 전극과 측면 접촉 방식에 의해 전기적으로 연결되는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
-- 제 1 실시예 --
도 4a 내지 4c는 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치에 대한 도면으로서, 도 4a는 어레이 기판에 대한 평면도, 도 4b는 컬러필터 기판에 대한 평면도, 도 4c는 상기 도 4a, 4b의 절단선 IVc-IVc에 따라 절단된 단면을 액정층을 포함한 구조로 도시한 단면도이다.
도시한 바와 같이, 제 1 기판(110) 상에 제 1 방향으로 게이트 배선(112)이 형성되어 있고, 상기 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(130)이 형성되어 있으며, 상기 게이트 배선(112) 및 데이터 배선(130)이 교차되는 지점에는 박막트랜지스터(T)가 형성되어 있다.
그리고, 상기 제 1 방향으로 게이트 배선(112)과 이격되게 공통 배선(116)이 형성되어 있고, 상기 게이트 배선(112) 및 데이터 배선(130)이 교차되는 영역은 화소 영역(P)으로 정의되며, 상기 공통 배선(116)을 덮는 영역에는, 공통 배선(116)과 전기적으로 연결되는 아일랜드 패턴(island pattern)구조의 제 1 보조 공통배선 물질층(138)이 형성되어 있고, 제 1 보조 공통배선 물질층(138)을 덮는 영역에는 제 1 보조 공통 배선 물질층(138)과 공통배선 콘택홀(134)을 통해 전기적으로 연결되는 제 2 보조 공통배선 물질층(145)이 형성되어 있으며, 제 2 보조 공통배선 물질층(145)에서는 제 2 방향으로 다수 개의 공통 전극(146)이 분기되어 있으며, 이중에서 화소 영역(P)별로 양측에 위치하는 공통 전극(146) 들은 저항값이 높은 절연체가 개재된 상태에서 이웃하는 데이터 배선(130)과 일정간격 중첩되게 배치되어 있는 것을 특징으로 한다.
그리고, 상기 박막트랜지스터(T)와 연결되어 아일랜드 패턴구조의 제 1 인출배선 물질층(136)이 형성되어 있고, 제 1 인출배선 물질층(136)과 전기적으로 연결되어 제 2 인출배선 물질층(143)이 형성되어 있으며, 제 2 인출배선 물질층(143)에서는 제 2 방향으로 공통 전극(146)과 엇갈리게 다수 개의 화소 전극(144)이 분기되어 있다.
상기 제 2 보조 공통배선 물질층(145) 및 공통 전극(146), 제 2 인출배선 물질층(143) 및 화소 전극(144)은 동일 공정에서 동일 물질로 이루어지며, 한 예로박막트랜지스터(T)의 제조 공정 다음 투명 도전성 물질을 이용하여 형성할 수 있고, 대표적인 투명 도전성 물질로는 ITO(indium tin oxide)를 들 수 있다.
상기 제 1, 2 보조 공통배선 물질층(138, 145)은 보조 공통배선(150)을 이루고, 제 1, 2 인출배선 물질층(136, 143)은 인출 배선(148)을 이루어진 것을 특징으로 하며, 도면으로 상세히 제시하지 않았지만 상기 제 1, 2 보조 공통배선 물질층(138, 145) 및 제 1, 2 인출배선 물질층(136, 143)은 제 1, 2 절연층(132, 142)이 개재된 상태에서 서로 전기적으로 연결되는 것을 특징으로 한다.
상기 제 1 절연층(132)은 비유전상수값이 최대 11.0인 물질에서 선택되며, 이에 따라 데이터 신호전압/공통 전압, 데이터 신호전압/픽셀 전압 간의 신호 커플링(coupling)현상을 감소시켜 화질 특성을 개선할 수 있다.
그리고, 제 2 절연층(142)은 저항값이 높고, 평탄화특성이 우수한 유기절연물질에서 선택되어, 공통 전극(146)을 이웃하는 데이터 배선(130)과 중첩되게 확장형성하는 것이 가능하여 개구율 향상효과가 있으며, 이러한 중첩 구조에 의해 공통 전극(146)과 데이터 배선(130) 간의 이격구간이 제거됨에 따라, 기존의 횡전계형 액정표시장치에서 주시야각을 벗어나는 각도에서 문제되었던 크로스토크 문제를 해결할 수 있고, 평탄화 특성이 우수한 제 2 절연층(142) 상에 공통 전극(146), 화소 전극(144)이 모두 형성되기 때문에, 전극의 평탄화 특성 향상으로 콘트라스트를 높일 수 있다.
도 4b는, 제 2 기판(170) 상에 전술한 화소 영역(상기 도 4a의 P)을 오픈부(172)로 하는 블랙매트릭스(174)가 형성되어 있고, 오픈부(172) 단위로 적,녹, 청 컬러필터(176a, 176b, 176c)가 차례대로 배열된 구조의 컬러필터층(176)이 형성되어 있고, 컬러필터층(176)을 덮는 영역에는 오버코트층(180)이 형성되어 있다.
경우에 따라서, 상기 오버코트층(180)은 생략가능하다.
상기 오픈부(172)의 크기는 개구율과 비례관계를 가지는데, 본 실시예에서는 배선을 일부 덮는 영역까지 전극을 형성하기 때문에, 기존의 오픈부에 비해서 크기를 크게 하여 개구율을 향상시킬 수 있다.
도 4c는, 제 1 기판(110) 상에 게이트 전극(114) 및 공통 배선(116)이 각각 형성되어 있고, 게이트 전극(114)을 덮는 기판 전면에는 공통 배선(116)을 일부 노출시키는 공통 배선 콘택홀(134)을 가지는 게이트 절연막(118)이 형성되어 있으며, 상기 게이트 절연막(118) 상부의 게이트 전극(114)을 덮는 영역에는 소스 전극(126) 및 드레인 전극(128)이 형성되어 있고, 소스 전극(126)과 일체형 패턴을 데이터 배선(130)이 형성되어 있다.
그리고, 상기 소스 전극(126) 및 드레인 전극(128)의 하부층에는 대응된 패턴 구조로 반도체층(124)이 형성되어 있고, 데이터 배선(130)의 하부층에는 대응된 패턴 구조로, 상기 반도체층(124)과 일체형 패턴을 이루는 반도체 물질층(122)이 형성되어 있다.
한 예로, 본 실시예에서는 회절 노광법에 의해 반도체 패턴과 데이터 패턴을 동일 마스크 공정에서 대응되는 패턴으로 형성하는 마스크 공정을 채택하였다. 그러나, 본 발명에 따른 횡전계형 액정표시장치는 본 구조로 한정되는 것은 아니다.
상기 반도체층(124)은 액티브층(124a ; active layer)과 오믹콘택층(124b ; ohmic contact layer)이 차례대로 적층된 구조로 이루어지며, 상기 소스 전극(126)과 드레인 전극(128) 간 이격구간에는 오믹콘택층(124b)이 제거되고, 그 하부층을 이루는 액티브층(124a)이 노출되어, 노출된 액티브층 영역이 캐리어(carrier) 이동통로인 채널부(ch ; channel)를 이루고 있다.
상기 게이트 전극(114), 반도체층(124), 소스 전극(126), 드레인 전극(128)은 박막트랜지스터(T)를 이루고, 상기 박막트랜지스터(T) 및 공통 배선(116)의 일측을 덮는 영역에 제 1 절연층(132)이 형성되어 있다. 상기 제 1 절연층(132)은 드레인 전극(128) 및 공통배선 콘택홀(134)을 노출시키는 패턴 범위를 가지고 있다.
상기 제 1 절연층(132) 상부에는, 드레인 전극(128)과 측면접촉방식으로 연결된 제 1 인출배선 물질층(136)과, 공통배선 콘택홀(134)을 통해 공통 배선(116)과 연결되는 제 1 보조 공통배선 물질층(138)이 형성되어 있다.
즉, 본 실시예에서 박막트랜지스터와 화소 전극의 전기적 접촉이 별도의 콘택홀없이 측면 접촉방식으로 이루어지기 때문에, 별도의 콘택홀 공정에 따른 접촉불량 문제 등을 해결할 수 있다.
한편, 상기 제 1 인출배선 물질층(136) 및 제 1 보조 공통배선 물질층(138)은 각각 제 1 절연층(132)의 상부 표면으로 일정 면적 연장형성되는 것이 중요하다.
상기 제 1 인출배선 물질층(136) 및 제 1 보조 공통배선 물질층(138)은 알루미늄(Al), 구리(Cu), 크롬(Cr), 몰리브덴(Mo), 티탄(Ti), 탄탈(Ta), 텅스텐(W),ITO 또는 이들의 합금 물질에서 선택될 수 있다. 상기 합금 물질로는, AlTa, AlSi, AlTi, AlNd, CuCr, CuMg, MoW, MoTa 등 전기저항이 최대 1×106Ω인 저항특성을 가지는 물질로 가능하며, 한정하지 않은 물질들에 대해서도 전기저항 특성이 만족된다면 적용가능하다.
상기 제 1 절연층(132) 상부로 연장형성된 제 1 인출배선 물질층(136) 및 제 1 보조 공통배선 물질층(138) 영역을 노출시키는 범위에서 제 1 절연층(132)과 대응되는 패턴 두께로 제 1 절연층(132)과 이웃하는 영역에 제 2 절연층(142)이 형성되어 있고, 제 2 절연층(142) 상부에는 제 1 인출배선 물질층(136)과 연결되는 제 2 인출배선 물질층(143)과, 제 1 보조 공통배선 물질층(138)과 연결되는 제 2 보조 공통배선 물질층(145)이 형성되어 있다.
상기 제 2 보조 공통배선 물질층(145)과 동일 공정에서 동일 물질을 이용하여 공통 전극(146)이 형성되어 있고, 상기 제 2 인출배선 물질층(143)과 동일 공정에 동일 물질을 이용하여 화소 전극(144)이 형성되어 있다. 즉, 본 실시예에 따른 공통 전극(146)은 화소 전극(144)은 동일 공정에서 동일 물질로 이루어짐에 따라, 동일 평면 상에 위치하는 것을 특징으로 한다.
특히, 본 실시예에서는 제 2 보조 공통배선 물질층(145) 및 공통 전극(146)과, 제 2 인출배선 물질층(143) 및 화소 전극(144)을 이루는 물질은 투명 도전성 물질에서 선택되며, 한 예로 ITO로 이루어질 수 있다.
상기 공통 전극(146)은 이웃하는 데이터 배선(130)과 일정간격 이격되게 위치하여, 횡전계형 액정표시장치에서 실질적인 개구부로 정의되는 공통 전극(146)과 화소 전극(144) 간의 이격구간을 확장시킬 수 있다.
상기 제 1, 2 보조 공통배선 물질층(138, 145)은 보조 공통배선(150)을 이루고, 상기 제 1, 2 인출배선 물질층(136, 143)은 인출배선(148)을 이룬다.
도면으로 제시하지 않았지만, 상기 제 1 절연층(132)과 박막트랜지스터(T) 사이에는, 박막트랜지스터(T)의 소자특성 향상을 위하여, 실리콘 질화막이나 실리콘 산화막(SiOx)와 같은 무기 절연물질을 형성할 수도 있다.
그리고, 상기 제 1 절연층(132)은 실리콘 질화막(SiNx), BCB(benzocyclobutene), 포토아크릴(photo acryl) 중 어느 하나에서 선택가능하며, 비유전상수값이 최대 11. 0으로 낮은 유전특성을 가지는 물질에서 선택하여, 데이터 신호전압과 공통 전압, 데이터 신호전압과 픽셀 전압의 신호 커플링(coupling) 현상을 최소화시킬 수 있다.
상기 제 2 절연층(142)은 저항값이 높은 절연물질에서 선택되며, 한 예로 저항값이 최소 1×1011Ω·㎝ 인 물질에서 선택될 수 있고, 이러한 물질특성을 가지며 평탄화 특성을 가지는 물질에서 선택되는 것이 바람직하고, 한 예로 BCB를 들 수 있다.
그리고, 제 2 기판(170) 하부에는 데이터 배선(130) 및 박막트랜지스터(T), 그리고 공통 배선(116)과 대응된 위치에 블랙매트릭스(174)가 형성되어 있다. 본 실시예에서는, 전술한 바와 같이 제 1, 2 절연층(132, 142)을 유전율값이 낮은 물질에서 선택함에 따라, 공통 전극(146)을 이웃하는 데이터 배선(130)과 일정간격 중첩되게 형성하는 구조이기 때문에, 상기 블랙매트릭스(174)가 가지는 합착 마진을 최소화하여 이에 따른 개구율 향상을 기대할 수 있다.
상기 블랙매트릭스(174)를 컬러별 경계부로 하여 그 하부층에 컬러필터층(176)이 형성되어 있다. 도면 상에서는 적, 청 컬러필터(176a, 176c)를 포함하는 컬러필터층(176) 영역에 대해서 도시되어 있다. 컬러필터층(176) 하부에는 오버코트층(180)이 형성되어 있다.
그리고, 상기 제 1, 2 기판(110, 170) 사이 구간에는 액정층(166)이 개재되어 있다. 도면으로 제시하지 않았지만, 상기 액정층(166)과 접하는 기판면에는 배향막이 각각 형성된다.
이하, 본 실시예에 따른 횡전계형 액정표시장치의 제조 공정에 대해서 도면을 참조하여 상세히 설명한다.
도 5a 내지 5f, 도 6a 내지 6f는 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치용 기판의 제조 공정을 단계별로 나타낸 도면으로서, 도 5a 내지 5f는 평면도이고, 도 6a 내지 6f는 상기 도 5a 내지 5f의 절단선 VI-VI에 따라 절단된 단면을 도시한 단면도이다.
도 5a, 6a는, 기판(110) 상에 제 1 금속물질을 이용하여, 감광성 물질을 이용한 사진식각 공정인 제 1 마스크 공정에 의해 제 1 방향으로 서로 일정간격 이격되게 위치하는 게이트 배선(112) 및 공통 배선(116)을 각각 형성하는 단계이다.
상기 게이트 배선(112)에는 게이트 전극(114)이 분기되어 있다.
상기 제 1 금속물질은 비저항값이 낮은 금속물질에서 선택되는 것이 바람직하다.
도 5b, 6b는, 상기 게이트 배선(112), 게이트 전극(114), 공통 배선(116)을 덮는 영역에 제 1 절연물질, 순수 비정질 실리콘, 불순물 비정질 실리콘, 제 2 금속물질을 차례대로 증착한 다음, 상기 제 1 절연물질은 게이트 절연막(118)으로 삼고, 제 2 마스크 공정에 의해 제 2 금속물질은, 상기 제 1 방향과 교차되는 제 2 방향으로 위치하는 데이터 배선(130)과, 상기 데이터 배선(130)에서 분기된 소스 전극(126)과, 상기 소스 전극(126)과 일정간격 이격되게 위치하는 드레인 전극(128)을 형성하고, 순수 비정질 실리콘, 불순물 비정질 실리콘은 데이터 배선(130), 소스 전극(126), 드레인 전극(128)과 대응되는 패턴 구조를 가지는 반도체 물질층(122) 및 반도체층(124)으로 형성한다. 상기 반도체 물질층(122) 및 반도체층(124)은 일체형 패턴에 형성되며, 이중 반도체층(124)은 소스 전극(126) 및 드레인 전극(128)과 대응되는 영역에 위치하는 반도체 패턴에 해당된다.
상기 제 1 절연물질은 실리콘 절연물질에서 선택되며, 한 예로 실리콘 질화막, 실리콘 산화막 중 어느 한 물질 또는 조합된 물질에서 선택될 수 있다. 그리고, 상기 반도체층(124)은 순수 비정질 실리콘으로 이루어진 액티브층(124a)과, 불순물 비정질 실리콘으로 이루어진 오믹콘택층(124b)으로 이루어진다.
이 단계에서는, 별도의 마스크 공정추가없이 회절 노광법에 의해, 소스 전극(126)과 드레인 전극(128) 사이에 위치하는 오믹콘택층(124b)을 제거하고, 그하부층을 이루는 액티브층(124a)을 노출시켜, 노출된 액티브층(124a) 영역을 채널부(ch)로 구성하는 단계를 포함한다.
상기 게이트 전극(114), 반도체층(124), 소스 전극(126), 드레인 전극(128)은 박막트랜지스터(T)를 이룬다.
그리고, 상기 게이트 배선(112) 및 데이터 배선(130)의 교차 영역은 화소 영역(P)으로 정의된다.
도 5c, 6c는, 상기 박막트랜지스터(T)를 덮는 영역에 제 2 절연물질을 이용한, 제 3 마스크 공정에 게이트 배선(112) 및 데이터 배선(130)과, 박막트랜지스터(T)를 덮는 영역에 위치하며, 상기 게이트 절연막(118)과 공통적으로 공통 배선(116)을 일부 노출시키는 공통배선 콘택홀(134)을 가지는 제 1 절연층(132)을 형성하는 단계이다. 이 단계에서, 상기 박막트랜지스터(T)를 덮는 영역에 형성되는 제 1 절연층(132)은 드레인 전극(128)을 노출시키는 영역범위에 해당되는 것을 특징으로 한다.
상기 제 2 절연물질은, 실리콘 질화막(SiNx), BCB(benzocyclobutene), 포토아크릴(photo acryl) 중 어느 하나에서 선택가능하며, 비유전상수가 최대 11.0으로 낮은 유전특성을 가지는 물질에서 선택하여, 데이터 신호전압과 공통 전압, 데이터 신호전압과 픽셀 전압의 신호 커플링(coupling) 현상을 최소화시킬 수 있다.
그리고, 상기 공통배선 콘택홀(134) 공정은, 상기 게이트 절연막(118)과 제 1 절연층(132)을 건식식각법에 의해 일괄식각하는 방법으로 형성할 수 있다.
도면으로 제시하지 않았지만, 상기 박막트랜지스터(T)와 제 1 절연층(132)사이에는, 상기 박막트랜지스터(T)의 소자특성 보호를 위해 실리콘 절연물질로 이루어진 절연층을 추가로 개재할 수도 있다.
도 5d, 6d는, 상기 제 1 절연층(132)을 덮는 기판 전면에 제 3 금속물질을 증착한 다음 제 4 마스크 공정에 의해, 상기 제 1 절연층(132) 상부의 박막트랜지스터(T)를 덮는 영역에 위치하는 제 1 인출배선 물질층(136)과, 공통 배선(116)을 덮는 영역에 위치하는 제 1 보조 공통배선 물질층(138)을 아일랜드 패턴구조로 각각 형성하는 단계이다.
좀 더 상세히 설명하면, 상기 제 1 인출배선 물질층(136)은 측면 접촉방식으로 별도의 콘택홀없이 드레인 전극(128)과 전기적으로 연결하고, 상기 제 1 보조 공통배선 물질층(138)은 공통배선 콘택홀(134)을 통해 공통 배선(116)과 연결된다. 제 1 인출배선 물질층(136) 및 제 1 보조 공통배선 물질층(138)은 제 1 절연층(132) 상부 표면으로 일정면적 연장형성되게 형성하는 것이, 후속 공정에서 또 하나의 인출배선 물질층 및 보조 공통배선 물질층과의 전기적 연결을 위해 중요하다.
상기 제 3 금속물질은, 알루미늄(Al), 구리(Cu), 크롬(Cr), 몰리브덴(Mo), 티탄(Ti), 탄탈(Ta), 텅스텐(W), ITO 또는 이들의 합금 물질에서 선택될 수 있다. 상기 합금 물질로는, AlTa, AlSi, AlTi, AlNd, CuCr, CuMg, MoW, MoTa 등 전기저항이 최대 1×106Ω인 저항특성을 가지는 물질로 가능하며, 한정하지 않은 물질들에 대해서도 전기저항 특성이 만족된다면 적용가능하다.
상기 제 1 인출배선 물질층(136) 및 제 1 보조 공통배선 물질층(138)은 후속 공정에서 형성하는 화소 전극 및 공통 전극과의 전기적 연결을 위한 보조 패턴에 해당되므로, 전기적 연결을 위한 최소한의 패턴 범위에서 형성해도 무방하다.
도 5e, 6e는, 상기 제 1 인출배선 물질층(136) 및 제 1 보조 공통배선 물질층(138)을 덮는 영역에 제 3 절연물질을 형성한 다음, 제 5 마스크 공정에 의해, 상기 제 1 절연층(132)을 경계부로 하여, 화소 영역(P)에 제 2 절연층(142)을 형성하는 단계이다.
이 단계에서, 상기 제 1, 2 절연층(132, 142)은 서로 대응되는 표면 평탄성을 가지며, 상기 제 2 절연층(142)은, 상기 제 1 절연층(132)의 상부표면으로 연장형성된 제 1 인출배선 물질층(136) 및 제 1 보조 공통배선 물질층(138)을 노출시키는 면적범위에서 형성되는 것이 중요하다.
상기 제 3 절연물질은, 저항값이 높은 절연물질에서 선택되며, 한 예로 저항값이 최소 1×1011Ω·㎝ 인 물질에서 선택될 수 있고, 이러한 물질특성을 가지며 평탄화 특성을 가지는 물질에서 선택되는 것이 바람직하고, 한 예로 BCB를 들 수 있다.
도 5f, 6f는, 상기 제 2 절연층(142) 상부에 제 4 금속물질을 증착한 다음, 제 6 마스크 공정에 의해, 상기 제 1 인출배선 물질층(136)과 접촉되는 제 2 인출배선 물질층(143)과, 상기 제 1 보조 공통배선 물질층(138)과 접촉되는 제 2 보조 공통배선 물질층(145)과, 상기 제 2 인출배선 물질층(143)에서 제 2 방향으로 분기된 다수 개의 화소 전극(144)과, 상기 제 2 보조 공통배선 물질층(145)에서 분기되며, 상기 화소 전극(144)과 서로 엇갈리게 위치하는 다수 개의 공통 전극(146)을 형성하는 단계이다.
특히, 본 실시예에서는 데이터 배선(130)을 덮는 영역에 비유전상수값이 낮은 제 1 절연층(132)을 형성하여, 상기 공통 전극(146)은 제 1 절연층(132)이 개재된 상태에서 이웃하는 데이터 배선(130)과 일정간격 중첩되게 위치하는 것을 특징으로 한다.
상기 제 1, 2 인출배선 물질층(136, 143)은 인출 배선(148)을 이루고, 제 1, 2 보조 공통배선 물질층(138, 145)은 보조 공통배선(150)을 이룬다.
상기 제 4 금속물질은 투명 도전성 물질에 선택될 수 있으며, 한 예로 ITO로 형성할 수 있다.
-- 제 2 실시예 --
본 발명에 따른 제 2 실시예는 횡전계형 액정표시장치를 COT 구조로 형성한 실시예로서, 상기 제 1 실시예에 따른 제 1, 2 절연층 형성부에 블랙매트릭스 및 컬러필터층을 형성하는 것을 특징으로 한다.
도 7a, 7b는 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치에 대한 도면으로서, 도 7a는 COT 구조 어레이 기판에 대한 평면도이고, 도 7b는 상기 도 7a의 절단선 VIIb-VIIb에 따라 절단된 단면을 대향 기판 및 액정층을 포함하여 도시한 단면도이다. 상기 제 1 실시예와 중복되는 부분에 대한 설명은 간략히 하고,상기 제 1 실시예와 구분되는 특징적인 부분을 중심으로 설명한다.
도 7a는, 게이트 배선(212) 및 데이터 배선(230)이 서로 교차되게 형성되어 있고, 게이트 배선(212) 및 데이터 배선(230)의 교차지점에 게이트 전극(214), 반도체층(224), 소스 전극(226), 드레인 전극(228)으로 이루어진 박막트랜지스터(T)가 형성되어 있으며, 게이트 배선(212)과 동일한 방향으로 서로 이격되게 공통 배선(216)이 형성되어 있으며, 게이트 배선(212) 및 데이터 배선(230)이 교차되는 영역은 화소 영역(P)으로 정의되는 구조에서, 상기 게이트 배선(212) 및 데이터 배선(230) 그리고, 드레인 전극(228)을 노출시키는 범위의 박막트랜지스터(T)를 덮는 영역에 블랙매트릭스(232)가 형성되어 있다.
그리고, 블랙매트릭스(232)와 일부 중첩되게 드레인 전극(228)을 덮는 영역에 제 1 인출배선 물질층(236)이 형성되어 있고, 블랙매트릭스(232)와 일부 중첩되게 공통 배선(216)을 덮는 영역에서 공통배선 콘택홀(220)을 통해 공통 배선(216)과 연결되어 제 1 보조 공통배선 물질층(238)이 형성되어 있으며, 제 1 인출배선 물질층(236) 및 제 1 보조 공통배선 물질층(238)은 서로 독립적인 아일랜드 패턴구조로 형성되어 있다. 상기 블랙매트릭스(232)를 컬러별 경계부로 하여, 화소 영역(P)별로 적, 녹, 청 컬러필터(242a, 242b, 242c)가 차례대로 배열된 구조의 컬러필터층(242)이 형성되어 있다. 이때, 상기 컬러필터층(242)은 블랙매트릭스(232)와 중첩되게 위치하는 제 1 인출배선 물질층(236) 및 제 1 보조 공통배선 물질층(238)을 노출시키는 범위에서 형성되는 것이 중요하다.
그리고, 상기 제 1 인출배선 물질층(236)과 접촉되어 제 2 인출배선물질층(243)이 형성되어 있고, 제 1 보조 공통배선 물질층(238)과 접촉되어 제 2 보조 공통배선 물질층(245)이 형성되어 있다. 상기 제 2 인출배선 물질층(243)에는 데이터 배선(230)과 평행한 방향으로 다수 개의 화소 전극(244)이 분기되어 있고, 상기 제 2 보조 공통배선 물질층(245)에는 데이터 배선(230)과 평행한 방향으로 위치하며, 상기 화소 전극(244)과 엇갈리게 다수 개의 공통 전극(246)이 분기되어 있다.
상기 제 1, 2 인출배선 물질층(236, 243)은 인출 배선(248)을 이루고, 제 1, 2 보조 공통배선 물질층(238, 245)은 보조 공통배선(250)을 이룬다.
본 실시예에서는, 박막트랜지스터가 형성된 기판 상에 블랙매트릭스를 형성하기 때문에, 블랙매트릭스의 합착 마진을 제거할 수 있어 개구율을 향상시킬 수 있고, 컬러필터층 상에 전극을 형성함에 따라 평탄화 특성의 향상으로 콘트라스트를 향상시킬 수 있다.
도 7b는, 제 1 기판(210) 상에 게이트 전극(214) 및 공통 배선(216)이 각각 형성되어 있고, 게이트 전극(214) 및 공통 배선(216)을 덮는 영역에 위치하며 게이트 절연막(218)을 일부 노출시키는 공통배선 콘택홀(220)을 가지는 게이트 절연막(218)이 형성되어 있고, 게이트 전극(214)을 덮는 위치에는 반도체층(224)이 형성되어 있고, 반도체층(224) 상부에는 서로 이격되게 소스 전극(226) 및 드레인 전극(228)이 형성되어 있다. 그리고, 소스 전극(226)과 연결되어 데이터 배선(230)이 형성되어 있다. 상기 데이터 배선(230)의 하부층에는 반도체층(224)과 일체형 패턴을 이루는 반도체 물질층(222)이 형성되어 있고, 반도체층(224) 및 반도체 물질층(222)과, 소스 전극(226) 및 드레인 전극(228), 데이터 배선(230)은 서로 대응되는 패턴 구조를 이루고 있다.
상기 게이트 전극(214), 반도체층(224), 소스 전극(226) 및 드레인 전극(228)은 박막트랜지스터(T)를 이루고, 상기 드레인 전극(228)을 노출시키는 범위에서 박막트랜지스터(T) 및 데이터 배선(230)을 덮는 영역과, 상기 공통배선 콘택홀(220)을 노출시키는 범위에서 공통 배선(216)의 일측을 덮는 영역에는 블랙매트릭스(232)가 형성되어 있다. 그리고, 상기 드레인 전극(228)과 측면접촉방식으로 블랙매트릭스(232)와 일정간격 중첩되게 제 1 인출배선 물질층(236)이 형성되어 있고, 공통배선 콘택홀(220)을 통해 공통 배선(216)과 연결되며, 공통 배선(216)의 일측을 덮는 블랙매트릭스(232)와 일정간격 중첩되게 제 1 보조 공통배선 물질층(238)이 형성되어 있다. 여기서, 블랙매트릭스(232)와 일정간격 중첩되는 제 1 인출배선 물질층(236) 및 제 1 보조 공통배선 물질층(238) 영역은 블랙매트릭스(232)의 상부 표면으로 연장형성된 부분에 해당된다.
그리고, 화소 영역(P)에는 블랙매트릭스(232)를 컬러별 경계부로 하고, 블랙매트릭스(232)의 상부 표면으로 연장형성된 제 1 인출배선 물질층(236) 및 제 1 보조 공통배선 물질층(238)을 노출시키는 범위에 컬러필터층(242)이 형성되어 있다. 도면에서는 컬러필터층(242)의 적, 청 컬러필터(242a, 242c) 부분에 대해서 도시되어 있다.
상기 컬러필터층(242) 상부에는, 제 1 인출배선 물질층(236)과 연결되는 제 2 인출배선 물질층(243)이 형성되어 있고, 제 1 보조 공통배선 물질층(238)과 연결되는 제 2 보조 공통배선 물질층(245)이 형성되어 있다. 그리고, 화소 영역(P)에는 제 2 인출배선 물질층(243)과 연결된 화소 전극(244)과, 도면으로 상세히 제시하지 않았지만 제 2 보조 공통배선 물질층(245)과 연결되는 공통 전극(246)이 서로 일정간격 이격되게 형성되어 있다. 상기 제 1, 2 인출배선 물질층(236, 243)은 인출 배선(248)을 이루고, 제 1, 2 보조 공통배선 물질층(238, 245)은 보조 공통배선(250)을 이룬다.
그리고, 제 1 기판(210)과 대향되게 제 2 기판(270)이 배치되어 있고, 제 1, 2 기판(210, 270) 사이에는 액정층(266)이 개재되어 있다.
본 실시예에 따른 COT 구조 횡전계형 액정표시장치에서는 어레이 기판 상에 블랙매트릭스, 컬러필터층, 공통 전극을 모두 형성하기 때문에, 제 2 기판에는 별도의 블랙매트릭스, 컬러필터, 공통 전극이 생략되어 있다. 즉, 블랙매트릭스와 어레이 소자를 동일 기판에 형성함에 따라 기존의 합착 마진에 의한 개구율 저하 문제를 해결할 수 있다.
도 8a 내지 8e, 도 9a 내지 9e는 본 발명의 제 2 실시예에 따른 COT 구조 횡전계형 액정표시장치용 기판의 제조 공정을 단계별로 나타낸 도면으로서, 도 8a 내지 8e는 평면도이고, 도 9a 내지 9e는 상기 도 8a 내지 8e의 절단선 IX-IX에 따라 절단된 단면을 도시한 단면도이며, 상기 제 1 실시예에 따른 제조 공정과 동일하게 적용가능한 단계에 대해서는 간략하게 설명한다.
도 8a, 9a는, 기판(210) 상에, 제 1 방향으로 위치하며, 게이트 전극(214)을 가지는 게이트 배선(212)과, 공통 배선(216)을 형성하는 단계와, 게이트배선(212), 게이트 전극(214) 및 공통 배선(216)을 덮는 영역에 위치하며, 공통 배선(216)을 일부 노출시키는 공통배선 콘택홀(220)을 가지는 게이트 절연막(218)을 형성하는 단계와, 상기 게이트 절연막(218) 상부에 제 1 방향과 교차되는 제 2 방향으로 위치하는 반도체 물질층(222)과, 반도체 물질층(222)에서 게이트 전극(214)을 덮는 영역에서 분기된 반도체층(224)과, 상기 반도체 물질층(222)과 대응된 위치에 형성된 데이터 배선(230)과, 상기 데이터 배선(230)에서 분기된 소스 전극(226)과, 소스 전극(226)과 일정간격 이격되게 드레인 전극(228)이 형성되어 있다. 그리고, 상기 반도체층(224)은 액티브층(224a), 오믹콘택층(224b)이 차례대로 적층된 구조로 이루어지고, 이 단계에서는, 소스 전극(226) 및 드레인 전극(228) 사이 구간에 위치하는 오믹콘택층(224b)이 제거하고, 그 하부층을 이루는 액티브층(224a)을 노출시켜, 노출된 액티브층(224a) 영역을 채널(ch)로 구성하는 단계를 포함한다.
상기 게이트 전극(214), 반도체층(224), 소스 전극(226), 드레인 전극(228)은 박막트랜지스터(T)를 이룬다.
도 8b, 9b는, 상기 드레인 전극(228)을 노출시키는 범위에서 박막트랜지스터(T) 및 게이트 배선(212), 데이터 배선(230)을 덮는 영역 그리고, 상기 공통배선 콘택홀(220)을 노출시키는 범위에서, 공통 배선(216)의 일측과 중첩되는 영역에 블랙매트릭스(232)를 형성하는 단계이다.
그리고, 상기 블랙매트릭스(232)는 게이트 배선(212) 및 데이터 배선(230)을 덮는 영역에 형성됨에 있어서, 전극과 배선간이 이격구간 그리고, 배선과 인접한전극의 일측을 덮는 영역을 포함하여 형성된다.
상기 블랙매트릭스(232)를 이루는 물질은 광차단성을 가지는 물질에서 선택되며, 한 예로 크롬(Cr)계 금속물질 또는 블랙레진(black resin) 중 어느 하나에서 선택될 수 있다.
도 8c, 9c는, 상기 드레인 전극(228)과 측면 접촉방식으로 연결되고, 드레인 전극(228)을 일부 덮는 영역의 블랙매트릭스(232)와 일정간격 중첩되는 제 1 인출배선 물질층(236)과, 상기 공통배선 콘택홀(220)을 통해 공통 배선(216)과 연결되고, 공통 배선(216)과 중첩되게 위치하는 블랙매트릭스(232)와 일정간격 중첩되게 제 1 보조 공통배선 물질층(238)이 형성되어 있다. 상기 블랙매트릭스(232)와 일정간격 중첩되는 제 1 인출배선 물질층(236) 및 제 1 보조 공통배선 물질층(238) 영역은, 블랙매트릭스(232)의 상부 표면으로 연장형성된 영역에 해당된다.
상기 제 1 인출배선 물질층(236) 및 제 1 보조 공통배선 물질층(238)을 이루는 물질은 상기 제 1 실시예에 따른 해당 물질층 물질을 동일하게 적용할 수 있다.
도 8d, 9d는, 상기 블랙매트릭스(232) 상부 표면으로 연장형성된 제 1 인출배선 물질층(236) 및 제 1 보조 공통배선 물질층(238)을 노출시키는 범위의 화소 영역(P) 단위로, 적, 녹, 청 컬러필터(242a, 242b, 242c)가 차례대로 배열된 구조의 컬러필터층(242)을 형성하는 단계이다.
상기 컬러필터층(242)을 이루는 물질은 적, 녹, 청 컬러를 가지는 컬러레진에서 선택될 수 있다.
도 8e, 9e는, 상기 컬러필터층(242) 상부에 제 1 인출배선 물질층(236)과 접촉되는 제 2 인출배선 물질층(243)과, 상기 제 1 보조 공통배선 물질층(238)과 접촉되는 제 2 보조 공통배선 물질층(245)과, 상기 제 2 인출배선 물질층(243)에서 제 2 방향으로 분기된 다수 개의 화소 전극(244)과, 상기 제 2 보조 공통배선 물질층(245)에서 제 2 방향으로 화소 전극(244)과 서로 엇갈리게 분기된 다수 개의 공통 전극(246)을 형성하는 단계이다.
상기 제 1, 2 인출배선 물질층(236, 243)은 인출 배선(248)을 이루고, 상기 제 1, 2 보조 공통배선 물질층(238, 245)은 보조 공통배선 물질층(250)을 이룬다.
본 실시예에서는, 상기 제 1 실시예에서와 같이 화소 전극과 공통 전극을 동일공정에서 동일 물질로 형성하는 것을 특징으로 하고, 화소 전극과 공통 전극이 동일 평면 상에 위치하고, 그 하부층에 평탄화 특성이 우수한 컬러필터층이 위치함에 따라 콘트라스트를 향상시킬 수 있는 효과를 가질 수 있다.
상기 제 2 인출배선 물질층(243) 및 화소 전극(244), 제 2 보조 공통배선 물질층(245) 및 공통 전극(246)은 투명 도전성 물질에서 선택될 수 있으며, 한 예로 ITO로 이루어질 수 있다.
그러나, 본 발명의 상기 실시예로 한정되지 않으며, 본 발명의 취지에 벗어나지 않는 범위내에서 다양하게 변경하여 실시할 수 있다.
한 예로, 본 발명의 제 1 실시예에 따른 제 1 절연층과, 제 2 실시예에 따른 블랙매트릭스에는 드레인 전극을 일부 노출시키는 드레인 콘택홀을 가지고, 드레인 콘택홀을 통해 드레인 전극과 연결되는 방식으로 형성될 수도 있다.
이와 같이, 본 발명에 따른 횡전계형 액정표시장치 및 그의 제조 방법에 의하면, 화소 전극 및 공통 전극을 동일 공정에서 두 개의 전극 물질층의 연결 구조로 각각 형성하고, 두 개의 전극 물질층 사이에 제 1, 2 절연층이 개재된 구조로 형성함에 있어서, 제 1, 2 절연층을 투명 절연물질로 형성하고, 특히 제 2 절연층을 저항값이 높고, 평탄화특성이 뛰어난 물질에서 선택함에 따라, 배선과 일정간격 중첩되게 전극을 구성할 수 있어서, 개구율 향상 및 콘트라스트 개선, 크로스토크 최소화 효과를 거둘 수 있고, 또한 상기 제 1, 2 절연층을 블랙매트릭스 및 컬러필터층으로 형성하는 COT 구조를 포함하여, 합착마진의 제거를 통해 개구율 향상 효과 및 콘트라스트 개선 효과를 거둘 수 있다.

Claims (30)

  1. 제 1 기판 상에, 제 1 방향으로 형성된 게이트 배선과;
    상기 제 1 방향으로, 상기 게이트 배선과 이격되게 위치하는 공통 배선과;
    상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과;
    상기 게이트 배선 및 데이터 배선이 교차되는 지점에 위치하며, 상기 게이트 배선에서 분기된 게이트 전극과, 상기 데이터 배선에서 분기된 소스 전극과, 상기 소스 전극과 일정간격 이격되게 위치하는 드레인 전극으로 이루어진 박막트랜지스터와;
    상기 드레인 전극을 노출시키는 범위의 박막트랜지스터를 덮는 영역과, 상기 게이트 배선 및 데이터 배선을 덮는 영역과, 상기 공통 배선을 일부 노출시키는 공통배선 콘택홀을 가지며, 상기 공통 배선과 일부 중첩되게 위치하고, 저항값이 높은 절연물질로 이루어진 제 1 절연층과;
    상기 제 1 절연층과 일정간격 중첩되며, 상기 드레인 전극과 연결되는 제 1 인출배선 물질층 및 상기 공통 배선과 연결되는 제 1 보조 공통배선 물질층과;
    상기 게이트 배선 및 데이터 배선이 교차되는 영역으로 정의되는 화소 영역에 위치하며, 상기 제 1 절연층을 경계부로 하여 상기 제 1 절연층과 중첩되는 제 1 인출배선 물질층 및 제 1 보조 공통배선 물질층 영역을 노출시키는 범위에 형성되며, 저항값이 높은 유기 절연물질로 이루어진 제 2 절연층과;
    상기 제 2 절연층 상부에서, 상기 제 1 인출배선 물질층과 연결되는 제 2 인출배선 물질층과, 상기 제 2 인출배선 물질층에서 제 2 방향으로 분기된 다수 개의 화소 전극과;
    상기 제 2 절연층 상부에서, 상기 제 1 보조 공통배선 물질층과 연결되는 제 2 보조 공통배선 물질층과, 상기 제 2 보조 공통배선 물질층에서 제 2 방향으로 상기 화소 전극과 엇갈리게 분기된 다수 개의 공통 전극과;
    상기 제 1 기판과 대향되게 배치된 제 2 기판과;
    상기 제 2 기판 내부면에서, 상기 화소 영역을 오픈부로 하는 블랙매트릭스와;
    상기 오픈부 영역에서, 상기 블랙매트릭스를 컬러별 경계부로 하여 형성된 적, 녹, 청 컬러필터가 차례대로 배열된 구조의 컬러필터층과;
    상기 제 1, 2 기판 사이에 개재된 액정층
    을 포함하며, 상기 공통 전극 및 화소 전극은 동일 공정에서 동일 물질로 이루어지고, 상기 액정층은 상기 공통 전극과 화소 전극 간에 발생되는 수평전계에 의해 구동되는 횡전계형 액정표시장치.
  2. 제 1 기판 상에, 제 1 방향으로 형성된 게이트 배선과;
    상기 제 1 방향으로, 상기 게이트 배선과 이격되게 위치하는 공통 배선과;
    상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과;
    상기 게이트 배선 및 데이터 배선이 교차되는 지점에 위치하며, 상기 게이트배선에서 분기된 게이트 전극과, 상기 데이터 배선에서 분기된 소스 전극과, 상기 소스 전극과 일정간격 이격되게 위치하는 드레인 전극으로 이루어진 박막트랜지스터와;
    상기 드레인 전극을 노출시키는 범위의 박막트랜지스터를 덮는 영역과, 상기 게이트 배선 및 데이터 배선을 덮는 영역과, 상기 공통 배선을 일부 노출시키는 범위에서 상기 공통 배선과 일부 중첩되게 형성된 블랙매트릭스와;
    상기 블랙매트릭스와 일정간격 중첩되며, 상기 드레인 전극과 연결되는 제 1 인출배선 물질층 및 상기 공통 배선과 연결되는 제 1 보조 공통배선 물질층과;
    상기 게이트 배선 및 데이터 배선이 교차되는 영역으로 정의된 화소 영역에 상기 블랙매트릭스를 컬러별 경계부로 하며, 상기 블랙매트릭스와 중첩되는 제 1 인출배선 물질층 및 제 1 보조 공통배선 물질층 영역을 노출시키는 범위에 형성되며, 상기 화소 영역별로 적, 녹, 청 컬러필터가 차례대로 배열된 구조로 이루어진 컬러필터층과;
    상기 컬러필터층 상부에서, 상기 제 1 인출배선 물질층과 연결되는 제 2 인출배선 물질층과, 상기 제 2 인출배선 물질층에서 제 2 방향으로 분기된 다수 개의 화소 전극과;
    상기 컬러필터층 상부에서, 상기 제 1 보조 공통배선 물질층과 연결되는 제 2 보조 공통배선 물질층과, 상기 제 2 보조 공통배선 물질층에서 제 2 방향으로 상기 화소 전극과 엇갈리게 분기된 다수 개의 공통 전극과;
    상기 제 1 기판과 대향되게 배치된 제 2 기판과;
    상기 제 1, 2 기판 사이에 개재된 액정층
    을 포함하며, 상기 공통 전극 및 화소 전극은 동일 공정에서 동일 물질로 이루어지고, 상기 액정층은 상기 공통 전극과 화소 전극 간에 발생되는 수평전계에 의해 구동되는 횡전계형 액정표시장치.
  3. 제 1 기판 상에, 제 1 방향으로 형성된 게이트 배선과;
    상기 제 1 방향으로, 상기 게이트 배선과 이격되게 위치하는 공통 배선과;
    상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과;
    상기 게이트 배선 및 데이터 배선이 교차되는 지점에 위치하며, 상기 게이트 배선에서 분기된 게이트 전극과, 상기 데이터 배선에서 분기된 소스 전극과, 상기 소스 전극과 일정간격 이격되게 위치하는 드레인 전극으로 이루어진 박막트랜지스터와;
    상기 드레인 전극 및 공통 배선을 일부 노출시키는 영역에 형성된 제 1 절연층과;
    상기 제 1 절연층과 일정간격 중첩되며, 상기 드레인 전극과 연결되는 제 1 인출배선 물질층 및 상기 공통 배선과 연결되는 제 1 보조 공통배선 물질층과;
    상기 제 1 인출배선 물질층 및 제 1 보조 공통배선 물질층을 노출시키는 범위에서, 상기 제 1 절연층과 이웃하는 영역에 형성된 제 2 절연층과;
    상기 제 2 절연층을 덮는 영역에서, 상기 제 1 인출배선 물질층과 연결되는제 2 인출배선 물질층과, 상기 제 2 인출배선 물질층에서 제 2 방향으로 분기된 다수 개의 화소 전극과;
    상기 제 2 절연층을 덮는 영역에서, 상기 제 1 보조 공통배선 물질층과 연결되는 제 2 보조 공통배선 물질층과, 상기 제 2 보조 공통배선 물질층에서 제 2 방향으로 상기 화소 전극과 엇갈리게 분기된 다수 개의 공통 전극과;
    상기 제 1 기판과 대향되게 배치된 제 2 기판과;
    상기 제 1, 2 기판 사이에 개재된 액정층
    을 포함하며, 상기 공통 전극 및 화소 전극은 동일 공정에서 동일 물질로 이루어지고, 상기 액정층은 상기 공통 전극과 화소 전극 간에 발생되는 수평전계에 의해 구동되는 횡전계형 액정표시장치.
  4. 제 1 항에 있어서,
    상기 게이트 배선 및 공통 배선은 동일 공정에서 동일 물질로 이루어지고, 상기 게이트 배선 및 공통 배선을 직접적으로 덮는 영역에는, 상기 제 1 절연층과 공통배선 콘택홀을 공통적으로 가지는 게이트 절연막이 형성되는 횡전계형 액정표시장치.
  5. 제 2 항에 있어서,
    상기 게이트 배선 및 공통 배선은 동일 공정에서 동일 물질로 이루어지고, 상기 게이트 배선 및 공통 배선을 직접적으로 덮는 영역에는, 상기 공통 배선을 일부 노출시키는 공통배선 콘택홀을 가지는 게이트 절연막이 형성되는 횡전계형 액정표시장치.
  6. 제 5 항에 있어서,
    상기 제 1 절연층은, 상기 게이트 절연막의 공통배선 콘택홀을 노출시키는 범위에서 형성되는 횡전계형 액정표시장치.
  7. 제 3 항에 있어서,
    상기 게이트 배선 및 공통 배선은 동일 공정에서 동일 물질로 이루어지고, 상기 게이트 배선 및 공통 배선을 덮는 영역에는, 상기 제 1 절연층과 공통적으로 상기 공통 배선을 일부 노출시키는 공통배선 콘택홀을 가지는 게이트 절연막이 형성되는 횡전계형 액정표시장치.
  8. 제 4 항 또는 제 5 항 또는 제 7 항 중 어느 하나의 항에 있어서,
    상기 게이트 절연막 상부의 게이트 전극을 덮는 영역에는 액티브층, 오믹콘택층이 차례대로 적층된 구조의 반도체층이 위치하고, 상기 반도체층은, 상기 소스 전극 및 드레인 전극의 하부층에 위치하여, 상기 소스 전극 및 드레인 전극과 대응된 패턴 구조로 이루어지고, 상기 반도체층은 데이터 배선과 대응된 패턴 구조로 이루어지는 반도체 물질층과 일체형 패턴으로 이루어진 횡전계형 액정표시장치.
  9. 제 1 항 또는 제 3 항 중 어느 하나의 항에 있어서,
    상기 제 1 절연층은 비유전상수값이 최대 11.0인 물질에서 선택되는 횡전계형 액정표시장치.
  10. 제 9 항에 있어서,
    상기 제 1 절연층을 이루는 물질은, 실리콘 질화막(SiNx), BCB(benzocyclobutene), 포토아크릴(photo acryl) 중 어느 하나에서 선택되는 횡전계형 액정표시장치.
  11. 제 1 항 또는 제 3 항 중 어느 하나의 항에 있어서,
    상기 제 1 인출배선 물질층 및 제 1 보조 공통배선 물질층을 이루는 물질은,저항값이 최대 1×106Ω인 물질에서 선택되는 횡전계형 액정표시장치.
  12. 제 11 항에 있어서,
    상기 제 1 인출배선 물질층 및 제 1 보조 공통배선 물질층을 이루는 물질은, 구리(Cu), 크롬(Cr), 몰리브덴(Mo), 티탄(Ti), 탄탈(Ta), 텅스텐(W), ITO 또는 이들의 합금 물질인 AlTa, AlSi, AlTi, AlNd, CuCr, CuMg, MoW, MoTa 중 어느 하나에서 선택되는 횡전계형 액정표시장치.
  13. 제 1 항 또는 제 3 항 중 어느 하나의 항에 있어서,
    상기 제 1 인출배선 물질층 및 제 1 보조 공통배선 물질층은 각각 아일랜드 패턴(island pattern) 구조로 이루어지는 횡전계형 액정표시장치.
  14. 제 1 항 또는 제 3 항 중 어느 하나의 항에 있어서,
    상기 제 2 절연층을 이루는 물질은, 저항값이 최소 1×1011Ω·㎝인 물질에서 선택되는 횡전계형 액정표시장치.
  15. 제 14 항에 있어서,
    상기 제 2 절연층을 이루는 물질은 BCB인 횡전계형 액정표시장치.
  16. 제 1 항 또는 제 3 항 중 어느 하나의 항에 있어서,
    상기 제 2 인출배선 물질층 및 화소 전극과, 상기 제 2 보조 공통배선 물질층 및 공통 전극을 이루는 물질은 투명 도전성 물질에서 선택되는 횡전계형 액정표시장치.
  17. 제 1 항 또는 제 3 항 중 어느 하나의 항에 있어서,
    상기 블랙매트릭스와 중첩되는 제 1 인출배선 물질층 및 제 1 보조 공통배선 물질층 영역은, 상기 블랙매트릭스 상부 표면으로 연장형성된 영역인 횡전계형 액정표시장치.
  18. 제 1 항 또는 제 3 항 중 어느 하나의 항에 있어서,
    상기 데이터 배선과 인접하게 위치하는 전극은 공통 전극이고, 상기 다수 개의 공통 전극 중 화소 영역별로 양측에 위치하는 공통 전극은 이웃하는 데이터 배선과 일정간격 중첩되게 배치되는 횡전계형 액정표시장치.
  19. 제 2 항에 있어서,
    상기 데이터 배선과 인접하게 위치하는 전극은 공통 전극이고, 상기 블랙매트릭스는 인접하게 위치하는 공통 전극과 일정간격 중첩되게 위치하는 횡전계형 액정표시장치.
  20. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 제 1 인출배선 물질층은, 상기 드레인 전극과 측면 접촉 방식에 의해 전기적으로 연결되는 횡전계형 액정표시장치.
  21. 기판 상에 제 1 방향으로, 게이트 전극을 가지는 게이트 배선과, 공통 배선을 각각 형성하는 단계와;
    상기 게이트 배선, 게이트 전극, 공통 배선을 덮는 영역에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상부의 게이트 전극을 덮는 영역에 반도체층을 형성하는 단계와;
    상기 반도체층 상부에 서로 이격되게 위치하는 소스 전극 및 드레인 전극과, 상기 제 1 방향과 교차되는 제 2 방향으로 데이터 배선을 형성하는 단계와;
    상기 게이트 전극, 반도체층, 소스 전극, 드레인 전극은 박막트랜지스터를 이루고, 상기 드레인 전극을 노출시키는 범위의 박막트랜지스터를 덮는 영역과, 상기 게이트 배선 및 데이터 배선을 덮는 영역과, 상기 게이트 절연막과 함께 공통 배선을 일부 노출시키는 공통 배선 콘택홀을 가지며, 저항값이 높은 절연물질로 이루어진 제 1 절연층을 형성하는 단계와;
    상기 제 1 절연층과 일부 중첩되는 영역에 위치하며, 상기 드레인 전극과 연결되는 제 1 인출배선 물질층 및 상기 공통배선 콘택홀을 통해 공통 배선과 연결되는 제 1 보조 공통배선 물질층을 형성하는 단계와;
    상기 게이트 배선 및 데이터 배선의 교차 영역으로 정의되는 화소 영역에 위치하며, 상기 제 1 인출배선 물질층 및 제 1 보조 공통배선 물질층을 노출시키는 범위에서 상기 제 1 절연층을 경계부로 하여 형성되고, 비저항값이 높은 유기 절연물질로 이루어진 제 2 절연층을 형성하는 단계와;
    상기 제 2 절연층 상부에, 상기 제 1 인출배선 물질층과 연결되는 제 2 인출배선 물질층과, 상기 제 2 인출배선 물질층에서 제 2 방향으로 분기된 다수 개의 화소 전극을 형성하는 단계와;
    상기 제 2 절연층 상부에서, 상기 제 1 보조 공통배선 물질층과 연결되는 제 2 보조 공통배선 물질층과, 상기 제 2 보조 공통배선 물질층에서 제 2 방향으로 상기 화소 전극과 엇갈리게 분기된 다수 개의 공통 전극을 형성하는 단계
    를 포함하며, 상기 화소 전극 및 공통 전극을 형성하는 단계는 동일 물질을 이용한 동일 단계인 횡전계형 액정표시장치용 기판의 제조 방법.
  22. 기판 상에 제 1 방향으로, 게이트 전극을 가지는 게이트 배선과, 공통 배선을 각각 형성하는 단계와;
    상기 게이트 배선, 게이트 전극, 공통 배선을 덮는 영역에 위치하며, 상기 공통 배선을 일부 노출시키는 공통배선 콘택홀을 가지는 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상부의 게이트 전극을 덮는 영역에 반도체층을 형성하는 단계와;
    상기 반도체층 상부에 서로 이격되게 위치하는 소스 전극 및 드레인 전극과, 상기 제 1 방향과 교차되는 제 2 방향으로 데이터 배선을 형성하는 단계와;
    상기 게이트 전극, 반도체층, 소스 전극, 드레인 전극은 박막트랜지스터를 이루고, 상기 드레인 전극을 노출시키는 범위의 박막트랜지스터를 덮는 영역과, 상기 게이트 배선 및 데이터 배선을 덮는 영역과, 상기 공통배선 콘택홀을 노출시키는 범위에서 공통 배선과 일부 중첩되며, 저항값이 높은 절연물질로 이루어진 블랙매트릭스를 형성하는 단계와;
    상기 블랙매트릭스와 일부 중첩되는 영역에 위치하며, 상기 드레인 전극과 연결되는 제 1 인출배선 물질층 및 상기 공통배선 콘택홀을 통해 공통 배선과 연결되는 제 1 보조 공통배선 물질층을 형성하는 단계와;
    상기 게이트 배선 및 데이터 배선의 교차 영역으로 정의되는 화소 영역에 위치하며, 상기 제 1 인출배선 물질층 및 제 1 보조 공통배선 물질층을 노출시키는 범위에서 상기 블랙매트릭스를 컬러별 경계부로 하여, 상기 화소 영역 단위로 형성되는 적, 녹, 청 컬러필터가 차례대로 배열된 구조의 컬러필터층을 형성하는 단계와;
    상기 컬러필터층 상부에, 상기 제 1 인출배선 물질층과 연결되는 제 2 인출배선 물질층과, 상기 제 2 인출배선 물질층에서 제 2 방향으로 분기된 다수 개의 화소 전극을 형성하는 단계와;
    상기 컬러필터층 상부에서, 상기 제 1 보조 공통배선 물질층과 연결되는 제 2 보조 공통배선 물질층과, 상기 제 2 보조 공통배선 물질층에서 제 2 방향으로 상기 화소 전극과 엇갈리게 분기된 다수 개의 공통 전극을 형성하는 단계
    를 포함하며, 상기 화소 전극 및 공통 전극을 형성하는 단계는 동일 물질을 이용한 동일 단계인 횡전계형 액정표시장치용 기판의 제조 방법.
  23. 제 21 항 또는 제 22 항 중 어느 하나의 항에 있어서,
    상기 반도체층을 형성하는 단계와, 상기 소스 전극 및 드레인 전극, 데이터 배선을 형성하는 단계는 동일한 제조 공정에서 대응되는 패턴 구조로 이루어지고, 상기 반도체층을 형성하는 단계에서는, 상기 데이터 배선과 대응된 패턴 구조를 이루는 반도체 물질층을 형성하는 단계를 포함하며, 상기 반도체층과 반도체 물질층은 일체형 패턴인 횡전계형 액정표시장치용 기판의 제조 방법.
  24. 제 21 항 또는 제 22 항 중 어느 하나의 항에 있어서,
    상기 제 1 절연층은 비유전상수값이 최대 11.0인 물질에서 선택되는 횡전계형 액정표시장치용 기판의 제조 방법.
  25. 제 21 항 또는 제 22 항 중 어느 하나의 항에 있어서,
    상기 제 1 인출배선 물질층 및 제 1 보조 공통배선 물질층을 이루는 물질은, 저항값이 최대 1×106Ω인 물질에서 선택되는 횡전계형 액정표시장치용 기판의 제조 방법.
  26. 제 21 항 또는 제 22 항 중 어느 하나의 항에 있어서,
    상기 제 2 절연층을 이루는 물질은, 저항값이 최소 1×1011Ω·㎝인 물질에서 선택되는 횡전계형 액정표시장치용 기판의 제조 방법.
  27. 제 21 항 또는 제 22 항 중 어느 하나의 항에 있어서,
    상기 제 2 인출배선 물질층 및 화소 전극과, 상기 제 2 보조 공통배선 물질층 및 공통 전극을 이루는 물질은 투명 도전성 물질에서 선택되는 횡전계형 액정표시장치용 기판의 제조 방법.
  28. 제 21 항에 있어서,
    상기 공통배선 콘택홀은, 상기 게이트 절연막 및 제 1 절연층을 일괄식각하는 방법에 의해 형성되는 횡전계형 액정표시장치용 기판의 제조 방법.
  29. 제 28 항에 있어서,
    상기 식각 공정은 건식식각법에 의해 이루어지는 횡전계형 액정표시장치용 기판의 제조 방법.
  30. 제 21 항 또는 제 22 항 중 어느 하나의 항에 있어서,
    상기 제 1 인출배선 물질층, 상기 드레인 전극과 측면 접촉 방식에 의해 전기적으로 연결되는 횡전계형 액정표시장치용 기판의 제조 방법.
KR1020030043466A 2003-06-30 2003-06-30 횡전계형 액정표시장치 및 그 제조방법 KR100930919B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030043466A KR100930919B1 (ko) 2003-06-30 2003-06-30 횡전계형 액정표시장치 및 그 제조방법
US10/878,037 US7196759B2 (en) 2003-06-30 2004-06-29 In-plane switching mode liquid crystal display device and method of fabrication thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043466A KR100930919B1 (ko) 2003-06-30 2003-06-30 횡전계형 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050002140A true KR20050002140A (ko) 2005-01-07
KR100930919B1 KR100930919B1 (ko) 2009-12-10

Family

ID=33536391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043466A KR100930919B1 (ko) 2003-06-30 2003-06-30 횡전계형 액정표시장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US7196759B2 (ko)
KR (1) KR100930919B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744406B1 (ko) * 2006-04-10 2007-07-30 비오이 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치 및 그 제조방법
KR20110040222A (ko) * 2009-10-13 2011-04-20 엘지디스플레이 주식회사 프린지 필드형 액정표시장치 및 그 제조방법
KR101189144B1 (ko) * 2005-03-03 2012-10-10 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101397447B1 (ko) * 2007-12-31 2014-05-21 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101422198B1 (ko) * 2007-12-31 2014-07-25 엘지디스플레이 주식회사 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법
KR101430510B1 (ko) * 2007-12-31 2014-08-18 엘지디스플레이 주식회사 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법
KR20180003709A (ko) * 2016-06-30 2018-01-10 삼성디스플레이 주식회사 전자 장치

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736114B1 (ko) * 2000-05-23 2007-07-06 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
KR101003829B1 (ko) 2004-04-30 2010-12-23 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 그 제조 방법
GB2421833B (en) * 2004-12-31 2007-04-04 Lg Philips Lcd Co Ltd Liquid crystal display device and method for fabricating the same
KR100955382B1 (ko) * 2004-12-31 2010-04-29 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100966452B1 (ko) * 2005-03-14 2010-06-28 엘지디스플레이 주식회사 수평전계방식 액정표시소자 및 그 제조방법
KR101335276B1 (ko) * 2006-09-20 2013-11-29 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 표시패널 및 그 제조 방법
CN102156368A (zh) * 2011-01-18 2011-08-17 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法
US9513522B2 (en) * 2011-04-07 2016-12-06 Sharp Kabushiki Kaisha Liquid crystal display panel and liquid crystal display device including same
US8760595B2 (en) * 2011-09-09 2014-06-24 Lg Display Co., Ltd. Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
CN103268045B (zh) 2012-09-24 2016-08-10 厦门天马微电子有限公司 Tft阵列基板及其制作方法、液晶显示设备
KR102040812B1 (ko) 2013-02-12 2019-11-06 삼성디스플레이 주식회사 액정 표시 장치
CN103116234B (zh) * 2013-02-21 2015-04-08 合肥京东方光电科技有限公司 彩膜基板及显示装置
KR101981593B1 (ko) 2013-03-15 2019-05-24 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20150137218A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 액정표시장치 및 이의 제조 방법
CN104090401B (zh) * 2014-06-18 2017-12-29 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
KR102308669B1 (ko) * 2014-12-05 2021-10-05 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
CN104880879A (zh) 2015-06-19 2015-09-02 京东方科技集团股份有限公司 Coa阵列基板及其制造方法、显示装置
CN205384420U (zh) * 2016-01-07 2016-07-13 合肥鑫晟光电科技有限公司 显示基板和显示装置
KR20170087574A (ko) * 2016-01-20 2017-07-31 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN111983862B (zh) * 2020-08-19 2022-07-12 武汉华星光电技术有限公司 阵列基板、阵列基板制作方法及液晶显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268008B1 (ko) * 1997-10-06 2000-10-16 구본준 액정표시 소자
KR100648422B1 (ko) * 2000-12-15 2006-11-24 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP3750055B2 (ja) * 2001-02-28 2006-03-01 株式会社日立製作所 液晶表示装置
US6900856B2 (en) * 2002-12-04 2005-05-31 Lg. Philips Lcd Ltd. Liquid crystal display device and manufacturing method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101189144B1 (ko) * 2005-03-03 2012-10-10 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100744406B1 (ko) * 2006-04-10 2007-07-30 비오이 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치 및 그 제조방법
KR101397447B1 (ko) * 2007-12-31 2014-05-21 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101422198B1 (ko) * 2007-12-31 2014-07-25 엘지디스플레이 주식회사 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법
KR101430510B1 (ko) * 2007-12-31 2014-08-18 엘지디스플레이 주식회사 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법
KR20110040222A (ko) * 2009-10-13 2011-04-20 엘지디스플레이 주식회사 프린지 필드형 액정표시장치 및 그 제조방법
KR101631620B1 (ko) * 2009-10-13 2016-06-17 엘지디스플레이 주식회사 프린지 필드형 액정표시장치 및 그 제조방법
KR20180003709A (ko) * 2016-06-30 2018-01-10 삼성디스플레이 주식회사 전자 장치

Also Published As

Publication number Publication date
KR100930919B1 (ko) 2009-12-10
US7196759B2 (en) 2007-03-27
US20040263754A1 (en) 2004-12-30

Similar Documents

Publication Publication Date Title
KR100930919B1 (ko) 횡전계형 액정표시장치 및 그 제조방법
JP5351388B2 (ja) 表示装置
US7710526B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
JP4126618B2 (ja) 液晶表示装置及びその製造方法
JP5371063B2 (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
JP5334552B2 (ja) フリンジフィールドスイッチングモードの液晶表示装置用アレイ基板及びこれを含むフリンジフィールドスイッチングモードの液晶表示装置
KR100659912B1 (ko) 액정표시장치 및 그 제조방법
CN100440017C (zh) 液晶显示器及其制造方法
US8077265B2 (en) Liquid crystal display panel
JP4619997B2 (ja) 液晶表示装置とその製造方法
US8169580B2 (en) Viewing angle-controllable liquid crystal display device and fabrication method thereof
KR20060079040A (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR20100058976A (ko) 액정 표시 장치 및 이의 제조 방법
US20080239187A1 (en) Thin film transistor array panel and method of manufacturing the same
KR20110122783A (ko) 액정표시장치 및 이의 제조방법
KR101953141B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
EP1939674B1 (en) Liquid crystal display device and fabrication method thereof
KR101631620B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR100908849B1 (ko) 횡전계형 액정표시장치용 어레이 기판, 이의 제조방법 및 이를 포함하는 한 횡전계형 액정표시장치
KR101898624B1 (ko) 프린지 필드형 액정표시장치 및 그의 제조방법
KR20040050237A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20130085859A (ko) 액정 표시 장치 및 그 제조 방법
KR20130065246A (ko) 프린지 필드형 액정표시장치의 제조방법
KR20120133130A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20120075111A (ko) 프린지 필드형 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 10