KR20050001207A - method for fabricating storge node electrodes of capacitor - Google Patents

method for fabricating storge node electrodes of capacitor Download PDF

Info

Publication number
KR20050001207A
KR20050001207A KR1020030042781A KR20030042781A KR20050001207A KR 20050001207 A KR20050001207 A KR 20050001207A KR 1020030042781 A KR1020030042781 A KR 1020030042781A KR 20030042781 A KR20030042781 A KR 20030042781A KR 20050001207 A KR20050001207 A KR 20050001207A
Authority
KR
South Korea
Prior art keywords
storage node
capacitor
cap oxide
film
forming
Prior art date
Application number
KR1020030042781A
Other languages
Korean (ko)
Inventor
이재홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030042781A priority Critical patent/KR20050001207A/en
Publication of KR20050001207A publication Critical patent/KR20050001207A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A method for forming a storage node electrode of a capacitor is provided to prevent a capacitor from collapsing and avoid a short circuit between adjacent capacitors by forming a storage node electrode of a stable cone type. CONSTITUTION: A semiconductor substrate(100) including a conductive plug(104) is prepared. A cap oxide layer(106) to which dopants of higher density are injected as it goes to the lower part is formed on the front surface of the substrate. The cap oxide layer is selectively etched to form a storage node contact of a cone type exposing the conductive plug. A polycrystalline silicon layer and a photoresist layer are formed on the front surface of the storage node contact structure. A CMP(chemical mechanical polishing) process is performed on the photoresist layer and the polycrystalline silicon layer until the cap oxide layer is exposed. The remaining photoresist layer is eliminated.

Description

캐패시터의 스토리지노드 전극 형성 방법{method for fabricating storge node electrodes of capacitor}Method for fabricating storge node electrodes of capacitor

본 발명은 반도체소자의 제조 방법에 관한 것으로, 보다 구체적으로는 높은 정전용량(capacitor)을 확보할 수 있는 캐패시터의 스토리지노드 전극 형성 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a storage node electrode of a capacitor capable of securing a high capacitance.

일반적으로, 반도체 소자의 고집적화가 증가됨에 따라 캐패시터의 고(高)정전 용량이 요구되고 있다. 이를 해결하기 위해 캐패시터의 유전상수가 높은 물질을 사용하거나 유전체막의 두께를 얇게 하거나 캐패시터의 높이를 높게 제조하는 방법 등이 대두되고 있다. 이하에서는, 캐패시터의 고정전용량을 위한 방안 중 하나로서캐패시터의 높이를 높게 제조하는 방법을 설명하기로 한다.In general, as the high integration of semiconductor devices is increased, a high capacitance of a capacitor is required. In order to solve this problem, a method of using a material having a high dielectric constant of a capacitor, decreasing a thickness of a dielectric film, or manufacturing a high capacitor has emerged. Hereinafter, a method of manufacturing a high height of the capacitor will be described as one of the measures for the fixed capacitance of the capacitor.

도 1a 내지 도 1d는 종래기술에 따른 캐패시터의 스토리지노드 전극 형성 방법을 설명하기 위한 제조공정도이다.1A to 1D are manufacturing process diagrams illustrating a method of forming a storage node electrode of a capacitor according to the prior art.

먼저, 도 1a에 도시된 바와같이, 트랜지스터(trnasistor)(미도시)가 구비된 반도체기판(10)을 제공한다. 이어, 상기 기판(10) 상에 층간절연막(12)을 형성하고 나서, 상기 층간절연막(12) 부위를 선택 식각하여 비아홀(via hole)(13)를 형성한다. 그런 다음, 상기 비아홀(13)을 포함한 기판 전면에 제 1다결정 실리콘막(미도시)을 형성하고, 상기 제 1다결정 실리콘막을 씨엠피(Chemical Mechnical Polishing)하여 비아홀(13)을 매립시키는 도전 플러그(14)를 형성한다.First, as shown in FIG. 1A, a semiconductor substrate 10 provided with a transistor (not shown) is provided. Subsequently, after the interlayer insulating layer 12 is formed on the substrate 10, via holes 13 are formed by selectively etching portions of the interlayer insulating layer 12. Thereafter, a first polycrystalline silicon film (not shown) is formed on the entire surface of the substrate including the via hole 13, and the conductive plug is embedded in the via hole 13 by CMP (Chemical Mechnical Polishing). 14).

이 후, 상기 도전 플러그(14)를 포함한 기판 전면에 캡옥사이드막(16)을 형성하고 나서, 상기 캡옥사이드막(16) 위에 도전 플러그(14)와 대응된 부위를 노출시키는 감광막 패턴(30)을 형성한다.Subsequently, after the cap oxide layer 16 is formed on the entire surface of the substrate including the conductive plug 14, the photoresist pattern 30 exposing a portion corresponding to the conductive plug 14 on the cap oxide layer 16 is exposed. To form.

이어, 도 1b에 도시된 바와 같이, 상기 감광막 패턴을 마스크로 하여 상기 캡옥사이드막(16)을 식각하여 스토리지노드 콘택(17)을 형성한다.Subsequently, as shown in FIG. 1B, the cap oxide layer 16 is etched using the photoresist pattern as a mask to form a storage node contact 17.

그런 다음, 도 1c에 도시된 바와 같이, 상기 스토리지노드 콘택(17) 구조 전면에 제 2다결정 실리콘막(18) 및 감광막(20)을 차례로 형성한다.Next, as shown in FIG. 1C, a second polycrystalline silicon film 18 and a photoresist film 20 are sequentially formed on the entire structure of the storage node contact 17.

이 후, 도 1d에 도시된 바와 같이, 상기 감광막 및 제 2다결정 실리콘막을 씨엠피한 다음, 상기 잔류된 캡옥사이드막을 제거하여 캐패시터의 스토리지노드 전극(S1)을 형성한다.Thereafter, as shown in FIG. 1D, the photoresist film and the second polycrystalline silicon film are CMPed, and the remaining cap oxide film is removed to form the storage node electrode S1 of the capacitor.

이어, 도 1d에 도시된 바와 같이, 후속 공정으로 유전막(20)과 플레이트 전극용 제 3다결정 실리콘막(22)을 차례로 형성하여 반도체 소자의 캐패시터를 제조한다. 상기 유전막(20)으로는 ONO(Oxide-Nitride-Oxide)구조를 이용한다.Subsequently, as shown in FIG. 1D, a dielectric film 20 and a third polycrystalline silicon film 22 for plate electrodes are sequentially formed to manufacture a capacitor of a semiconductor device. An oxide-nitride-oxide (ONO) structure is used as the dielectric layer 20.

도 2는 종래 기술에 따른 문제점을 설명하기 위한 SEM사진으로서, A부분은 캐패시터의 쓰러짐 현상이 발생된 것을 보인 것이다. 또한, 도 2에서, B부분은 쓰러짐 현상이 없는 정상적인 캐패시터를 보인 것이고, C부분은 스토리지노드 콘택 크기가 상부에 비해 하부가 작은 것을 보인 것이다.Figure 2 is a SEM photograph for explaining the problem according to the prior art, part A shows that the fall of the capacitor occurs. In addition, in FIG. 2, part B shows a normal capacitor without collapse, and part C shows that the storage node contact size is smaller than the upper part.

종래의 기술에서는 캐패시터의 높이를 높게 하기 위해서 캡옥사이드막 두께를 증가시켜야 한다. 그러나, 상기 캡옥사이드막 두께를 증가시킬 경우, 도 2의 C부분과 같이, 캐패시터의 쓰러짐 현상(A부분)이 발생되며, 상기 쓰러진 캐패시터가 이웃한 캐패시터에 붙어서 쇼트(short)되는 문제점이 있었다.In the prior art, the cap oxide film thickness must be increased in order to increase the height of the capacitor. However, when the cap oxide film thickness is increased, as shown in part C of FIG. 2, a fall of a capacitor (part A) occurs, and the collapsed capacitor is shorted by being attached to a neighboring capacitor.

특히, 스토리지노드 콘택 크기가 상부에 비해 하부가 작게 형성된 구조(C 참조)에서는, 캐패시터가 횡방향으로의 힘에 매우 취약하여 캐패시터의 쓰러짐 현상이 가속화된다.In particular, in the structure in which the storage node contact size is smaller than the upper portion (see C), the capacitor is very vulnerable to the force in the transverse direction, thereby accelerating the capacitor collapse.

따라서, 상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 캐패시터의 쓰러짐 현상없이 캐패시터의 높이를 안정적으로 증가시킬 수 있는 캐패시터의 스토리지노드 전극 형성 방법을 제공하는 것이다.Accordingly, an object of the present invention for solving the above problems is to provide a method of forming a storage node electrode of a capacitor capable of stably increasing the height of the capacitor without falling of the capacitor.

도 1a 내지 도 1d는 종래기술에 따른 캐패시터의 스토리지노드 전극 형성 방법을 설명하기 위한 제조공정도.1a to 1d is a manufacturing process diagram for explaining a storage node electrode forming method of a capacitor according to the prior art.

도 2는 종래 기술에 따른 문제점을 설명하기 위한 SEM사진.Figure 2 is a SEM photograph for explaining the problem according to the prior art.

도 3a 내지 도 3d는 본 발명에 따른 캐패시터의 스토리지노드 전극 형성 방법을 설명하기 위한 제조공정도.3A to 3D are manufacturing process diagrams illustrating a method of forming a storage node electrode of a capacitor according to the present invention.

상기 목적을 달성하고자, 본 발명에 따른 캐패시터의 스토리지노드 전극 형성 방법은, 도전플러그를 포함한 반도체 기판을 제공하는 단계와, 기판 전면에 하부로 갈수록 도판트가 고농도로 주입된 캡옥사이드막을 형성하는 단계와, 캡옥사이드막을 선택 식각하여 도전 플러그를 노출시키는 원뿔 형상의 스토리지노드 콘택을 형성하는 단계와, 스토리지노드 콘택 구조 전면에 다결정 실리콘막 및 감광막을 차례로 형성하는 단계와, 캡옥사이드막이 노출되는 시점까지 감광막 및 다결정 실리콘막을 씨엠피하여 스토리지노드 전극을 형성하는 단계와, 잔류된 감광막을 제거하는 단계를 포함한 것을 특징으로 한다.In order to achieve the above object, the method of forming a storage node electrode of a capacitor according to the present invention comprises the steps of providing a semiconductor substrate including a conductive plug, and forming a cap oxide film implanted with a high concentration of dopant toward the bottom of the substrate Forming a conical storage node contact to expose the conductive plug by selectively etching the cap oxide film; sequentially forming a polycrystalline silicon film and a photoresist film on the entire surface of the storage node contact structure; and until the cap oxide film is exposed. CMP of the photosensitive film and the polycrystalline silicon film to form a storage node electrode, and removing the remaining photosensitive film.

상기 캡옥사이드막에 주입되는 도판트로는 보론 또는 포스포러스 이온을 이용한다.As the dopant to be injected into the cap oxide film, boron or phosphorus ions are used.

도 3a 내지 도 3d는 본 발명에 따른 캐패시터의 스토리지노드 전극 형성 방법을 설명하기 위한 공정단면도이다.3A to 3D are cross-sectional views illustrating a method of forming a storage node electrode of a capacitor according to the present invention.

본 발명에 따른 캐패시터의 스토리지노드 전극 형성 방법은, 도 3a에 도시된 바와 같이, 트랜지스터(미도시)가 구비된 반도체기판(100)을 제공한다. 이어, 상기 기판(100) 상에 층간절연막(102)을 형성하고 나서, 상기 층간절연막(102) 부위를 선택 식각하여 비아홀(103)를 형성한다. 그런 다음, 상기 비아홀(103)을 포함한 기판 전면에 제 1다결정 실리콘막(미도시)을 형성하고, 상기 제 1다결정 실리콘막을 씨엠피하여 비아홀(103)을 매립시키는 도전 플러그(104)를 형성한다.A method of forming a storage node electrode of a capacitor according to the present invention, as shown in Figure 3a, provides a semiconductor substrate 100 provided with a transistor (not shown). Subsequently, after the interlayer insulating layer 102 is formed on the substrate 100, the via hole 103 is formed by selectively etching the interlayer insulating layer 102. Next, a first polycrystalline silicon film (not shown) is formed on the entire surface of the substrate including the via hole 103, and the conductive plug 104 is formed by filling the via hole 103 by CMP of the first polycrystalline silicon film.

이 후, 상기 도전 플러그(104)를 포함한 기판 전면에 보론 또는 포스포러스 도판트가 주입된 캡옥사이드막(106)을 형성한 다음, 상기 캡옥사이드막(106) 위에 도전 플러그(104)와 대응된 부위를 노출시키는 감광막 패턴(130)을 형성한다. 이때, 상기 캡옥사이드막(106)의 도판트 주입은 연속적인 선형이 아닌 계단식으로 변화되도록 한다.Thereafter, a cap oxide film 106 in which boron or phosphorus dopant is implanted is formed on the entire surface of the substrate including the conductive plug 104, and then the conductive plug 104 is formed on the cap oxide film 106. The photosensitive film pattern 130 exposing the site is formed. At this time, the dopant implantation of the cap oxide film 106 is to be changed in a stepwise manner rather than a continuous linear.

즉, 상기 캡옥사이드막(106)은 하부로 갈수록 도판트의 양이 다량 주입되며, 상부로 갈수록 도판트의 양이 소량 주입되도록 함으로써, 이 후의 식각 공정에서 도판트가 다량 주입된 캡옥사이드막(106)의 하부가 상부에 비해 식각비가 높게 나타난다.That is, the cap oxide film 106 has a large amount of dopant injected into the lower portion, and a small amount of the dopant is injected into the upper portion of the cap oxide film 106, so that a large amount of dopant is injected in a subsequent etching process. The lower portion of 106) shows higher etching ratio than the upper portion.

이어, 도 3b에 도시된 바와 같이, 상기 감광막 패턴을 마스크로 하여 상기 캡옥사이드막(106)을 식각하여 스토리지노드 콘택(107)을 형성한다. 이때, 상기 캡옥사이드막(106)은 도판트가 고농도 주입된 하부가 저농도 주입된 상부에 비해 식각비가 높게 나타나는 특성을 가지며, 상기 스토리지노드 콘택(107)은 하부가 상부에 비해 넓은 원뿔 형상으로 제조된다. 따라서, 상기 원뿔 형상의 스토리지노드 콘택(107)은 하부 면적이 넓어 안정적인 구조를 가진다.Subsequently, as shown in FIG. 3B, the cap oxide layer 106 is etched using the photoresist pattern as a mask to form a storage node contact 107. In this case, the cap oxide layer 106 has a characteristic that the lower portion of the dopant implanted with a high concentration is higher than the upper portion injected with a low concentration, the etch ratio is higher, the storage node contact 107 has a lower conical shape than the upper do. Accordingly, the conical storage node contact 107 has a wide bottom area and thus has a stable structure.

그런 다음, 상기 감광막 패턴을 제거한다.Then, the photoresist pattern is removed.

이 후, 도 3c에 도시된 바와 같이, 상기 원뿔 형상의 스토리지노드 콘택(107) 구조 전면에 제 2다결정 실리콘막(108) 및 감광막(120)을 차례로 형성한다.Thereafter, as shown in FIG. 3C, a second polycrystalline silicon film 108 and a photoresist film 120 are sequentially formed on the entire surface of the conical storage node contact 107 structure.

이어, 도 3d에 도시된 바와 같이, 상기 감광막 및 제 2다결정 실리콘막을 씨엠피한 다음, 상기 잔류된 캡옥사이드막을 제거하여 캐패시터의 스토리지노드 전극(S2)을 형성한다. 이때, 상기 스토리지노드 전극(S2)은 하부 면적이 상부에 비해 넓은 안정적인 원뿔 형상을 가진다.Subsequently, as illustrated in FIG. 3D, the photoresist film and the second polycrystalline silicon film are CMPed, and then the remaining cap oxide film is removed to form the storage node electrode S2 of the capacitor. In this case, the storage node electrode S2 has a stable conical shape having a lower area than that of the upper part.

그런 다음, 후속 공정으로 ONO 구조의 유전막(122)과 플레이트 전극용 제 3다결정 실리콘막(124)을 차례로 형성하여 반도체 소자의 캐패시터를 제조를 완료한다.Subsequently, in the subsequent process, the dielectric film 122 having the ONO structure and the third polycrystalline silicon film 124 for the plate electrode are sequentially formed to complete the manufacturing of the capacitor of the semiconductor device.

본 발명에 따르면, 캡옥사이드막 증착 시, 캡옥사이드막의 하부가 상부에 비해 도판트가 고농도로 주입되도록 도판트 주입 농도를 단계적으로 조절함으로써, 이후의 공정에서 캡옥사이드막을 식각할 시, 캡옥사이드막의 하부가 상부에 비해 상대적으로 식각비가 높게 나타나게 되므로 스토리지노드 콘택 형상을 안정적인 원뿔 구조로 제조할 수 있다.According to the present invention, when the cap oxide film is deposited, the dopant implantation concentration is adjusted stepwise so that the lower portion of the cap oxide film is injected at a higher concentration than the upper portion, so that the cap oxide film is etched in a subsequent process. Since the lower portion has a higher etching ratio than the upper portion, the storage node contact shape can be manufactured in a stable cone structure.

이상에서와 같이, 본 발명은 캡옥사이드막에 도판트를 주입하되, 캡옥사이드막의 하부가 상부에 비해 고농도 도판트가 주입되도록 함으로써, 이 후의 캡옥사이드막 식각 공정에서, 고농도 도판트가 주입된 캡옥사이드막의 하부가 상부에 비해 상대적으로 식각비가 높도록 하여 안정적인 원뿔 형상의 스토리지노드 콘택 및 캐패시터의 스토리지노드 전극을 제조할 수 있다.As described above, the present invention is to inject a dopant into the cap oxide film, the lower concentration of the dopant is injected to the lower portion of the cap oxide film than the upper, in the subsequent cap oxide film etching process, the high concentration dopant is injected cap The lower portion of the oxide layer may have a higher etching ratio than the upper portion, thereby manufacturing a stable cone-shaped storage node contact and a storage node electrode of a capacitor.

따라서, 상기 원뿔 형상의 스토리지노드 전극은 하부가 상부에 비해 넓은 안정적인 구조를 가짐으로써, 횡방향의 압력에 저항이 강하므로, 캐패시터의 쓰러짐 현상 및 이웃한 캐패시터 간의 쇼트 현상을 방지할 수 있다.Accordingly, the conical storage node electrode has a lower structure having a more stable structure than the upper portion, and thus has a strong resistance to lateral pressure, thereby preventing the capacitor from falling down and shorting between adjacent capacitors.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (3)

도전플러그를 포함한 반도체 기판을 제공하는 단계와,Providing a semiconductor substrate including a conductive plug, 상기 기판 전면에 하부로 갈수록 도판트가 고농도로 주입된 캡옥사이드막을 형성하는 단계와,Forming a cap oxide film in which a dopant is injected at a high concentration toward the bottom of the substrate; 상기 캡옥사이드막을 선택 식각하여 상기 도전 플러그를 노출시키는 원뿔 형상의 스토리지노드 콘택을 형성하는 단계와,Selectively etching the cap oxide layer to form a conical storage node contact exposing the conductive plug; 상기 스토리지노드 콘택 구조 전면에 다결정 실리콘막 및 감광막을 차례로 형성하는 단계와,Sequentially forming a polycrystalline silicon film and a photoresist film on the entire storage node contact structure; 상기 캡옥사이드막이 노출되는 시점까지 감광막 및 다결정 실리콘막을 씨엠피하여 스토리지노드 전극을 형성하는 단계와,Forming a storage node electrode by CMP of the photoresist film and the polycrystalline silicon film until the cap oxide film is exposed; 상기 잔류된 감광막을 제거하는 단계를 포함한 것을 특징으로 하는 캐패시터의 스토리지노드 전극 형성 방법.And removing the remaining photoresist layer. 제 1항에 있어서, 상기 도판트는 보론 또는 포스포러스 이온인 것을 특징으로 하는 캐패시터의 스토리지노드 전극 형성 방법.The method of claim 1, wherein the dopant is boron or phosphorus ions. 상기 제 1항에 있어서, 상기 캡옥사이드막은 상기 도판트를 주입할 시, 계단식으로 변화되도록 하는 것을 특징으로 하는 캐패시터의 스토리지노드 전극 형성 방법.The method of claim 1, wherein the cap oxide layer is changed in a stepwise manner when the dopant is injected.
KR1020030042781A 2003-06-27 2003-06-27 method for fabricating storge node electrodes of capacitor KR20050001207A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030042781A KR20050001207A (en) 2003-06-27 2003-06-27 method for fabricating storge node electrodes of capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042781A KR20050001207A (en) 2003-06-27 2003-06-27 method for fabricating storge node electrodes of capacitor

Publications (1)

Publication Number Publication Date
KR20050001207A true KR20050001207A (en) 2005-01-06

Family

ID=37217047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042781A KR20050001207A (en) 2003-06-27 2003-06-27 method for fabricating storge node electrodes of capacitor

Country Status (1)

Country Link
KR (1) KR20050001207A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341727A (en) * 2018-12-19 2020-06-26 夏泰鑫半导体(青岛)有限公司 Semiconductor device and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341727A (en) * 2018-12-19 2020-06-26 夏泰鑫半导体(青岛)有限公司 Semiconductor device and method for manufacturing the same
CN111341727B (en) * 2018-12-19 2022-12-02 夏泰鑫半导体(青岛)有限公司 Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR100604555B1 (en) Method of forming a capacitor in a semiconductor device
KR100759215B1 (en) Capacitor in the semiconductor device and method of fabricating the same
KR20050001207A (en) method for fabricating storge node electrodes of capacitor
KR20040060081A (en) Capacitor and method for fabrication of the same
KR100213210B1 (en) Manufacturimg method of capacitor of semiconductor devices
US6878601B1 (en) Method for fabricating a capacitor containing metastable polysilicon
KR100968146B1 (en) Method for forming of capacitor
KR100322882B1 (en) Method for fabricating a MML including an antifuse with three electrodes in a semiconductor device
KR100940112B1 (en) Method for forming the analogue capacitor of stack structure
KR100471574B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100455728B1 (en) Method for fabricating capacitor of semiconductor device
KR100762227B1 (en) Method for forming the capacitor of semiconductor device
KR100680444B1 (en) Method for manufacturing capacitor in semiconductor device
KR101001632B1 (en) Method for fabricating capacitor of semiconductor device
KR100881830B1 (en) Method for fabricating capacitor of semiconductor device
KR100886704B1 (en) Method for fabricating storge node electrodes in capacitor
KR20020094223A (en) Method for fabricating semiconductor device
CN116133513A (en) Method for forming semiconductor structure
KR20040048482A (en) method of manufacturing capacitor in semiconductor devices
KR19990004603A (en) Capacitor Formation Method of Semiconductor Device
KR20010028817A (en) Semiconductor device and method for fabricating the same
KR20050073034A (en) Method for forming storage node electrode of capacitor
KR20030002652A (en) Analog capacitor in semiconductor device and method for manufacturing it
KR20040038143A (en) Method of manufacturing semiconductor device
KR19980026876A (en) Capacitor Manufacturing Method of Semiconductor Device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination