KR20050000155A - 자기 정렬 콘택 형성 방법 - Google Patents
자기 정렬 콘택 형성 방법 Download PDFInfo
- Publication number
- KR20050000155A KR20050000155A KR1020030040743A KR20030040743A KR20050000155A KR 20050000155 A KR20050000155 A KR 20050000155A KR 1020030040743 A KR1020030040743 A KR 1020030040743A KR 20030040743 A KR20030040743 A KR 20030040743A KR 20050000155 A KR20050000155 A KR 20050000155A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- interlayer insulating
- spacer
- conductive
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000010410 layer Substances 0.000 claims abstract description 93
- 239000011229 interlayer Substances 0.000 claims abstract description 59
- 125000006850 spacer group Chemical group 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000004140 cleaning Methods 0.000 claims abstract description 13
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 239000005368 silicate glass Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
자가 정렬 콘택 형성 방법을 제공한다. 이 방법에 따르면 먼저, 반도체 기판 상에 층간절연막을 관통하여, 도전막 패턴의 측벽을 덮는 제 1 스페이서와 상기 층간절연막 하부의 도전부를 노출시키는 콘택홀을 형성한다. 상기 콘택홀에 의해 노출되는 상기 층간절연막의 측벽을 덮는 제 2 스페이서를 형성한다. 자연산화막 제거를 위한 세정 공정을 실시한다. 그리고, 상기 콘택홀을 도전물질로 채운다. 따라서 콘택홀에 의해 노출되는 층간절연막의 측벽만을 덮는 제 2 스페이서를 형성하여 콘택 간의 브릿지 현상을 방지할 수 있으며 콘택의 접촉 저항을 증가를 완화하여 반도체 소자의 신뢰도를 향상시킬 수 있다.
Description
본 발명은 반도체 소자의 형성 방법에 관한 것으로 좀 더 상세하게는 자기 정렬 콘택 형성 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 단위 면적당 메모리 셀이 차지하는 셀 사이즈도 급격히 감소되고 있다. 작은 셀 사이즈는 셀을 구성하는 도전성 라인들 간의 간격을 줄임으로써 가능하다. 이러한 고집적화된 반도체 소자에서 하부 배선층과 상부배선층을 연결시키는 콘택홀과 그 인접한 배선들과의 간격이 감소하고 또한 상기 콘택홀의 가로세로비(aspect ratio)가 증가한다. 따라서 다층 배선구조를 채용하는 고집적 반도체 소자에서는 사진식각공정을 이용하여 콘택홀을 형성할때 원하는 공정을 재현성 있게 실현하는데 어려움이 있다. 이를 극복하기 위하여 자기정렬콘택(Self-Aligned Contact) 기술이 개발되었다.
도 1a 내지 도 1c는 종래 기술에 따른 자기 정렬 콘택 형성 방법을 나타내는 공정 단면도들이다.
도 1a를 참조하면, 반도체 기판(1)에 소자분리막(3)을 형성하여 활성영역을 한정한다. 도시하지는 않았지만 상기 활성영역을 가로지르도록 워드라인(미도시)을 형성하고 상기 워드라인 상에 실리콘 질화막으로 이루어지는 캐핑막을 형성하고 실리콘 질화막으로 이루어지는 스페이서를 상기 워드라인의 측벽을 덮도록 형성하여 상기 워드라인을 보호한다. 상기 실리콘질화막으로 둘러싸여진 상기 워드라인을 덮도록 층간절연막(5)을 형성하여 상기 워드 라인 사이를 채운다. 상기 층간절연막(5)으로 층덮힘성이 좋은 BPSG(Boron Phosphorus Silicate Glss) 또는 SOG(Spin On Glass)막을 사용한다. 상기 워드라인 사이의 상기 층간절연막(5)을 패터닝하여 상기 반도체 기판(1)을 노출시키는 콘택홀(7)을 형성한다. 이때 상기 패터닝 과정은 실리콘 산화막으로 이루어지는 상기 층간절연막(5)과 실리콘 질화막으로 이루어지는 상기 스페이서의 높은 식각 선택비를 이용하여 진행된다. 도 1a는 상기 워드라인과 평행한 방향으로 콘택홀이(7)이 형성된 상기 층간절연막(5)을 포함하는 상기 반도체 기판(1)의 단면도를 보여준다. 상기 공정을 완료한 후의 웨이퍼를 대기에 노출할 경우 상기 콘택홀(7)에 의해 노출된 상기 반도체 기판(1)상에 자연산화막(9)이 형성된다. 이는 후속에 형성될 콘택과 상기 반도체 기판(1) 사이의 계면의 저항을 증가시켜 반도체 소자의 구동을 저해한다.
도 1b를 참조하면, 상기 자연산화막(9)을 제거하기 위한 세정공정을 실시한다. 상기 층간절연막(5)을 이루는 BPSG 또는 SOG막은 층덮힘성은 좋으나 밀도가 낮다. 따라서 상기 세정공정에서 상기 층간절연막(5)이 과도하게 식각되어 도 1b과 같이 상기 층간절연막(5)의 측벽에 구멍(E)이 생겨 상기 콘택홀(7)이 이웃하는 콘택홀(7)과 연결될 수 있다.
도 1c를 참조하면, 도전막을 적층하여 상기 콘택홀(7)을 채워 콘택(11)을 형성한다. 이때 상기 구멍(E)에 의해 콘택(11)은 이웃하는 콘택(11)과 연결되어(콘택 간의 브릿지) 반도체 소자의 신뢰도를 저하시킨다.
이를 방지하기 위하여 다른 종래기술에서는 콘택홀을 형성한후 실리콘 질화막을 콘포말하게 얇게 적층한 후 이방성 식각으로 상기 콘택홀의 바닥의 상기 실리콘 질화막을 제거한후 세정공정을 실시한다. 이때 상기와 같은 구멍(E)은 형성되지 않으나 상기 실리콘 질화막에 의해 콘택홀의 바닥의 면적이 좁아져 후속에 형성되는 콘택의 저항이 증가하는 문제점이 있다.
따라서, 상기 문제점을 해결하기 위하여 본 발명의 기술적 과제는 콘택홀의 바닥 면적을 충분히 확보하면서 반도체 소자의 신뢰도를 향상시킬수 있는 자기 정렬 콘택 형성 방법을 제공하는데 있다.
도 1a 내지 도 1c는 종래 기술에 따른 자기 정렬 콘택 형성 방법을 나타내는 공정 단면도들이다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 자기 정렬 콘택 형성 방법을 순차적으로 나타내는 공정단면도들이다.
도 3a 내지 도 3f는 본 발명의 다른 실시예에 따른 자기 정렬 콘택 형성 방법을 순차적으로 나타내는 공정단면도들이다.
도 4는 선택적 증착 방법에 따라 형성된 USG막의 시간에 따른 증착 두께를 나타내는 그래프이다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 자기 정렬 콘택 형성 방법은 콘택홀에 의해 노출되는 층간절연막의 측벽만을 덮는 스페이서를 형성하는 것을 특징으로 한다.
좀 더 상세하게 상기 방법은 다음과 같다. 먼저, 반도체 기판 상에 층간절연막을 관통하여, 도전막 패턴의 측벽을 덮는 제 1 스페이서와 상기 층간절연막 하부의 도전부를 노출시키는 콘택홀을 형성한다. 상기 콘택홀에 의해 노출되는 상기 층간절연막의 측벽을 덮는 제 2 스페이서를 형성한다. 자연산화막 제거를 위한 세정 공정을 실시한다. 그리고, 상기 콘택홀을 도전물질로 채운다.
상기 방법에 있어서, 상기 제 1 스페이서는 실리콘질화막으로 형성된다.
상기 방법에 있어서, 상기 제 2 스페이서는, 상기 층간절연막 및 상기 반도체 기판의 표면에 선택적으로 USG(Undoped Silicate Glass) 막을 형성하고, 상기 USG막을 이방성으로 식각함으로써 형성될 수 있다. 이때, 상기 USG막은 400~480℃의 온도와 500~700Torr의 압력에서 오존(O3), 산소(O2), TEOS(tetracthyl orthosilicate)을 포함하는 그룹에서 선택되는 적어도 하나의 소스 가스를 공급하여 형성될 수 있다.
본 발명의 일 양태에 따른 자기 정렬 콘택 형성 방법은 다음과 같다. 먼저, 소자분리막을 포함하는 반도체 기판 상에 게이트 절연막 및 도전막을 차례로 형성한다. 상기 도전막 상에 캐핑막 패턴을 형성한다. 상기 캐핑막 패턴을 식각마스크로 사용하여 상기 도전막과 상기 게이트 절연막을 차례로 패터닝하여 게이트 절연막 패턴 및 도전막 패턴으로 이루어지는 게이트 패턴을 형성한다. 상기 캐핑막 패턴을 이온주입마스크로 사용하여 상기 반도체 기판 내에 불순물 영역을 형성한다. 상기 게이트 패턴과 상기 캐핑막 패턴의 측벽을 덮는 제 1 스페이서를 형성한다. 층간절연막을 형성하여 상기 게이트 패턴들 사이를 채운다. 상기 층간절연막을 패터닝하여 상기 제 1 스페이서와 상기 불순물 영역을 노출시키는 콘택홀을 형성한다. 상기 콘택홀에 의해 노출되는 상기 층간절연막의 측벽을 덮는 제 2 스페이서를 형성한다. 자연산화막 제거를 위한 세정 공정을 실시한다. 그리고, 상기 콘택홀을 도전물질로 채운다.
본 발명의 다른 일 양태에 따른 자기 정렬 콘택 형성 방법은 다음과 같다. 먼저, 도전부를 포함하는 하부층간절연막 상에 도전막을 형성한다. 상기 도전막 상에 캐핑막 패턴을 형성한다. 상기 캐핑막 패턴을 식각마스크로 사용하여 상기 도전막을 패터닝하여 도전막 패턴을 형성한다. 상기 도전막 패턴과 상기 캐핑막 패턴의 측벽을 덮는 제 1 스페이서를 형성한다. 층간절연막을 형성하여 상기 도전막 패턴들 사이를 채운다. 상기 층간절연막을 패터닝하여 상기 제 1 스페이서와 상기 도전부를 노출시키는 콘택홀을 형성한다. 상기 콘택홀에 의해 노출되는 상기 층간절연막의 측벽을 덮는 제 2 스페이서를 형성한다. 자연산화막 제거를 위한 세정 공정을 실시한다. 그리고 상기 콘택홀을 도전물질로 채운다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
<실시예 1>
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 자기 정렬 콘택 형성 방법을 순차적으로 나타내는 공정단면도들이다.
도 2a를 참조하면, 반도체 기판(100) 내에 소자분리막(102)을 형성하여 활성영역을 한정한다. 상기 소자분리막(102)은 통상의 얕은 트렌치 격리(Shallow trench isolation) 방법에 의해서 형성될 수 있다. 상기 반도체 기판(100) 상에 게이트 절연막 및 도전막을 차례로 형성한다. 상기 게이트 절연막은 열산화막으로 형성되거나 CVD 방법으로 증착될 수 있다. 상기 도전막은 불순물이 도핑되거나 도핑되지 않은 폴리실리콘, 텅스텐, 알루미늄, 구리, 티타늄, 탄탈륨, 탄탈륨질화막 및 티타늄질화막을 포함하는 그룹에서 선택되는 하나의 물질로 형성될 수 있다. 도시하지는 않았지만, 상기 도전막 상에 금속실리사이드막(미도시)이 형성될 수 있다. 상기 도전막 상에 캐핑막을 형성한다. 상기 캐핑막은 실리콘질화막으로 형성될 수 있다. 상기 캐핑막을 패터닝하여 캐핑막 패턴(108)을 형성한다. 상기 캐핑막 패턴(108)을 식각마스크로 사용하여 상기 도전막 및 상기 게이트 절연막을 차례로 패터닝하여 게이트 절연막 패턴(104) 및 도전막 패턴(106)으로 이루어지는 게이트패턴을 형성한다.
도 2b를 참조하면, 상기 캐핑막 패턴(108)을 이온주입마스크로 사용하여 상기 반도체 기판(100)의 활성영역내에 불순물 영역(109)을 형성한다. 상기 불순물 영역은 반도체 소자의 요구되는 특성에 따라 P타입 또는 N타입일 수 있다. 상기 게이트 패턴이 형성된 상기 반도체 기판 상에 절연막을 콘포말하게 적층한다. 상기 절연막은 실리콘질화막으로 형성될 수 있다. 상기 절연막을 에치백하여 상기 캐핑막 패턴(108) 및 상기 게이트 패턴의 측벽을 덮는 제 1 스페이서(110)을 형성한다.
도 2c를 참조하면, 상기 제 1 스페이서(110)가 형성된 상기 반도체 기판(110)의 전면 상에 층간절연막(111)을 형성하여 상기 게이트 패턴들 사이를 채운다. 상기 층간절연막(111)은 층덮힘성이 좋은 BPSG 또는 SOG막으로 형성될 수 있다. 상기 층간절연막(111)에 대해 평탄화 공정을 실시하여 상기 캐핑막 패턴(108)의 상부를 노출시킨다. 이때 상기 평탄화 공정은 CMP 또는 에치백일 수 있다.
도 2d를 참조하면, 상기 층간절연막(111)의 소정영역을 패터닝하여 상기 제 1 스페이서(110)와 상기 불순물 영역(109)을 노출시키는 콘택홀(112)을 형성한다.
도 2e를 참조하면, 상기 반도체 기판의 불순물 영역(1109) 및 상기 층간절연막(111)의 표면에 USG(Undoped Silicate Glass)막을 선택적으로 형성한다. 상기 USG막은 400~480℃의 온도와 500~700Torr의 압력에서 오존(O3), 산소(O2), TEOS(tetracthyl orthosilicate)을 포함하는 그룹에서 선택되는 적어도 하나의 소스 가스를 공급하여 형성될 수 있다. 이때 상기 USG 막은 CVD 방법으로 형성될 수있으며 캐리어 가스로 He이 사용될 수 있다. 상기 USG막은 상기 조건에서 형성될 경우 실리콘질화막으로 이루어지는 상기 캐핑막 패턴(108)과 상기 제 1 스페이서(110)의 표면에는 증착이 되지 않는다. 상기 USG막을 에치백 또는 이방성 식각하여 상기 불순물 영역(109)을 노출시키는 동시에 상기 콘택홀(112)에 의해 노출되는 상기 층간절연막(111)의 측벽을 덮는 제 2 스페이서(114)를 형성한다. 상기 USG막으로 형성되는 상기 제 2 스페이서(114)는 상기 층간절연막(111) 보다 막질의 밀도가 높다.
도 2f를 참조하면, 상기 불순물 영역(109) 상에 형성될 수 있는 자연산화막(미도시)을 제거하기 위한 세정공정을 실시한다. 상기 USG막으로 이루어지는 상기 제 2 스페이서(114)가 막질이 단단하므로 상기 세정공정에서 식각되는 양이 적다. 따라서 상기 제 2 스페이서(114)에 의해 상기 층간절연막(111)이 보호될 수 있어 종래와 같이 구멍(도 1b의 E)이 형성되지 않는다. 상기 콘택홀(114)을 도전물질로 채워 상기 불순물 영역(109)와 전기적으로 접속되는 콘택(116)을 형성한다. 상기 도전물질은 불순물이 도핑되거나 도핑되지 않은 폴리실리콘, 텅스텐, 알루미늄, 구리, 티타늄, 탄탈륨, 탄탈륨질화막 및 티타늄질화막을 포함하는 그룹에서 선택되는 하나의 물질로 형성될 수 있다.
상기 방법에 있어서, 제 2 스페이서(114)가 상기 층간절연막(111)의 측벽만을 덮으므로 상기 콘택홀(112)의 바닥면적을 많이 차지하지 않으므로 후속에 형성되는 콘택의 접촉 면적이 많이 좁아지지 않는다. 따라서 콘택의 접촉 저항이 크게 늘어나지 않으며 콘택간의 브릿지(bridge)를 방지할 수 있다.
<실시예 2>
도 3a 내지 도 3f는 본 발명의 다른 실시예에 따른 자기 정렬 콘택 형성 방법을 순차적으로 나타내는 공정단면도들이다.
도 3a를 참조하면, 반도체 기판(미도시) 상에 하부층간절연막(200)을 형성한다. 상기 하부층간절연막(200)은 BPSG 또는 SOG 막으로 형성될 수 있다. 도시하지는 않았지만 상기 반도체 기판(미도시)상에 트랜지스터 및 콘택등의 여러 소자가 형성될 수 있으며 상기 하부층간절연막(200)이 상기 여러 소자등을 덮을 수 있다. 상기 하부층간절연막(200)을 관통하여 상기 여러 소자와 전기적으로 접속되는 도전부(201)가 형성된다. 상기 도전부(201)을 갖는 상기 하부층간절연막(200) 상에 도전막 및 캐핑막을 차례로 형성한다. 상기 캐핑막을 사진식각공정으로 식각하여 캐핑막 패턴(204)을 형성한다. 상기 캐핑막 패턴(204)을 식각마스크로 이용하여 상기 도전막을 패터닝하여 상기 하부층간절연막(200)을 가로지르는 도전막 패턴(202)을 형성한다. 도전막 및 캐핑막의 형성물질들은 실시예 1에서의 도전막과 캐핑막의 그것들과 동일하다.
도 3b를 참조하면, 상기 도전막 패턴(202)이 형성된 상기 반도체 기판 상에 절연막을 콘포말하게 적층한다. 상기 절연막은 실리콘질화막으로 형성될 수 있다. 상기 절연막을 에치백하여 상기 캐핑막 패턴(204) 및 상기 도전막 패턴(202)의 측벽을 덮는 제 1 스페이서(206)을 형성한다.
도 3c를 참조하면, 상기 제 1 스페이서(206)가 형성된 상기 하부층간절연막(200)의 전면 상에 층간절연막(208)을 형성하여 상기 도전막패턴(202)들 사이를 채운다. 상기 층간절연막(208)의 형성 물질은 실시예 1의 층간절연막(111)과 동일할 수 있다. 상기 층간절연막(208)에 대해 평탄화 공정을 실시하여 상기 캐핑막 패턴(204)의 상부를 노출시킨다.
도 3d를 참조하면, 상기 층간절연막(208)의 소정영역을 패터닝하여 상기 제 1 스페이서(206)와 상기 도전부(201)을 노출시키는 콘택홀(210)을 형성한다.
도 3e를 참조하면, 상기 콘택홀(210)에 의해 노출되는 상기 층간절연막(208)의 측벽에 제 2 스페이서(212)를 형성한다. 상기 제 2 스페이서(212)는 제 1 실시예와 동일한 물질과 방법으로 형성될 수 있다.
도 3f를 참조하면, 상기 도전부(201) 상에 형성될 수 있는 자연산화막(미도시)을 제거하기 위한 세정공정을 실시한다. 이때 실시예 1과 마찬가지로 막질이 단단한 제 2 스페이서(212)에 의해 상기 층간절연막(208)이 보호될 수 있다. 상기 콘택홀(212)을 도전물질로 채워 상기 불순물 영역(201)과 전기적으로 접속되는 콘택(214)을 형성한다.
따라서, 본 발명에 의한 자기 정렬 콘택 형성 방법에 따르면, 콘택홀에 의해 노출되는 층간절연막의 측벽만을 덮는 스페이서를 형성하여 콘택 간의 브릿지 현상을 방지할 수 있으며 콘택의 접촉 저항을 증가를 완화하여 반도체 소자의 신뢰도를 향상시킬 수 있다.
Claims (12)
- 반도체 기판 상에 층간절연막을 관통하여, 도전막 패턴의 측벽을 덮는 제 1 스페이서와 상기 층간절연막 하부의 도전부를 노출시키는 콘택홀을 형성하는 단계;상기 콘택홀에 의해 노출되는 상기 층간절연막의 측벽을 덮는 제 2 스페이서를 형성하는 단계;자연산화막 제거를 위한 세정 공정을 실시하는 단계; 및상기 콘택홀을 도전물질로 채우는 단계를 구비하는 자기정렬콘택 형성 방법.
- 제 1 항에 있어서,상기 제 1 스페이서는 실리콘질화막으로 형성되는 것을 특징으로 하는 자기정렬콘택 형성 방법.
- 제 1 항에 있어서,상기 제 2 스페이서를 형성하는 단계는,상기 층간절연막 및 상기 반도체 기판의 표면에 선택적으로 USG(Undoped Silicate Glass) 막을 형성하는 단계, 및상기 USG막을 식각하는 단계를 포함하는 것을 특징으로 하는 자기 정렬 콘택 형성 방법.
- 제 3 항에 있어서,상기 USG막은 400~480℃의 온도와 500~700Torr의 압력에서 오존(O3), 산소(O2), TEOS(tetracthyl orthosilicate)을 포함하는 그룹에서 선택되는 적어도 하나의 소스 가스를 공급하여 형성되는 것을 특징으로 하는 자기 정렬 콘택 형성 방법.
- 소자분리막을 포함하는 반도체 기판 상에 게이트 절연막 및 도전막을 차례로 형성하는 단계;상기 도전막 상에 캐핑막 패턴을 형성하는 단계;상기 캐핑막 패턴을 식각마스크로 사용하여 상기 도전막과 상기 게이트 절연막을 차례로 패터닝하여 게이트 절연막 패턴 및 도전막 패턴으로 이루어지는 게이트 패턴을 형성하는 단계;상기 캐핑막 패턴을 이온주입마스크로 사용하여 상기 반도체 기판 내에 불순물 영역을 형성하는 단계;상기 게이트 패턴과 상기 캐핑막 패턴의 측벽을 덮는 제 1 스페이서를 형성하는 단계;층간절연막을 형성하여 상기 게이트 패턴들 사이를 채우는 단계;상기 층간절연막을 패터닝하여 상기 제 1 스페이서와 상기 불순물 영역을 노출시키는 콘택홀을 형성하는 단계;상기 콘택홀에 의해 노출되는 상기 층간절연막의 측벽을 덮는 제 2 스페이서를 형성하는 단계;자연산화막 제거를 위한 세정 공정을 실시하는 단계; 및상기 콘택홀을 도전물질로 채우는 단계를 구비하는 자기정렬콘택 형성 방법.
- 제 1 항에 있어서,상기 제 1 스페이서는 실리콘질화막으로 형성되는 것을 특징으로 하는 자기정렬콘택 형성 방법.
- 제 1 항에 있어서,상기 제 2 스페이서를 형성하는 단계는,상기 층간절연막 및 상기 반도체 기판의 표면에 선택적으로 USG(Undoped Silicate Glass) 막을 형성하는 단계, 및상기 USG막을 식각하는 단계를 포함하는 것을 특징으로 하는 자기 정렬 콘택 형성 방법.
- 제 7 항에 있어서,상기 USG막은 400~480℃의 온도와 500~700Torr의 압력에서 오존(O3), 산소(O2), TEOS(tetracthyl orthosilicate)을 포함하는 그룹에서 선택되는 적어도하나의 소스 가스를 공급하여 형성되는 것을 특징으로 하는 자기 정렬 콘택 형성 방법.
- 도전부를 포함하는 하부층간절연막 상에 도전막을 형성하는 단계;상기 도전막 상에 캐핑막 패턴을 형성하는 단계;상기 캐핑막 패턴을 식각마스크로 사용하여 상기 도전막을 패터닝하여 도전막 패턴을 형성하는 단계;상기 도전막 패턴과 상기 캐핑막 패턴의 측벽을 덮는 제 1 스페이서를 형성하는 단계;층간절연막을 형성하여 상기 도전막 패턴들 사이를 채우는 단계;상기 층간절연막을 패터닝하여 상기 제 1 스페이서와 상기 도전부를 노출시키는 콘택홀을 형성하는 단계;상기 콘택홀에 의해 노출되는 상기 층간절연막의 측벽을 덮는 제 2 스페이서를 형성하는 단계;자연산화막 제거를 위한 세정 공정을 실시하는 단계; 및상기 콘택홀을 도전물질로 채우는 단계를 구비하는 자기정렬콘택 형성 방법.
- 제 9 항에 있어서,상기 제 1 스페이서는 실리콘질화막으로 형성되는 것을 특징으로 하는 자기정렬콘택 형성 방법.
- 제 9 항에 있어서,상기 제 2 스페이서를 형성하는 단계는,상기 층간절연막 및 상기 반도체 기판의 표면에 선택적으로 USG(Undoped Silicate Glass) 막을 형성하는 단계, 및상기 USG막을 식각하는 단계를 포함하는 것을 특징으로 하는 자기 정렬 콘택 형성 방법.
- 제 11 항에 있어서,상기 USG막은 400~480℃의 온도와 500~700Torr의 압력에서 오존(O3), 산소(O2), TEOS(tetracthyl orthosilicate)을 포함하는 그룹에서 선택되는 적어도 하나의 소스 가스를 공급하여 형성되는 것을 특징으로 하는 자기 정렬 콘택 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030040743A KR100543459B1 (ko) | 2003-06-23 | 2003-06-23 | 자기 정렬 콘택 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030040743A KR100543459B1 (ko) | 2003-06-23 | 2003-06-23 | 자기 정렬 콘택 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050000155A true KR20050000155A (ko) | 2005-01-03 |
| KR100543459B1 KR100543459B1 (ko) | 2006-01-20 |
Family
ID=37216311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030040743A KR100543459B1 (ko) | 2003-06-23 | 2003-06-23 | 자기 정렬 콘택 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100543459B1 (ko) |
-
2003
- 2003-06-23 KR KR1020030040743A patent/KR100543459B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100543459B1 (ko) | 2006-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI249774B (en) | Forming method of self-aligned contact for semiconductor device | |
| KR100781547B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US6870268B2 (en) | Integrated circuit devices formed through selective etching of an insulation layer to increase the self-aligned contact area adjacent a semiconductor region | |
| CN100561728C (zh) | 半导体器件及其制造方法 | |
| KR100587635B1 (ko) | 반도체소자의 제조 방법 | |
| US6607955B2 (en) | Method of forming self-aligned contacts in a semiconductor device | |
| KR20110115319A (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR100541515B1 (ko) | 수직 채널 패턴을 갖는 반도체 장치 및 이를 제조하는 방법 | |
| KR20180017902A (ko) | 반도체 소자 | |
| US20080067678A1 (en) | Semiconductor Devices Having Contact Holes Including Protrusions Exposing Contact Pads and Methods of Fabricating the Same | |
| US7989335B2 (en) | Methods of forming insulation layer patterns and methods of manufacturing semiconductor devices including insulation layer patterns | |
| US20060022276A1 (en) | Methods of forming semiconductor devices including a resistor in a resistor region and devices so formed | |
| US20070184694A1 (en) | Wiring structure, semiconductor device and methods of forming the same | |
| US7811921B2 (en) | Semiconductor devices having a trench in a side portion of a conducting line pattern and methods of forming the same | |
| KR100487563B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| US20080128819A1 (en) | Lateral mos transistor and method for manufacturing thereof | |
| US20040137743A1 (en) | Semiconductor device including bit line formed using damascene technique and method of fabricating the same | |
| KR100791343B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2023024953A (ja) | 低誘電率スペーサを備えた半導体装置及びその製造方法 | |
| US6404020B1 (en) | Method of forming contact pads in a semiconductor device and a semiconductor device formed using the method | |
| JP4260275B2 (ja) | 半導体装置及びその製造方法 | |
| KR100543459B1 (ko) | 자기 정렬 콘택 형성 방법 | |
| KR101060767B1 (ko) | 반도체장치의 접합 형성 방법 | |
| KR100307968B1 (ko) | 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법 | |
| KR20010048350A (ko) | 반도체 장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090102 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |