KR200457128Y1 - 반도체 통전 테스트장치 - Google Patents

Abstract

본 고안의 반도체 통전 테스트장치는 몰딩재에 의해 성형되어 내부에 수직으로 관통되는 복수개의 통전공을 갖는 실장기판과, 상기 실장기판의 몰딩 성형시 통전공에 내입되어 통전 라인을 형성하는 도체분말과, 상기 통전공에 하부가 부분 매입되어 도체분말과 통전되고, 상부는 실장기판의 외부로 부분 노출시켜 반도체 단자와 접촉되는 금속재질의 통전단자로 구성한다.

반도체, 테스트, 몰딩

Description

반도체 통전 테스트장치{Semiconductor installed board}

본 고안의 반도체 통전 테스트장치에 관한 것으로서, 더욱 상세하게는 금속가루를 내부에 수직으로 배열시켜 통전라인을 형성한 반도체 테스트 장치에서 통전라인과 접점되는 통전단자를 이음 연결한 다음 테스트 장치 외부로 노출시켜 반도체와의 접촉 오류를 최소화할 수 있도록 하는 반도체 통전 테스트 장치에 관한 것이다.

이러한 반도체 패키지는 그 구성에 있어서, 크게 반도체 칩과, 상기 반도체 칩이 실장되어 이와 전기적으로 연결되는 반도체 실장기판으로 이루어진다.

이러한 반도체 실장기판은 반도체칩과 인쇄회로기판과 같은 전기, 전자장치를 전기적으로 연결해주는 매개 역할을 하며 리드 프레임, BGA(Ball Gride Array), PGA(Pin Grid Array) , Au 와이어 및 Tape-BGA 등 그 종류가 매우 다양하다.

최근에, 전자 장치는 치수, 두께 및 무게가 감소되고 있어, 종래에 공지된 듀얼 인라인 패키지(DIP)가, 리드의 터미널 단부가 반도체 장치를 밀봉하기 위한 수지의 직사각형 표면 상에 노출되는 QFN 패키지와 같은 표면 실장형 반도체 패키지로 대체되고 있다. 예를 들어, 일본 특허공개 2003-309242호 및 2001-257304호 공보는 QFN 패키지의 예들을 개시하고, 일본 특허공개 H06-21315호 공보는 반도체 장치에 사용하는 리드 프레임의 일례를 개시한다.

도 1은 종래 공지된 QFN 패키지에 사용하는 리드 프레임의 일례를 도시하는 평면도이고, 여기에서 직사각형을 갖는 리드 프레임(1)은 자체 상에 반도체 칩(또는 반도체 장치)(2)을 실장하는 스테이지(3), 스테이지(3)를 둘러싸도록 형성되어 스테이지(3)를 향해 내부 방향으로 연장되는 내부 단부(4a)를 갖는 복수의 리드(4), 및 스테이지(3)와 리드(4)의 주변 영역에 배치되는 복수의 댐 바(5)(프레임부를 구성한다)를 포함하며, 여기에서 4개의 접속 리드(3)는 4개의 코너로부터 내부방향으로 연장되고 스테이지(3)에 접속되어 제 위치에 고정되며, 리드(4)의 외부 단부(4b)는 댐 바(5)에 직접 접속되어 고정되어 있다. 댐 바(5)의 외부에는 복수의 슬릿(6)이 각각 형성되어 있다.

리드 프레임(1)은 얇은 금속 플레이트에 프레스 작업 또는 에칭을 실행함으로써 제작된다.

도 2에 도시된 바와 같이, QFN 패키지가 리드 프레임(1)을 사용하여 제작될 때, 반도체 칩(2)이 스테이지(3)의 표면 상에 접착되어 고정되고, 접착은 반도체 칩(2)의 패드와 리드(4)의 내부 단부(4a) 사이에 본딩 와이어(7)를 사용하여 실행됨으로써, 전기적으로 함께 접속된다.

이어서, 에폭시 수지로 구성되는 밀봉 수지(8)가 반도체 칩(2), 스테이 지(3), 본딩 와이어(7), 및 리드(4)의 내부 단부(4a)를 덮도록 몰딩됨으로써, 일체적으로 함께 결합된다.

이어서, 밀봉 수지(8)의 외부로 돌출되어 노출되어 있는 리드(4)의 표면(4c) 및 후면(4d)이 리드(4)에 대하여 땜납의 습윤성을 향상시키는데 사용되는 땜납 도금층(9)을 형성하도록 도금된다.

마지막으로, 밀봉 수지(8)의 외부로 돌출하는 리드(4)의 상술한 부분이 절단선 A를 따라 절단되어, 리드(4)가 서로 전기적으로 절연된다.

따라서, QFN 패키지(즉, 표면 실장형 반도체 패키지)는 전술한 프로세스에 의해 제작된다.

종래 공지된 QFN 패키지는 플랫 리드를 사용하여 설계되고; 따라서, 밀봉 수지가 몰딩되어 리드의 내부 단부를 스테이지 및 본딩 와이어와 함께 일체화시킬 때, 리드와 밀봉 수지 사이의 접촉 영역에서의 접착성이 감소될 수 있다

그러한 접착성의 감소는 열 응력 및 외부 응력에 기인하여 리드와 밀봉 수지 사이의 분리를 초래하거나, 와이어가 전기적으로 단선되는 다른 장애를 초래할 수 있다.

따라서, 본 고안의 목적은 몰딩 성형으로 완성되는 실장기판에 수직으로 배열되는 금속가로와 통전되는 단자를 외부로 노출시켜 반복적인 반도체 단자와의 접 촉 오류를 최소화 할 수 있도록 하는 데 있다.

상기와 같은 목적을 달성하기 위한 본 고안의 반도체 통전 테스트장치는 몰딩재에 의해 성형되어 내부에 수직으로 관통되는 복수개의 통전공을 갖는 실장기판과, 상기 실장기판의 몰딩 성형시 통전공에 내입되어 통전 라인을 형성하는 도체분말과, 상기 통전공에 하부가 부분 매입되어 도체분말과 통전되고, 상부는 실장기판의 외부로 부분 노출시켜 반도체 단자와 접촉되는 금속재질의 통전단자로 구성한다.

본 고안에 따르면, 상기 통전단자는 상기 도체분말과 접촉되는 평면의 하부면을 갖는 밀착단자와, 상기 밀착단자의 상부에 일체로 형성되어 길이를 갖는 이음단자와, 상기 이음단자의 상부에 일체로 형성되어 실장기판 외부로 돌출되고 상단부가 확개된 홈을 형성시킨 안착단자로 구성한다.

본 고안에 따르면, 상기 홈은 안착단자 상부 외주연에서 하부 중앙으로 확개된 형상을 갖도록 하되, 안착단자의 상부 외주연에 다수개의 꼭지점에서 하부 중앙으로 꼭지점이 이어지도록 형성된다.

상술한 바와 같이, 본 고안의 반도체 통전 테스트 장치는 몰딩 성형으로 완성되는 실장기판에 수직으로 배열되는 금속가루와 통전되는 단자를 외부로 노출시 켜 반복적인 반도체 단자와의 접촉에도 실장기판 외부로 금속가루의 탈리를 방지하여 안정적인 통전라인을 유지할 수 있도록 하여 반복적인 반도체 테스트 작업의 오류를 최소화할 수 있도록 하는 효과가 있다.

또한, 본 고안의 반도체 통전 테스트 장치는 금속가루와 통전단자를 일체로 몰딩시킨 통전단자 중 상기 실장기판 외부로 노출된 안착단자에 상광하협으로 홈을 형성시켜 반도체의 접촉단자가 보다 쉽게 통전단자의 홈 내부로 내입되도록 함으로써, 반도체의 신속한 통전 테스트 작업을 신속하게 이루어 질 수 있도록 하는 효과가 있다.

이하, 본 고안에 첨부된 도면을 참조하여 본 고안의 바람직한 일실시예를 상세히 설명하기로 한다.

우선, 도면들 중, 동일한 구성요소 또는 부품들은 가능한 동일한 참조부호로 나타내고 있음에 유의하여야 한다. 본 고안을 설명함에 있어, 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 고안의 요지를 모호하지 않기 위하여 생략한다.

도 3은 자성체의 자기력선을 나타낸 상태도이고, 도 4는 본 고안의 반도체 테스트 장치를 나타낸 사시도이며, 도 5는 본 고안의 반도체 테스트장치를 나타낸 사용상태도이고, 도 6은 본 고안의 반도체 테스트장치 중 통전단자를 나타낸 사시도이며, 도 7은 본 고안의 반도체 테스트 장치의 제조과정을 나타낸 구성도이다.

본 고안의 반도체 통전 테스트장치는 몰딩재에 의해 성형되어 내부에 수직으로 관통되는 복수개의 통전공 111을 갖는 실장기판 110과, 상기 실장기판 110의 몰딩 성형시 통전공 111에 내입되어 통전 라인을 형성하는 도체분말 120과, 상기 통전공 111에 하부가 부분 매입되어 도체분말 120과 통전되고, 상부는 실장기판 110의 외부로 부분 노출시켜 반도체 10의 접촉단자 11와 접촉되는 금속 재질의 통전단자 130로 구성한다.

상기 통전단자 130는 상기 도체분말 120과 접촉되는 평면의 하부면을 갖는 밀착단자 131와, 상기 밀착단자 131의 상부에 일체로 형성되어 길이를 갖는 이음단자 132와, 상기 이음단자 132의 상부에 일체로 형성되어 실장기판 110 외부로 돌출되고 상단부가 확개된 홈 133a을 형성시킨 안착단자 133로 구성한다.

상기와 같이 구성된 반도체 통전 테스트장치 100는 전원이 인가되는 PCB 회로기판 20의 상부에 안착되어 통전되고, 상기 통전 테스트 대상인 반도체 10를 테스트장치 100 상부면에 안착시킨다.

이때, 반도체 10 하부면에 돌출된 접촉단자가 상기 반도체 테스트장치 100 의 통전단자 130와 접촉되어 PCB 회로기판 20에서 전달되는 전류를 반도체 10에 통전시키게 되며, 반도체 10의 통전 상황에 따라 반도체 10의 오류상태를 검사할 수 있다.

이로써, 본 고안의 반도체 통전 테스트 장치 100는 몰딩 성형으로 완성되는 실장기판 110에 수직으로 배열되는 금속가루와 통전되는 단자를 외부로 노출시켜 반복적인 반도체 10 접촉단자 11와의 접촉에도 실장기판 110 외부로 금속가루의 탈 리를 방지하여 안정적인 통전 라인을 유지할 수 있도록 함으로써, 반복적인 반도체 테스트 작업의 오류를 최소화할 수 있고, 지속적인 반도체 10의 통전 시험이 반복적으로 진행되어도 금속분말의 탈리를 방지하고 안정적인 전도 시험을 반복적으로 행할 수 있다.

그리고, 통전단자 130를 통하여 반도체 10의 접촉단자 11와의 접촉 상태를 더욱 긴밀하게 유지할 수 있다.

즉, 상기 홈 133a은 안착단자 133 상부 외주연에서 하부 중앙으로 확개된 형상을 갖도록 하되, 안착단자 133의 상부 외주연에 다수개의 꼭지점에서 하부 중앙으로 꼭지점이 이어지도록 형성되어 반도체 10의 접촉단자 11와의 안전한 접촉을 가능하도록 한다.

이와 같이, 구성된 반도체 통전 테스트장치 100는 통전단자 130를 통해 반도체 10의 접촉단자 11가 상기 통전단자 130의 홈 133a에 안착되며, 상기 홈 133a의 꼭지점에서 하부 중앙의 꼭지점이 상광하협 형상을 갖고 있어 상기 접촉단자가 홈 133a의 내부로 보다 쉽게 안입되면서 단자가 접촉될 수 있도록 한다.

이러한 반도체 테스트장치 100는 통전단자 130가 직접 반도체 접촉단자의 접촉하기 때문에 도체분말 120이 실장기판 110의 통전공 111을 통해 외부로 유출되지 않아 보다 안전하고 확실한 통전 라인을 보장받을 수 있다.

이러한 통전 테스트장치의 제조과정을 살펴보면 아래와 같다.

먼저, 도 7에서 도시한 바와 같이, 본 고안의 반도체 실장기판 110의 제조방법은 금형 10 상판 11과 하판 12의 양면에 각각 몰딩홈 13과 결합홈 14을 형성시키 고 상기 몰딩홈 13에는 주입구 16를 연통되게 형성시키며, 한 쌍의 결합홈 14에는 상호 다른 극성을 갖는 자성체 17를 각각 장착시킨 다음 자성체 17의 전면에 하나 이상의 통전유도핀 17a을 등간격으로 설치하여 몰딩홈 13으로 노출되도록 결합되는 자성체 장착 단계(S10)를 거친다.

상기 자성체의 자력에 의해 길이를 갖는 통전단자 130를 통전유도핀 17a 하단부에 붙인다.

또는, 금형 10 상판 11에는 통전유도핀 17a을 설치하지 않고, 직접 상기 상판 하부면에 수직 하향으로 통전단자 130를 자성체의 자력으로 붙인다.

이후, 상기 하판 12의 몰딩홈 13에 금속 분말을 뿌려주는 단계(S20)와, 상기 금형 10의 상판 11과 하판 12을 합형시키는 단계(S30)와, 상기 합형 단계에 의해 상판 11과 하판 12에 장착된 한 쌍의 통전유도핀 17a 또는 통전단자 130가 근접 배치되면서 발생하는 가상의 직선을 갖는 자기력선이 상판 11과 하판 12의 몰딩홈 13이 합쳐져 형성된 몰딩공간 15에서 발생되도록 하는 단계(S40)와, 상호 근접된 한 쌍의 통전유도핀 17a에서 발생되는 자기력선에 붙어 금속분말이 몰딩공간 15에서 직선 라인으로 배열되면서 전류가 흐르도록 하는 도체선 120을 형성하는 단계(S50)와, 외부에서 용융상태의 몰딩재가 주입구 16를 통하여 몰딩공간 15으로 공급되는 단계(S60)와, 상기 몰딩재를 고형화시키는 단계(S70)로 이루어진다.

상기 자성체의 자력에 의해 길이를 갖는 통전단자 130를 통전유도핀 17a 하단부에 붙인다.

또는, 금형 10 상판 11에는 통전유도핀 17a을 설치하지 않고, 직접 상기 상 판 하부면에 수직 하향으로 통전단자 130를 자성체의 자력으로 붙인다.

상기 금형 10은 상판 11과 하판 12으로 나누어 이루어지며, 상기 상판 11과 하판 12의 양면에는 결합홈 14과 몰딩홈 13을 각각 형성된다.

또한, 상판 11과 하판 12에는 각각 주입구 16를 수직으로 형성시켜 상기 몰딩홈 13과 연통되도록 하여 외부에서 제공되는 용융된 몰딩재가 주입구 16를 통하여 몰딩홈 13으로 유입될 수 있도록 한다.

이와 같은 금형 10에는 자성체 17를 결합홈 14에 장착하되, 상기 상판 11과 하판 12의 결합홈 14에 상호 다른 극성을 갖는 자성체 17를 결합한다.

그리고, 자성체 17의 전면에는 하나 이상의 통전유도핀 17a을 등간격으로 돌출되게 설치하면서 규칙적으로 배열시킨 다음 몰딩홈 13으로 노출되도록 하여, 상기 상판 11과 하판 12에서 하나 이상의 통전유도핀 17a이 상호 대응된 위치를 이룰 수 있도록 한다.(S10)

이때, 상기 자성체 17의 자력에 의해 길이를 갖는 통전단자 130를 통전유도핀 17a 하단부에 이음 연결한다.

또는, 금형 10 상판 11에는 통전유도핀 17a을 설치하지 않고, 직접 상기 상판 하부면에 수직하향으로 통전단자 130를 자성체의 자력으로 붙인다.

이후, 하판 12의 몰딩홈 13 내부로 금속분말을 뿌려준다.(S20)

그리고, 상판 11과 하판 12을 합형시켜 상기 한 쌍의 몰딩홈 13이 합쳐지면서 몰딩공간 15이 형성되도록 한다.(S30)

상기 상판 11과 하판 12을 합형시킨 이후 다른 극성을 갖는 자성체 17에서 발생하는 자기력선이 각각의 통전유도핀 17a 또는 통전단자 130로 전달되어 근접되게 마주보는 한 쌍의 통전유도핀 17a 또는 통전유도핀 17a과 통전단자 130 사이 공간에서 가상의 직선방향으로 자기력선을 발생시킨다.(S40)

여기서, 도 3에서 도시한 바와 같이, 상기 자기력선은 자기장 안의 각 점에서 자기력의 방향을 나타내는 선을 말하는 것으로서, 통상적으로 자기력선의 방향은 자기장 방향과 평행하며, N극에서 나와 S극을 향한다. 또한 전기력선과 마찬가지로 자기장 안의 임의의 점에서 자기력이 작용하는 방향은 하나만 있으므로, 도중에서 나누어지거나 2개의 자기력선이 만나지 않는다. 그리고 N극에서 나온 자기력선은 반드시 S극에서 끝나며, 도중에 소멸되거나 발생하지 않는다.

또한, 자기력선의 밀도는 자기장의 세기를 나타낸다. 자기력선의 간격이 촘촘할수록 자기장의 세기가 세며. 일반적으로 자석의 양쪽 자극(磁極)에서 자기력선의 간격이 촘촘하고 자극으로부터 점차 멀어지면 자기력선의 밀도가 낮아진다.

결국, 다른 극성을 갖는 자성체 17의 자기력선은 통전단자 130와 통전유도핀 17a으로 전달되어, 상호 근접되어 마주보도록 배치된 상기 통전단자 130와 통전유도핀 17a 사이에서 일직선상의 자기력선이 발생된다.(S40)

이때 하판 12의 몰딩홈 13에 뿌려진 금속분말 121은 가상의 직선으로 발현되는 자기력선에 붙어 상기 금속분말들이 수직으로 밀착되게 배열되어 통전 가능한 복수개의 도체선 120으로 형성된다.(S50)

다음으로 외부에서 용융 상태의 몰딩재인 실리콘을 주입구 16로 주입하여 몰딩공간 15 내부에 충진시킨 다음 고형화시켜 복수개의 도체선 120을 갖는 실장기판 110의 제조 공정을 완료한다.(S60,S70)

결국, 기존의 실장기판 110 내부에 충진된 금속분말의 탈리에 의해 금속분말의 단락에 대한 위험성과 실리콘을 이용하여 몰딩 성형을 통한 실장기판 110을 성형시 금속분말 사이에 공극이 발행하여 상기 금속분말을 이용한 통전라인의 단락 위험성을 더욱 촉발시키는 문제점이 있었다.

하지만, 본 고안의 반도체 통전 테스트 장치 100는 몰딩 성형으로 완성되는 실장기판 110에 수직으로 배열되는 금속가루와 통전되는 단자를 외부로 노출시켜 반복적인 반도체 단자와의 접촉에도 실장기판 110 외부로 금속가루의 탈리를 방지하여 안정적인 통전라인을 유지할 수 있도록 하여 반복적인 반도체 테스트 작업의 오류를 최소화할 수 있다.

또한, 금속가루와 통전단자 130를 일체로 몰딩시킨 통전단자 130 중 상기 실장기판 110 외부로 노출된 안착단자 133에 상광하협으로 홈 133a을 형성시켜 반도체의 접촉단자가 보다 쉽게 통전단자 130의 홈 133a 내부로 내입되도록 함으로써, 반도체의 신속한 통전 테스트 작업을 신속하게 이루어 질 수 있다.

이상에서 설명한 본 고안은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 고안의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함은 본 고안이 속하는 기술 분야에서 통상의 지식을 가진 자에 있어서 명백할 것이다.

도 1은 종래기술에 따른 반도체를 나타낸 평면도.

도 2는 종래기술에 따른 반도체 실장기판을 나타낸 측단면도.

도 3은 자성체의 자기력선을 나타낸 상태도.

도 4는 본 고안의 반도체 테스트 장치를 나타낸 사시도.

도 5는 본 고안의 반도체 테스트장치를 나타낸 사용상태도.

도 6은 본 고안의 반도체 테스트장치 중 통전단자를 나타낸 사시도.

도 7은 본 고안의 반도체 테스트 장치의 제조과정을 나타낸 구성도.

* 도면의 주요부분에 대한 부호의 설명 *

10 : 반도체 11 : 접촉단자

20 : PCB회로기판 100 : 반도체 테스트장치

110 : 실장기판 111 : 통전공

120 : 도체분말 130 : 통전단자

131 : 밀착단자 132 : 이음단자

133 : 안착단자 133a : 홈

Claims (3)

1. 반도체의 전기적 통전 테스트장치에 있어서,

   몰딩재에 의해 성형되어 내부에 수직으로 관통되는 복수개의 통전공을 갖는 실장기판과,

   상기 실장기판의 몰딩 성형시 통전공에 내입되어 통전 라인을 형성하는 도체분말과,

   상기 통전공에 하부가 부분 매입되어 도체분말과 통전되고, 상부는 실장기판의 외부로 부분 노출시켜 반도체 단자와 접촉되도록 하는 금속재질의 통전단자로 이루어지되,

   상기 통전단자는 상기 도체분말과 접촉되는 평면의 하부면을 갖는 밀착단자와, 상기 밀착단자의 상부에 일체로 형성되어 길이를 갖는 이음단자와, 상기 이음단자의 상부에 일체로 형성되어 실장기판 외부로 돌출되고 상단부가 확개된 홈을 형성시킨 안착단자로 구성하는 것을 특징으로 하는 반도체 통전 테스트장치.
2. 삭제
3. 삭제

Images