KR200423446Y1

KR200423446Y1 - Probe card

Info

Publication number: KR200423446Y1
Application number: KR2020060013627U
Authority: KR
Inventors: 박윤순; 오창수
Original assignee: (주)티에스이; 주식회사 월드와이드테스트
Priority date: 2006-05-22
Filing date: 2006-05-22
Publication date: 2006-08-07

Abstract

본 고안은 프로브 카드에 관한 것으로, 카드 몸체에 설치되는 프로브 핀의 길이를 거의 동일한 수준으로 유지하여 양호한 전기적 특성을 유지하고, 한번에 테스트할 수 있는 반도체 소자의 수를 늘리면서 프로브 핀에 대한 유지 보수 작업을 용이하게 진행하기 위해서, 프로브 핀을 프로브 핀 블록 단위로 모듈화하여 카드 몸체에 설치하고, 프로브 핀 블록과 카드 몸체의 접촉은 포고 핀 접촉으로 구현되는 프로브 카드에 관한 것이다.The present invention relates to a probe card, and maintains good electrical characteristics by keeping the length of the probe pins installed in the card body at about the same level, and maintains the probe pins while increasing the number of semiconductor devices that can be tested at one time. In order to facilitate the process, the probe pins are modularized in units of probe pin blocks and installed in the card body, and the contact between the probe pin blocks and the card body relates to a probe card implemented by pogo pin contacts.

프로브 카드, EDS, 모듈, 프로브 핀, 탐침 Probe cards, EDS, modules, probe pins, probes

Description

Probe card

도 1은 종래기술에 따른 프로브 카드를 보여주는 평면도이다.1 is a plan view showing a probe card according to the prior art.

도 2는 도 1의 프로브 핀이 에폭시에 의해 세라믹 블록 위에 고정된 상태를 보여주는 단면도이다.FIG. 2 is a cross-sectional view illustrating a probe pin of FIG. 1 fixed to a ceramic block by epoxy. FIG.

도 3은 본 고안의 실시예에 따른 다수개의 프로브 핀 블록이 설치된 프로브 카드를 보여주는 평면도이다.3 is a plan view illustrating a probe card in which a plurality of probe pin blocks are installed according to an embodiment of the present invention.

도 4는 도 3의 4-4선 단면도로서, 블록 가이드에 프로브 핀 블록이 설치된 상태를 보여주는 단면도이다.4 is a cross-sectional view taken along the line 4-4 of FIG. 3, showing a state in which a probe pin block is installed in the block guide.

도 5는 도 3의 프로브 핀 블록을 보여주는 사시도이다.5 is a perspective view illustrating the probe pin block of FIG. 3.

도 6는 도 5의 6-6선 단면도이다.6 is a cross-sectional view taken along line 6-6 of FIG.

도 7은 카드 몸체의 포고핀에 프로브 핀 블록이 접촉된 상태를 보여주는 단면도이다.7 is a cross-sectional view illustrating a state in which a probe pin block contacts a pogo pin of a card body.

도 8은 종래기술 및 본 고안에 따른 프로브 카드로 웨이퍼를 프로빙하는 횟수를 보여주는 평면도이다.8 is a plan view showing the number of times the probe is probed with a probe card according to the prior art and the present invention.

* 도면의 주요 부분에 대한 설명 *Description of the main parts of the drawing

10 : 카드 몸체 20 : 프레스 블록10: card body 20: press block

30 : 에폭시 40 : 프로브 핀30: epoxy 40: probe pin

50 : 연결 기판 60 : 프로브 핀 블록50: connection board 60: probe pin block

70 : 블록 가이드 90 : 웨이퍼70: block guide 90: wafer

92 : 반도체 소자 100 : 프로브 카드92 semiconductor device 100 probe card

본 고안은 반도체 웨이퍼 검사용 프로브 카드에 관한 것으로, 더욱 상세하게는 프로브 핀을 갖는 프로브 핀 블록이 열을 지어 카드 몸체에 설치된 프로브 카드에 관한 것이다.The present invention relates to a probe card for semiconductor wafer inspection, and more particularly to a probe card provided in the card body in a row of probe pin blocks having probe pins.

반도체 소자가 하나의 완성된 반도체 패키지로 그 성능을 다하기 위해서는 수 많은 공정들을 거쳐서 완성되어진다. 그 공정들은 반도체 웨이퍼의 생산, 전공정(FAB; Fabrication), 조립 공정(Assembly)으로 크게 나눌 수 있다.A semiconductor device is completed through a number of processes in order to achieve its performance in a complete semiconductor package. The processes can be broadly divided into the production of semiconductor wafers, fabrication (FAB), and assembly.

특히, FAB 공정에 의해 웨이퍼 상에 복수개의 반도체 소자가 형성되며, 복수개의 반도체 소자는 전기적 특성 검사(Electrical Die Sorting; EDS)를 통하여 양, 불량을 선별하게 된다. 이와 같은 EDS를 하는 목적은 전술된 바와 같이 첫째 웨이퍼 상의 각각의 반도체 소자의 양, 불량품을 선별하기 위해서이며, 둘째 불량 반도체 소자 중에서 수리 가능한 반도체 소자의 수리를 위해서이며, 셋째 FAB 공정에서의 문제점을 조기에 피드-백(Feed-Back)하기 위해서이며, 넷째 불량 반도체 소자의 조기 제거로 조립 및 패키지 검사(Package Test)에서의 원가 절감을 위해서이다.In particular, a plurality of semiconductor devices are formed on the wafer by the FAB process, and the plurality of semiconductor devices are screened for good or bad through electrical die sorting (EDS). As described above, the purpose of the EDS is to select the quantity and defects of each semiconductor element on the first wafer, and to repair the repairable semiconductor element among the second defective semiconductor elements, and to solve the problems in the FAB process. In order to reduce the cost of assembly and package test by early removal of the defective semiconductor device.

이와 같은 EDS에 사용되는 장비는 테스터(Taster)와, 프로브 스테이션(Probe Station)으로 이루어져 있으며, 프로브 스테이션에 웨이퍼 상의 반도체 소자의 전극 패드와 기계적으로 접촉되는 프로브 카드(Probe Card)가 설치되어 있다. 프로브 카드는 아주 가는 프로브 핀(Probe Pin)을 카드 몸체에 고정시켜 놓은 것으로 테스터에서 발생한 신호가 프로브 설비를 통하여 프로브 카드에 설치된 각각의 프로브 핀에 전달되고, 프로브 핀에 전달된 신호는 프로브 핀이 접촉된 웨이퍼 상의 반도체 소자의 전극 패드에 전달되어 반도체 소자가 양품인지 불량품인지를 검사하게 된다.The equipment used in the EDS is composed of a tester and a probe station, and a probe card is installed in the probe station to be in mechanical contact with electrode pads of semiconductor elements on the wafer. The probe card is a very thin probe pin fixed to the card body. The signal generated by the tester is transmitted to each probe pin installed in the probe card through the probe facility. It is delivered to the electrode pad of the semiconductor element on the contacted wafer to check whether the semiconductor element is good or bad.

종래기술에 따른 프로브 카드(200)는, 도 1 및 도 2에 도시된 바와 같이, 소정의 두께를 갖는 원판 형태의 카드 몸체(110)의 중앙부에 소정의 크기를 갖는 사각형상의 세라믹 블록(120)이 설치되고, 그 세라믹 블록(120) 위에 반도체 웨이퍼 상에 형성된 반도체 소자의 전극 패드와 접촉되는 프로브 핀(140)이 다수개 배열 고정된 구조를 갖는다. 세라믹 블록(120) 위에 배열된 프로브 핀(140)의 위치가 외부의 힘에 의하여 변하지 않도록 에폭시(130)를 도포하여 고정한다. 이때 반도체 소자의 전극 패드에 접촉하는 프로브 핀의 일단부(143; 이하, 접촉부)는 소정의 각으로 절곡되어 있다. 프로브 핀의 타단부(141; 이하, 접합부)는 카드 몸체(110)에 납땜된다. 도면부호 142는 프로브 핀의 중간부분(이하, 고정부)으로 에폭시(130)에 의해 고정되는 부분을 나타낸다.Probe card 200 according to the prior art, as shown in Figures 1 and 2, a rectangular ceramic block 120 having a predetermined size in the center of the card body 110 of a disc shape having a predetermined thickness. And a plurality of probe pins 140 in contact with the electrode pads of the semiconductor elements formed on the semiconductor wafer on the ceramic block 120. The epoxy 130 is coated and fixed so that the position of the probe pin 140 arranged on the ceramic block 120 does not change by an external force. At this time, one end portion 143 (hereinafter, the contact portion) of the probe pin in contact with the electrode pad of the semiconductor element is bent at a predetermined angle. The other end 141 of the probe pin (hereinafter, the junction) is soldered to the card body 110. Reference numeral 142 denotes a portion fixed by the epoxy 130 as an intermediate portion (hereinafter, a fixing portion) of the probe pin.

반도체 소자의 소형화에 따른 전극 패드의 미세피치화에 대응하고, 한번에 많은 수의 반도체 소자를 테스트하기 위해서, 프로브 핀(140)이 세라믹 블록(120) 위에 2층 이상으로 적층된 프로브 카드(200)가 사용되고 있다. 도 2는 5층으로 프 로브 핀(140)이 세라믹 블록(120) 위에 적층된 상태를 도시하고 있다. 프로브 카드(200)는 5×20 DUT 어레이 배열을 갖도록 프로브 핀들(140)이 배열된 프로브 카드이다. 여기서, 5×20 DUT 어레이 배열이란, 웨이퍼 상에 격자배열된 반도체 소자 5행20열에 대응되게 프로브 핀들이 프로브 카드에 배열 설치된 것을 의미한다. 즉, 5×20 DUT 어레이 배열을 갖는 프로브 카드는 한번에 최대 5×20=100개에 해당하는 웨이퍼 상의 반도체 소자를 테스트할 수 있다.In order to respond to the fine pitch of the electrode pad according to the miniaturization of the semiconductor device and to test a large number of semiconductor devices at one time, the probe card 200 having the probe pins 140 stacked on the ceramic block 120 in two or more layers. Is being used. 2 illustrates a state in which the probe pins 140 are stacked on the ceramic block 120 in five layers. The probe card 200 is a probe card in which probe pins 140 are arranged to have a 5 × 20 DUT array arrangement. Here, the 5 × 20 DUT array array means that the probe pins are arranged in the probe card so as to correspond to the 5 rows and 20 columns of the lattice array on the wafer. That is, a probe card with a 5 × 20 DUT array arrangement can test up to 5 × 20 = 100 semiconductor devices on a wafer at a time.

한편 종래기술에 따른 프로브 카드(200)는 한정된 크기의 카드 몸체(110)로 인해서, 프로브 핀(140)을 적층하여 좌우로 배열할 수 있는 프로브 핀(140) 수는 한정된다. 이유는, 적층되는 상하의 프로브 핀 사이의 간섭을 방지하기 위해서, 상대적으로 아래쪽에 위치하는 프로브 핀의 접합부에 비해서 상대적으로 위쪽에 위치하는 프로브 핀의 접합부가 세라믹 블록에서 먼 카드 몸체에 납땜되기 때문에, 프로브 핀을 적층하여 좌우로 배열할 수 있는 프로브 핀 수는 한정된다. 따라서 이러한 제한 속에서 한번에 테스트할 수 있는 반도체 소자의 수를 늘리기 위해서는 상하 방향으로 프로브 핀 수를 늘리는 방법만을 채택할 수 밖에 없기 때문에, 프로브 핀 배열에 제한이 따른다.Meanwhile, the probe card 200 according to the related art has a limited number of probe pins 140 that can be arranged side to side by stacking the probe pins 140 due to the limited size of the card body 110. The reason is that, in order to prevent the interference between the upper and lower probe pins to be stacked, the junction of the probe pin located relatively upward compared to the junction of the probe pin located relatively downward is soldered to the card body away from the ceramic block. The number of probe pins that can be stacked side by side by stacking probe pins is limited. Therefore, in order to increase the number of semiconductor devices that can be tested at one time under these limitations, only a method of increasing the number of probe pins in the up and down direction can be adopted.

아울러 프로브 카드의 프로브 핀의 손상을 최소화하기 위해서, 웨이퍼의 가장자리를 벗어나지 않는 범위내에서 프로빙을 하게 되는데, 이럴 경우 일부 반도체 소자는 뜻하지 않게 여러 차례 반복적으로 프로빙을 하게 된다. 예컨대, 도 8의 (a)에 도시된 바와 같이, 5×20의 DUT 어레이를 갖는 프로브 카드의 경우는 웨이퍼(190)에 대해서 알파벳 순으로 프로빙을 실시하게 되는데, D 영역 및 E 영역에 대 한 프로빙시 D 영역 및 E 영역과 경계를 이루는 부분에 형성된 A 내지 C 영역의 반도체 소자(192)에 대해서 반복적인 프로빙이 이루어진다. 이렇게 반복 프로빙된 반도체 소자(192)의 전극 패드는 손상의 우려가 크고, 더욱이 조립 공정의 와이어 본딩 공정에서의 전극 패드와 본딩 와이어 사이의 본딩 신뢰성이 떨어질 수 있다.In addition, in order to minimize damage to the probe pins of the probe card, probing is performed within a range not exceeding the edge of the wafer. In this case, some semiconductor devices may unexpectedly repeatedly probe several times. For example, as shown in (a) of FIG. 8, in the case of a probe card having a 5 × 20 DUT array, probing is performed in alphabetical order on the wafer 190. During probing, repetitive probing is performed on the semiconductor devices 192 of the regions A to C formed at portions bordering the regions D and E. FIG. The electrode pad of the semiconductor device 192 repeatedly probed may have a high risk of damage, and further, the bonding reliability between the electrode pad and the bonding wire in the wire bonding process of the assembly process may be deteriorated.

적층되는 상하의 프로브 핀 사이의 간섭을 방지하기 위해서, 상대적으로 아래쪽에 위치하는 프로브 핀의 접합부에 비해서 상대적으로 위쪽에 위치하는 프로브 핀의 접합부가 세라믹 블록에서 먼 카드 몸체에 납땜된다. 따라서 프로브 핀 사이의 길이 편차가 크고, 프로브 핀의 길이도 길어지기 때문에, 고주파 신호 전달 특성과 같은 전기적 특성이 떨어진다.In order to prevent the interference between the upper and lower probe pins stacked, the joining portion of the probe pin positioned relatively upward is soldered to the card body far from the ceramic block, compared to the joining portion of the probe pin positioned relatively downward. Therefore, since the length deviation between probe pins is large and the length of a probe pin becomes long, electrical characteristics, such as a high frequency signal transmission characteristic, are inferior.

카드 몸체에서 실질적인 테스트 공정을 진행하는 프로브 핀의 접촉부에 비해서 접촉부 이외의 프로브 핀 부분이 차지하는 면적이 크기 때문에, 프로브 카드에서 한번에 테스트할 수 있는 반도체 소자의 수에 한계가 있다.Since the area occupied by the probe pin portion other than the contact portion is larger than the contact portion of the probe pin that performs the actual test process in the card body, there is a limit to the number of semiconductor elements that can be tested at one time on the probe card.

그리고 프로브 핀이 카드 몸체에 직접 접합된 구조를 갖기 때문에, 프로브 핀 불량 등에 따른 유지 보수 작업이 용이하지 뿐만 아니라 시간도 많이 소요된다.In addition, since the probe pin has a structure directly bonded to the card body, it is not only easy to perform maintenance work due to a defective probe pin, but also requires a lot of time.

따라서, 본 고안의 제 1 목적은 테스트 시에 가장 최소한 프로빙 수를 구현하도록 프로브 핀 배열을 구성하여 테스트 효율을 높일 수 있는 프로브 카드를 제공하는 데 있다.Therefore, the first object of the present invention is to provide a probe card that can increase the test efficiency by configuring the probe pin arrangement to achieve the minimum number of probing during the test.

본 고안의 제 2 목적은 반도체 소자의 반복 컨택으로 인한 전극 패드의 손상을 최소화할 수 있는 프로브 카드를 제공하는 데 있다.It is a second object of the present invention to provide a probe card capable of minimizing damage to an electrode pad due to repeated contact of a semiconductor device.

본 고안의 제 3 목적은 고주파 신호 전달 특성이 우수한 프로브 카드를 제공하는 데 있다.A third object of the present invention is to provide a probe card having excellent high frequency signal transmission characteristics.

본 고안의 제 4 목적은 한번에 많은 수의 반도체 소자를 테스트할 수 있는 프로브 카드를 제공하는 데 있다.A fourth object of the present invention is to provide a probe card capable of testing a large number of semiconductor devices at a time.

본 고안의 제 5 목적은 유지 보수 작업을 용이하게 진행할 수 있는 프로브 카드를 제공하는 데 있다.A fifth object of the present invention is to provide a probe card that can easily perform maintenance work.

상기 목적을 달성하기 위하여, 일면의 중심 부분에 열을 지어 소정의 간격을 두고 설치된 포고핀을 갖는 카드 몸체와; 상기 카드 몸체 일면에 설치된 상기 포고핀들을 둘러싸도록 설치된 사각틀 형상의 블록 가이드와; 상기 블록 가이드에 내설되어 상기 포고핀 열에 대응되게 각기 접촉하여 전기적으로 연결되는 적어도 하나 이상의 프로브 핀 블록;을 포함하며,In order to achieve the above object, the card body having a pogo pin installed at a predetermined interval in a row on the central portion of one surface; A block guide having a rectangular frame shape installed to surround the pogo pins installed on one surface of the card body; And at least one probe pin block embedded in the block guide and electrically connected to each other in correspondence with the pogo pin rows.

상기 프로브 핀 블록은, 하부면에 상기 포고핀이 접촉하여 전기적으로 연결되는 연결 기판과; 상기 연결 기판 상부면에 설치된 막대 형상의 프레스 블록과; 상기 프레스 블록의 상부면에 열을 지어 적어도 일층 이상 설치되며, 웨이퍼의 반도체 소자의 전극 패드와 접촉하는 프로브 핀들; 및 상기 프레스 블록 상부면에 도포되어 상기 프레스 블록 상부면에 위치한 상기 프로브 핀들을 고정하는 에폭시;를 포함하며,The probe pin block may further include: a connection substrate on which a pogo pin contacts a lower surface of the probe pin block to electrically connect the pogo pin; A rod-shaped press block provided on an upper surface of the connection board; Probe pins arranged in a row on an upper surface of the press block and contacting electrode pads of a semiconductor device of a wafer; And an epoxy applied to the upper surface of the press block to fix the probe pins positioned on the upper surface of the press block.

상기 프로브 핀은, 상기 프레스 블록의 외측면에 근접한 상기 연결 기판에 납땜되어 고정되는 접합부와; 상기 접합부와 연결되어 상기 프레스 블록의 외측면 을 따라서 상기 프레스 블록의 상부면으로 절곡되어 상기 에폭시에 의해 고정되는 고정부; 및 상기 고정부와 연결되어 상기 프레스 블록의 위쪽 방향으로 절곡되어 웨이퍼의 반도체 소자의 전극 패드와 접촉하는 접촉부;를 포함하는 것을 특징으로 하는 프로브 카드를 제공한다.The probe pin may include a junction part which is soldered and fixed to the connection substrate proximate to an outer surface of the press block; A fixing part connected to the joint part and bent to an upper surface of the press block along an outer surface of the press block and fixed by the epoxy; And a contact part connected to the fixing part and bent upward in the press block to contact the electrode pad of the semiconductor element of the wafer.

본 고안에 따른 연결 기판은 프레스 블록이 설치되는 상부면의 외측에 프로브 핀의 접합부가 납땜될 비아 홀이 형성되어 있으며, 하부면에 비아 홀과 전기적으로 연결되어 포고핀이 접촉하는 접촉 패드가 형성되어 있다.In the connection board according to the present invention, a via hole to be soldered to a junction of a probe pin is formed on an outer side of an upper surface on which a press block is installed, and a contact pad on which a pogo pin contacts is electrically connected to a via hole on a lower surface thereof. It is.

본 고안에 따른 프레스 블록의 상부면에 위치하는 프로브 핀의 고정부는 접촉부와 연결된 부분이 프레스 블록의 외측면에 근접한 부분보다는 상대적으로 높게 소정의 각도로 경사지게 형성된다.The fixing portion of the probe pin located on the upper surface of the press block according to the present invention is formed to be inclined at a predetermined angle relatively higher than the portion connected to the contact portion near the outer surface of the press block.

그리고 본 고안에 따른 블록 가이드에 내설되는 프로브 블록의 피치는 테스트될 웨이퍼의 반도체 소자의 피치에 대응된다.And the pitch of the probe block in the block guide according to the present invention corresponds to the pitch of the semiconductor element of the wafer to be tested.

이하, 첨부 도면을 참조하여 본 고안의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 3은 본 고안의 실시예에 따른 다수개의 프로브 핀 블록(60)이 설치된 프로브 카드(100)를 보여주는 평면도이다. 도 4는 도 3의 4-4선 단면도로서, 블록 가이드에 프로브 핀 볼록이 설치된 상태를 보여주는 단면도이다. 도 5는 도 3의 프로브 핀 블록(60)을 보여주는 사시도이다. 도 6은 도 5의 6-6선 단면도이다. 그리고 도 7은 프로브 핀 블록(60)이 카드 몸체(10)에 접속된 상태를 보여주는 단면도이다.3 is a plan view illustrating a probe card 100 in which a plurality of probe pin blocks 60 is installed according to an embodiment of the present invention. FIG. 4 is a cross-sectional view taken along the line 4-4 of FIG. 3, showing a state where the probe pin convex is installed in the block guide. 5 is a perspective view illustrating the probe pin block 60 of FIG. 3. 6 is a cross-sectional view taken along line 6-6 of FIG. 7 is a cross-sectional view illustrating a state in which the probe pin block 60 is connected to the card body 10.

도 3 내지 도 7을 참조하면, 본 고안의 실시예에 따른 프로브 카드(100)는 카드 몸체(10)와, 카드 몸체(10)의 중심 부분에 설치된 블록 가이드(70)와, 블록 가이드(70)에 내설된 적어도 하나 이상의 프로브 핀 블록(60)을 포함한다. 본 고안의 실시예에서는 7개의 프로브 핀 블록(60)이 블록 가이드(70)에 설치된다. 후술되겠지만 블록 가이드(70)에 내설되는 프로브 핀 블록(60)의 피치(도 4의 P)는 테스트될 웨이퍼의 반도체 소자의 피치에 대응되게 설치된다.3 to 7, the probe card 100 according to the embodiment of the present invention includes a card body 10, a block guide 70 installed at a center portion of the card body 10, and a block guide 70. At least one probe pin block (60) implied by). In the embodiment of the present invention, seven probe pin blocks 60 are installed in the block guide 70. As will be described later, the pitch (P of FIG. 4) of the probe pin block 60 embedded in the block guide 70 is installed to correspond to the pitch of the semiconductor element of the wafer to be tested.

프로브 카드(100)에 대해서 좀더 상세히 설명하면, 카드 몸체(10)는 소정의 직경과 두께를 갖는 원판 형태의 다층의 인쇄회로기판으로서, 일면의 중심 부분에 포고핀들(12)이 열을 지어 소정의 간격을 두고 설치되어 있다. 포고핀들(12)의 열은 프로브 핀 블록(60)이 설치될 위치에 대응되는 위치에 설치된다. 도시되지는 않았지만 카드 몸체(10)의 타면에는 테스터의 소켓이 접속될 수 있는 커넥터가 설치되어 있다.Referring to the probe card 100 in more detail, the card body 10 is a disk-shaped multilayer printed circuit board having a predetermined diameter and thickness, and the pogo pins 12 are arranged in a central portion on one surface thereof. Installed at intervals. The rows of pogo pins 12 are installed at positions corresponding to the positions at which the probe pin block 60 is to be installed. Although not shown, the other side of the card body 10 is provided with a connector that can be connected to the socket of the tester.

블록 가이드(70)는 프로브 핀 블록(60)이 설치될 수 있는 베이스 역할을 하는 부분으로서, 사각틀 형상으로 포고핀들(12)을 둘러싸도록 카드 몸체(10)의 일면에 볼트와 같은 체결수단으로 고정 설치된다.The block guide 70 is a part serving as a base on which the probe pin block 60 can be installed. The block guide 70 is fixed to one surface of the card body 10 by a fastening means such as a bolt to surround the pogo pins 12 in a rectangular frame shape. Is installed.

그리고 프로브 핀 블록(60)은 웨이퍼의 반도체 소자의 전극 패드와 접촉하는 프로브 핀(40)을 포함하며, 포고핀(12) 열에 대응되게 블록 가이드(70)에 양단에 볼트와 같은 체결수단으로 고정 설치된다. 이때, 프로브 핀 블록(60)은 포고핀(12)과 접촉함으로써, 프로브 핀(40)과 카드 몸체(10)는 전기적으로 연결된다. 블록 가이드(70)에 내설되는 프로브 핀 블록(60)의 피치는 테스트될 웨이퍼의 반도체 소자의 피치에 대응되게 설치된다.The probe pin block 60 includes a probe pin 40 in contact with the electrode pad of the semiconductor element of the wafer, and is fixed to the block guide 70 by fastening means such as bolts at both ends to correspond to the rows of pogo pins 12. Is installed. At this time, the probe pin block 60 is in contact with the pogo pin 12, the probe pin 40 and the card body 10 is electrically connected. The pitch of the probe pin block 60 embedded in the block guide 70 is installed corresponding to the pitch of the semiconductor element of the wafer to be tested.

이와 같은 프로브 핀 블록(60)은 연결 기판(50), 프레스 블록(20), 에폭시(30) 및 프로브 핀(40)을 포함한다. 연결 기판(50)은 프로브 핀(40)과 카드 몸체(10)를 매개하는 배선기판으로서, 상부면에 막대 형상의 프레스 블록(20)이 설치된다. 프로브 핀들(40)은 프레스 블록(20)의 상부면에 열을 지어 2층으로 설치되며, 프레스 블록(20) 상부면에 도포된 에폭시(30)에 의해 고정된다. 프로스 블록(40)으로는 반도체 소자와 유사한 열팽창계수를 갖는 소재를 사용하는 것이 바람직하며, 예컨대 종래의 세라믹 블록을 비롯하여 실리콘 소재의 블록이 사용된다.The probe pin block 60 includes a connection board 50, a press block 20, an epoxy 30, and a probe pin 40. The connecting board 50 is a wiring board that mediates the probe pin 40 and the card body 10, and a rod-shaped press block 20 is installed on the upper surface. The probe pins 40 are installed in two layers in rows on the upper surface of the press block 20, and are fixed by an epoxy 30 applied to the upper surface of the press block 20. It is preferable to use a material having a coefficient of thermal expansion similar to that of a semiconductor device as the prosper block 40. For example, a block of silicon material including a conventional ceramic block is used.

연결 기판(50)은 프레스 블록(20)이 설치되는 상부면의 외측에 프로브 핀(40)이 납땜되는 비아 홀(51)이 형성되어 있으며, 하부면에 비아 홀(51)과 전기적으로 연결되어 포고 핀(12)이 접촉하는 접촉 패드(52)가 형성되어 있다. 연결기판(50)으로는 양면에 배선층이 형성된 인쇄회로기판을 사용하는 것이 바람직하다.The connecting board 50 has a via hole 51 in which the probe pin 40 is soldered to the outside of the upper surface on which the press block 20 is installed, and is electrically connected to the via hole 51 on the lower surface of the connecting board 50. The contact pads 52 with which the pogo pins 12 contact are formed. As the connecting substrate 50, it is preferable to use a printed circuit board having wiring layers formed on both surfaces thereof.

특히 프로브 핀(40)은 텅스텐 핀으로서, 프레스 블록(20)의 외측면에 근접한 연결 기판(50)에 납땜되어 고정되는 접합부(41)와, 접합부(41)와 연결되어 프레스 블록(20)의 외측면을 따라서 프레스 블록(20)의 상부면으로 절곡되어 에폭시(30)에 의해 고정되는 고정부(42)와, 고정부(42)와 연결되어 프레스 블록(20)의 위쪽 방향으로 절곡되어 웨이퍼의 반도체 소자의 전극 패드와 접촉하는 접촉부(43)를 포함한다. 이때, 접촉부(43)가 반도체 소자의 전극 패드에 안정적으로 접촉할 수 있도록, 프레스 블록(20)의 상부면에 위치하는 접촉부(43)와 연결된 고정부(42) 부분이 프레스 블록(20)의 외측면에 근접한 고정부(42) 부분보다는 상대적으로 높게 소정 의 각도로 경사지게 형성된다.In particular, the probe pin 40 is a tungsten pin, and is connected to the junction 41 to be soldered and fixed to the connecting substrate 50 proximate to the outer surface of the press block 20, and connected to the junction 41 of the press block 20. A fixing portion 42 is bent along the outer surface to the upper surface of the press block 20 and fixed by the epoxy 30, and connected to the fixing portion 42 to be bent upwards of the press block 20 to the wafer. And a contact portion 43 in contact with the electrode pad of the semiconductor device. At this time, the portion of the fixing portion 42 connected to the contact portion 43 located on the upper surface of the press block 20 is formed so that the contact portion 43 can stably contact the electrode pad of the semiconductor device. It is formed to be inclined at a predetermined angle relatively higher than a portion of the fixing part 42 adjacent to the outer surface.

따라서, 프로브 핀 블록(60)에 설치된 프로브 핀(40)은 프레스 블록(20) 외측면 아래의 연결 기판(50)에 거의 수직으로 뻗어 납땜되기 때문에, 종래에 비해서 프로브 핀(40)의 길이는 짧아지고 길이 편차 또한 줄일 수 있다. 더불어 프로브 핀(40)이 프로브 핀 블록(60) 단위로 카드 몸체(10)에 설치되고, 블록 가이드(70)에 내설되는 프로브 핀 블록들(60)은 테스트될 웨이퍼의 반도체 소자의 피치에 대응되게 설치된다.Therefore, since the probe pin 40 installed in the probe pin block 60 is soldered while extending almost perpendicularly to the connecting substrate 50 under the outer surface of the press block 20, the length of the probe pin 40 is smaller than the conventional one. It shortens and length deviation can be reduced. In addition, the probe pins 40 are installed in the card body 10 in units of probe pin blocks 60, and the probe pin blocks 60 embedded in the block guide 70 correspond to the pitch of the semiconductor device of the wafer to be tested. It is installed.

즉, DUT 어레이 구성에 있어서, 프로브 핀 블록(60)의 길이 및 블록 가이드(70)에 내설된 프로브 핀 블록(60) 수의 조절을 통하여 테스트할 웨이퍼의 반도체 소자의 수 및 배열에 대응되게 조절하여 테스트 시에 가장 최소한 프로빙 수를 구현하도록 프로브 핀 배열을 구성하여 테스트 효율을 높일 수 있다. 부가적으로 프로빙 수를 최소화함으로써 반복적인 프로빙에 따른 프로브 핀의 손상 및 반도체 소자의 전극 패드의 손상을 억제할 수 있다.That is, in the DUT array configuration, the length of the probe pin block 60 and the number of probe pin blocks 60 in the block guide 70 are adjusted to correspond to the number and arrangement of semiconductor elements of the wafer to be tested. The test pin configuration can be configured to achieve the least number of probing times during testing, thereby increasing test efficiency. In addition, by minimizing the number of probing, damage to the probe pin and damage to the electrode pad of the semiconductor device due to repeated probing can be suppressed.

예컨대, 도 8에 도시된 바와 같이, 종래의 5×20의 DUT 어레이를 갖는 프로브 카드에 대비하여, 본 고안에서는 프로브 핀 블록 7개를 배열하여 7×14의 DUT 어레이를 갖는 프로브 카드를 4번의 프로빙만으로 웨이퍼(90) 테스트를 완료할 수 있다. 즉, 본 고안의 경우는 프로브 핀 블록의 길이 조절을 통하여 테스트될 웨이퍼(90) 상에서 열 방향으로 배열된 반도체 소자(92)의 수를 조절할 수 있다. 아울러 프로브 핀 블록의 폭에 대응되는 만큼 카드 몸체의 상부면 영역을 차지하기 때문에, 카드 몸체에 프로브 핀이 직접 납땜된 종래의 프로브 카드에 비해서 프로브 핀 블록이 차지하는 영역이 상대적으로 적기 때문에, 배열되는 프로브 핀 블록의 수의 조절을 통하여 좌우로의 프로브 핀의 배열을 조절할 수 있다. 이때 테스트할 수 있는 반도체 소자의 수는 종래는 100개, 본 고안의 경우는 98개로 거의 차이가 없는 반면에, 종래는 5번, 본 고안은 4번의 프로빙으로 테스트 공정을 완료하기 때문에, 웨이퍼당 20%의 테스트 효율을 높일 수 있다. 그리고 종래에 비하여 반도체 소자의 반복 컨택을 줄일 수 있기 때문에, 반도체 소자의 반복 컨택으로 인한 전극패드의 손상을 최소화할 수 있다.For example, as shown in FIG. 8, in contrast to a conventional probe card having a 5 × 20 DUT array, in the present invention, the probe card having a 7 × 14 DUT array is arranged four times by arranging seven probe pin blocks. Probing alone can complete the wafer 90 test. That is, in the present invention, the number of semiconductor elements 92 arranged in the column direction on the wafer 90 to be tested may be adjusted by adjusting the length of the probe pin block. In addition, since the area occupies the upper surface of the card body corresponding to the width of the probe pin block, the area occupied by the probe pin block is relatively smaller than that of the conventional probe card in which the probe pin is directly soldered to the card body. By adjusting the number of probe pin blocks, the arrangement of the probe pins to the left and right can be adjusted. At this time, the number of semiconductor devices that can be tested is conventionally 100, in the case of the present invention is almost no difference, while the conventional process is completed five times, the present invention is completed four times probing, so per wafer 20% higher test efficiency. In addition, since the repetitive contact of the semiconductor device can be reduced as compared with the related art, damage of the electrode pad due to the repetitive contact of the semiconductor device can be minimized.

한편, 본 명세서와 도면에 개시된 본 고안의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 고안의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 고안의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 고안이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.On the other hand, embodiments of the present invention disclosed in the specification and drawings are merely presented specific examples to aid understanding, and are not intended to limit the scope of the present invention. It is apparent to those skilled in the art that other modifications based on the technical idea of the present invention can be carried out in addition to the embodiments disclosed herein.

따라서, 본 고안의 구조를 따르면 프로브 핀이 프로브 핀 블록 형태로 카드 몸체에 설치되고, 프로브 핀 블록의 폭을 벗어나지 않기 때문에, 프로브 핀이 차지하는 면적이 프로브 핀 블록 단위로 축소된다. 따라서, 카드 몸체에 설치되는 프로브 핀 블록에 수만큼 웨이퍼의 반도체 소자들을 동시에 측정할 수 있다.Therefore, according to the structure of the present invention, since the probe pin is installed in the card body in the form of a probe pin block and does not deviate from the width of the probe pin block, the area occupied by the probe pin is reduced in units of the probe pin block. Therefore, the number of semiconductor elements of the wafer can be simultaneously measured by the number of probe pin blocks installed in the card body.

더욱이 프로브 핀 블록의 배열에 따라서 웨이퍼 대응 DUT 어레이 구성에 유연하게 대응할 수 있기 때문에, 최소한의 프로빙 횟수로 테스트 공정을 진행하여 테스트 효율을 높일 수 있다. 아울러 프로빙 횟수를 최소화함으로써, 반도체 소자 의 반복 컨택으로 인한 전극 패드의 손상을 줄일 수 있다.Moreover, since the probe pin block arrangement can flexibly respond to the wafer-compatible DUT array configuration, the test process can be performed with a minimum number of probing times to increase the test efficiency. In addition, by minimizing the number of probing, damage to the electrode pad due to repeated contact of the semiconductor device may be reduced.

프로브 핀이 프레스 블록의 외측면을 따라서 절곡되어 연결 기판에 납땜된 구조를 갖기 때문에, 종래에 비해서 프로브 핀의 길이는 짧으면서 길이 편차가 적어 양호한 고주파 신호 전달 특성을 확보할 수 있다.Since the probe pin is bent along the outer surface of the press block and soldered to the connecting substrate, the probe pin has a shorter length than the conventional one and has a small length variation, thereby ensuring good high frequency signal transmission characteristics.

카드 몸체에 설치되는 프로브 핀 블록에 수만큼 웨이퍼의 반도체 소자들을 동시에 테스트할 수 있다.A number of semiconductor devices on the wafer can be tested simultaneously on the probe pin block installed in the card body.

그리고 카드 몸체에 프로브 핀 블록 단위로 설치 및 분리가 가능하기 때문에, 불량이 발생된 프로브 핀 블록을 제거하고 새로운 프로브 핀 블록을 설치하는 것과 같은 유지 보수 작업을 용이하게 진행할 수 있다. 또한 카드 몸체에서의 프로브 핀의 유지 보수 작업에 비해서, 프로브 핀 블록 단위에서의 유지 보수 작업을 용이하게 진행할 수 있는 장점도 있다.In addition, since the probe body can be installed and detached in units of probe pin blocks, maintenance work such as removing a defective probe pin block and installing a new probe pin block can be easily performed. In addition, compared with the maintenance work of the probe pin in the card body, there is an advantage that the maintenance work in the probe pin block unit can be easily performed.

Claims

A card body having pogo pins arranged at predetermined intervals in a row at a center portion of one surface;

A block guide having a rectangular frame shape installed to surround the pogo pins installed on one surface of the card body;

And at least one probe pin block embedded in the block guide and electrically connected to each other in correspondence with the pogo pin rows.

The probe pin block,

A connection substrate on the bottom surface of which the pogo pins are in contact and electrically connected;

A rod-shaped press block provided on an upper surface of the connection board;

Probe pins arranged in a row on an upper surface of the press block and contacting electrode pads of a semiconductor device of a wafer; And

And an epoxy applied to the upper surface of the press block to fix the probe pins positioned on the upper surface of the press block.

The probe pin,

A joining part which is soldered and fixed to the connecting substrate proximate to an outer surface of the press block;

A fixing part connected to the joint part and bent to an upper surface of the press block along an outer surface of the press block and fixed by the epoxy; And

And a contact portion connected to the fixed portion and bent upwardly of the press block to contact an electrode pad of a semiconductor element of a wafer.

The via substrate of claim 1, wherein a via hole to be soldered to the junction of the probe pin is formed at an outer side of an upper surface on which the press block is installed, and the pogo pin is electrically connected to the via hole at a lower surface of the connection board. And a contact pad for contacting the probe card.

The method of claim 1, wherein the fixing portion of the probe pin located on the upper surface of the press block is characterized in that the portion connected to the contact portion is formed to be inclined at a predetermined angle relatively higher than the portion close to the outer surface of the press block. Probe card.

The probe card of claim 1, wherein the probe pin is a tungsten pin.

5. A probe card according to any one of claims 1 to 4, wherein the pitch of the probe blocks imparted to the block guide corresponds to the pitch of the semiconductor elements of the wafer to be tested.