KR20040110687A - 플라즈마 디스플레이 패널의 구동회로 제어방법 및 장치 - Google Patents

플라즈마 디스플레이 패널의 구동회로 제어방법 및 장치 Download PDF

Info

Publication number
KR20040110687A
KR20040110687A KR1020030040116A KR20030040116A KR20040110687A KR 20040110687 A KR20040110687 A KR 20040110687A KR 1020030040116 A KR1020030040116 A KR 1020030040116A KR 20030040116 A KR20030040116 A KR 20030040116A KR 20040110687 A KR20040110687 A KR 20040110687A
Authority
KR
South Korea
Prior art keywords
temperature
control signal
signal
sus
rising
Prior art date
Application number
KR1020030040116A
Other languages
English (en)
Inventor
조대식
정문식
신중섭
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030040116A priority Critical patent/KR20040110687A/ko
Publication of KR20040110687A publication Critical patent/KR20040110687A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널을 구동하기 위한 집적회로들 간의 온도편차를 줄이도록 한 플라즈마 디스플레이 패널의 구동회로 제어방법 및 장치에 관한 것이다.
이 플라즈마 디스플레이 패널의 구동회로 제어방법 및 장치는 다수의 집적회로들을 제어하기 위한 제어신호를 발생하고, 상기 집적회로들 각각의 온도에 따라 상기 제어신호의 지연양을 다르게 제어하여 상기 집적회로들의 온도편차를 보상한다.

Description

플라즈마 디스플레이 패널의 구동회로 제어방법 및 장치{Method and Apparatus for Controlling Driving circuit of Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP라 한다)에 관한 것으로, 특히 PDP를 구동하기 위한 집적회로들(Integrated Circuit : 이하, "IC"라 한다) 간의 온도편차를 줄이도록 한 PDP의 구동회로 제어방법 및 장치에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe, He+Xe+Xe 가스의 방전시 발생하는 자외선에 의해 형광체를 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다.
도 1 및 도 2를 참조하면, 3 전극 교류 면방전형 PDP는 상부기판(10) 상에 형성되어진 스캔전극(Y1 내지 Yn) 및 서스테인전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X1 내지 Xm)을 구비한다.
이 PDP의 방전셀들(1)은 스캔전극들(Y1 내지 Yn), 서스테인전극들(Z) 및 어드레스전극들(X1 내지 Xm)의 교차부에 형성된다.
스캔전극(Y1 내지 Yn)과 서스테인전극(Z) 각각은 투명전극(12)과, 투명전극(12)보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(11)을 포함한다. 투명전극(12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(11)은 통상 금속으로 투명전극(12) 상에 형성되어 저항이 높은 투명전극(12)에 의한 전압강하를 줄이는 역할을 한다. 스캔전극(Y1 내지 Yn)과 서스테인전극(Z)이 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13) 상에는 플라즈마 방전시 발생된 벽전하가 쌓이게 된다. 보호막(14)은 플라즈마 방전시 발생된 스퍼터링으로부터 전극들(Y1 내지 Yn, Z)과 상부 유전체층(13)을 보호하고 2차 전자의 방출 효율을 높이게 된다. 이 보호막(14)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(X1 내지 Xm)은 스캔전극(Y1 내지 Yn) 및 서스테인전극(Z)과 교차되는 방향으로 하부기판(18) 상에 형성된다. 하부기판(18) 상에는 하부 유전체층(17)과 격벽(15)이 형성된다. 하부 유전체층(17)과 격벽(15)의 표면에는 형광체층(16)이 형성된다. 격벽(15)은 어드레스전극(X1 내지 Xm)과 나란하게 형성되어 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 차단한다. 형광체층(16)은 플라즈마 방전시 발생된 자외선에 의해 여기·발광되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생한다.
상/하부기판(10,18)과 격벽(15) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.
이러한 PDP는 화상의 계조를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 시분할 구동된다. 예를 들면, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 각 서브필드들(SF1 내지 SF8)은 방전셀들을 초기화하기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 각 서브필드(SF1 내지 SF8)의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에, 서스테인 기간 및 그 방전횟수는 각 서브필드에서 2n(단, n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
한편, PDP에서 충/방전이 일어나는 경우에, PDP 내의 용량성 부하만으로는 에너지 소모가 거의 없지만, 구동신호가 직류전원의 스위칭으로 발생되기 때문에 많은 에너지 손실이 발생된다. 특히, 방전셀 내에서 과도한 전류가 흐르게 되면 에너지 손실이 더 커지게 된다. 이러한 에너지 손실은 스위칭소자들의 온도상승을 초래하게 되고, 이 온도상승에 의해 최악의 경우에는 스위칭소자가 파괴될 수도 있다. 이렇게 패널 내에서 불필요하게 발생되는 에너지를 회수하기 위하여, PDP의 구동회로에는 도 3과 같은 에너지 회수회로가 포함되고 있다.
도 3을 참조하면, 미합중국 특허 제5,081,400호를 통해 Weber에 의해 제안된에너지 회수회로는 PDP의 용량성 부하(Cp)와 공진하는 인덕터(L)와, PDP의 용량성 부하(Cp)로부터 회수된 전압을 저장하기 위한 외부 캐패시터(Cex)와, 전류패스를 절환하기 위한 스위치소자들(S1 내지 S4)와, 역전류를 차단하기 위한 다이오드들(D1, D2)을 구비한다.
PDP의 용량성 부하(Cp)는 PDP의 각 방전셀 내에서 방전이 일어나는 두 전극들 사이에 형성된다. 도 3에 있어서, 도면부호 'Re'는 에너지 회수호로와 PDP의 전극 사이에 형성되는 배선저항을 등가적으로 나타낸 것이며, 도면부호 'R_Cp'는 PDP의 방전셀에 존재하는 기생저항을 등가적으로 나타낸 것이다. 그리고 도면부호 'Vs'는 외부 서스테인 직류전압원이다.
스위치소자들(S1 내지 S4)은 반도체 스위치 소자 예를 들면, MOS FET 소자로 구현된다.
이러한 에너지 회수회로의 동작을 도 4를 결부하여 설명하기로 한다. 외부 캐패시터(Ces)에는 초기조건에서 Vs/2 만큼의 전압이 충전된다.
도 4를 참조하면, t1 기간 동안 제1 스위치소자(S1)는 도시하지 않은 타이밍 콘트롤러로부터의 제어신호(Er-up)에 응답하여 닫힘으로써 턴-온(turn-on)되고 그 이외의 스위치소자들(S2 내지 S4)은 오프 상태를 유지한다. 이 때 외부 캐패시터(Cex)에 저장된 전하들은 제1 스위치소자(S1)와 제1 다이오드(D1)를 경유하여 인덕터(L)에 공급된다. 인덕터(L)는 PDP의 용량성 부하(Cp)와 함께 직렬 LC 공진회로를 구성하게 된다. 따라서, t1 기간 동안 PDP는 LC 공진파형으로 충전되기 시작한다.
t2 기간 동안, 제1 스위치소자(S1)는 온 상태를 유지하고 제2 스위치소자(S2)는 타이밍 콘트롤러로부터의 제어신호(Sus-up)에 응답하여 턴-온되는 반면에 제3 및 제4 스위치소자들(S3, S4)은 오프 상태를 유지한다. 그러면 PDP의 용량성 부하(Cp)는 제2 스위치소자(S2)를 경유하여 입력되는 서스테인전압(Vs)을 충전한다. 이 t2 기간 동안 PDP의 용량성 부하(Cp)는 서스테인전압(Vs)을 유지한다.
t3 기간 동안, 제3 스위치소자(S3)는 타이밍 콘트롤러로부터의 제어신호(Er-dn)에 응답하여 턴-온되고 제4 스위치소자(S4)는 오프 상태를 유지하는 반면에 제1 및 제2 스위치소자들(S1, S2)은 턴-오프된다. 그러면 PDP의 용량성 부하(Cp)로부터의 무효전력이 인덕터(L), 제2 다이오드 및 제3 스위치소자(S3)를 경유하여 외부 캐패시터(Cex)에 회수된다.
t4 기간 동안, 제4 스위치소자(S4)는 타이밍 콘트롤러로부터의 제어신호(Er-dn)에 응답하여 턴-온되는 반면에 제3 스위치소자(S3)는 턴-오프되고 제1 및 제2 스위치소자들(S1, S2)은 오프 상태를 유지한다. 그러면 PDP의 용량성 부하(Cp)는 기저전압(GND)까지 방전하게 된다.
이러한 에너지 회수회로는 도 5에 도시된 바와 같이 다수의 하이브리드 IC들(Hybrid IC)(51a 내지 51k) 각각에 내장된다. 하이브리드 IC들 각각은 PDP의 스캔전극들(Y)이나 서스테인전극(Z)에 접속되어 타이밍 콘트롤러의 제어 하에 해당 전극들(Y, Z)에 필요한 신호를 공급한다. 또한, 에너지 회수회로는 PDP의 어드레스전극들(X)에 데이터를 공급하기 위한 데이터 구동회로에 적용되 될 수 있다. 타이밍 콘트롤러는 다수의 하이브리드 IC들(51a 내지 51k)에 공통으로 접속된 공통 제어버스 배선들(52)을 통하여 제어신호를 다수의 하이브리드 집적회로들(51a 내지 51k)에 공급한다.
그런데 하이브리드 IC들은 반도체 소자의 온도특성이나 PDP의 부하에 따라 온도편차가 발생될 수 있다. 이렇게 온도편차가 하이브리드 집적회로들에 존재하면 제어신호가 동시에 인가되더라도 PDP에 공급되는 구동신호의 지연양이 다르기 때문에 PDP에 공급되는 구동신호의 타이밍과 위상 및 전압차가 발생되어 PDP의 신뢰성이 떨어지는 문제점이 있다.
따라서, 본 발명의 목적은 PDP를 구동하기 위한 IC들 간의 온도편차를 줄이도록 한 PDP의 구동회로 제어방법 및 장치를 제공함에 있다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 전극배치를 개략적으로 나타내는 평면도이다.
도 2는 도 1에 도시된 방전셀의 구조를 상세히 나타내는 사시도이다.
도 3은 통상적인 에너지 회수회로를 나타내는 회로도이다.
도 4는 도 3에 도시된 에너지 회수회로의 제어신호들을 나타내는 파형도이다.
도 5는 도 4에 도시된 제어신호들이 공급되는 다수의 집적회로들을 보여 주는 회로도이다.
도 6은 본 발명의 실시예예 따른 플라즈마 디스플레이 패널의 구동회로 제어장치를 나타내는 회로도이다.
도 7은 도 6에 도시된 온도편차 보상기의 제1 집적회로 제어부를 상세히 나타내는 회로도이다.
도 8은 본 발명의 실시예예 따른 플라즈마 디스플레이 패널의 구동회로 제어방법의 제어수순을 단계적으로 나타내는 흐름도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
51a 내지 51k, 61a 내지 61k : 집적회로 62a 내지 62k : 온도센서
63 : 타이밍 콘트롤러 64 : 온도편차 보상기
71 : 멀티플렉서 72 : 온도 비교부
73a 내지 73c : 데이터 지연부
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 PDP의 구동회로 제어방법은 PDP를 구동하기 위한 다수의 IC들을 제어하기 위한 제어신호를 발생하는 제1 단계와; 상기 IC들 각각의 온도를 검출하는 제2 단계와; 상기 IC의 온도에 따라 상기 제어신호의 지연양을 다르게 제어하여 상기 IC들의 온도편차를 보상하는 제3 단계를 포함한다.
상기 제어신호는 상기 PDP의 전극 전압을 상승시키기 위한 상승제어신호(Er-up)와; 상기 전극 전압을 소정 전압으로 유지시키기 위한 상승 유지신호(Sus-up)와; 상기 전극 전압을 하강시키기 위한 하강 제어신호(Er-dn)와; 상기 전극 전압을 기저전압(GND)으로 유지시키기 위한 하강 유지신호(Sus-dn)를 포함한다.
상기 제 3 단계는 상기 검출된 온도를 기준 온도와 비교하는 단계와; 상기 비교 결과에 따라 상기 상승 유지신호(Sus-up)의 지연양을 다르게 제어하는 단계를 포함한다.
본 발명의 실시예에 따른 PDP의 구동회로 제어방법은 상기 검출된 온도가 상기 기준 온도와 실질적으로 동일하면 상기 상승 유지신호(Sus-up)를 바이패스시키는 것을 특징으로 한다.
본 발명의 실시예에 따른 PDP의 구동회로 제어방법은 상기 검출된 온도가 상기 기준 온도보다 높으면 상기 상승 유지신호(Sus-up)의 지연양을 증가시키는 것을 특징으로 한다.
본 발명의 실시예에 따른 PDP의 구동회로 제어방법은 상기 검출된 온도가 상기 기준 온도보다 낮으면 상기 상승 유지신호(Sus-up)의 지연양을 줄이는 것을 특징으로 한다.
본 발명의 실시예에 따른 PDP의 구동회로 제어장치는 PDP를 구동하기 위한 다수의 IC들과; 상기 IC들을 제어하기 위한 제어신호를 발생하는 제어신호 발생기와; 상기 IC들 각각의 온도를 검출하는 다수의 온도센서들과; 상기 IC의 온도에 따라 상기 제어신호의 지연양을 다르게 제어하여 상기 IC들의 온도편차를 보상하는온도편차 보상기를 구비한다.
상기 온도편차 보상기는 상기 제어신호를 서로 다르게 지연시키기 위한 다수의 데이터 지연기들과; 상기 집적회로들 각각의 온도와 기준온도를 비교하기 위한 온도 비교기와; 상기 온도 비교기의 제어 하에 상기 데이터 지연기들의 출력신호들 중 어느 하나를 선택하기 위한 멀티플렉서를 구비한다.
상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 실시예들을 첨부한 도 6 내지 도 8을 참조하여 상세히 설명하기로 한다.
도 6을 참조하면, 본 발명의 실시예에 따른 PDP의 구동회로 제어장치는 PDP의 전극을 구동하기 위한 k(단, k는 임의의 양의 정수) 개의 IC들(61a 내지 61k)과, IC들(61a 내지 61k) 각각의 온도를 검출하기 위한 온도센서들(62a 내지 62k)과, IC들(61a 내지 61k)를 제어하기 위한 에너지 회수회로의 제어신호(Er-up, Sus-up, Er-dn, Sus-dn)을 발생하기 위한 타이밍 콘트롤러(63)와, 온도센서들(62a 내지 62k)과 타이밍 콘트롤러(63) 사이에 접속된 온도편차 보상기(64)를 구비한다.
IC들(61a 내지 61k) 각각은 에너지 회수회로가 내장되며 PDP의 어드레스전극들(X)에 데이터를 공급하기 위한 어드레스 구동회로나 PDP의 스캔전극들(Y)에 초기화신호, 스캔펄스 및 서스테인펄스를 공급하기 위한 스캔 구동회로 또는 PDP의 서스테인전극들(Z)에 서스테인펄스를 공급하기 위한 서스테인 구동회로에 적용될 수 있다.
온도센서들(62a 내지 62k)은 IC들(61a 내지 61k) 각각의 온도를 검출하는 소자로써 공지의 어떠한 온도센서로도 구현될 수 있다. 이 온도센서들(62a 내지 62k)은 도면과 같이 IC들(61a 내지 61k)에 내장되거나 그 IC들(61a 내지 61k) 상에 탑재될 수 있으며 또한 그 IC들(61a 내지 61k)의 주변위치에서 인쇄회로보드(Printed Circuit board : 이하, "PCB"라 한다) 상에 실장될 수도 있다.
타이밍 콘트롤러(63)는 IC들(61a 내지 61k) 내의 에너지 회수회로를 제어하기 위한 제어신호들(Er-up, Sus-up, Er-dn, Sus-dn)을 발생한다. 여기서, 상승 제어신호(Er-up)는 PDP의 구동전극(X, Y, Z) 상의 전압을 소정전압 예컨대 서스테인전압(Vs)까지 상승시키기 위한 제어신호이며, 상승 유지신호(Sus-up)는 상기 소정전압을 일정 기간 동안 유지시키기 위한 제어신호이다. 그리고 상승 제어신호(Er-up)는 PDP의 구동전극(X, Y, Z) 상의 전압을 상승시키기 위한 제어신호이며, 상승 유지신호(Sus-up)는 상기 구동전극(X, Y, Z) 상의 전압을 소정전압 예컨대, 서스테인전압(Vs)까지 상승시키고 상기 소정전압을 일정 기간 동안 유지시키기 위한 제어신호이다. 그리고 하강 제어신호(Er-dn)는 상기 구동전극(X, Y, Z) 상의 전압을 하강시키기 위한 제어신호이며, 하강 유지신호(Sus-dn)는 상기 구동전극(X, Y, Z) 상의 전압을 기저전압(GND)으로 유지시키기 위한 제어신호이다. 상승 제어신호(Er-up), 하강 제어신호(Er-dn) 및 하강 유지신호(Sus-dn)는 IC들(61a 내지 61k)의 제어단자에 공급된다. 그리고 상승 유지신호(Sus-up)는 온도편차 보상기(64)에 공급된다. 또한, 타이밍 콘트롤러(63)는 수직 동기신호(Vsync), 수평 동기신호(Hsync)와 클럭신호(CLK)를 이용하여 어드레스 구동회로, 스캔 구동회로 및 서스테인 구동회로의 IC들에 필요한 타이밍 제어신호를 발생한다. 어드레스 구동회로의 IC들에 공급되는 데이터 제어신호는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 구동전압을 절환하기 위한 반도체 스위치소자의 온/오프타임을 제어하한다. 스캔 구동회로와 서스테인 구동회로의 IC들에 공급되는 제어신호는 구동 전압을 절환하기 위한 반도체 스위치소자들의 온/오프타임을 제어한다.
온도편차 보상기(64)는 온도센서들(62a 내지 62k)로부터 온도검출신호와 타이밍 콘트롤러(63)로부터 상승 유지신호(Sus-up)를 입력받는다. 그리고 온도편차 보상기(64)는 IC들(61a 내지 61k) 각각의 온도에 따라 상승 유지신호(Sus-up)의 지연양을 다르게 제어 하여 변환 상승 유지신호(Csus-upa 내지 Csus-upk)를 발생하고 그 변환 상승 유지신호를 해당 IC들(61a 내지 61k)에 공급한다. 이 온도편차 보상기(64)의 상세한 동작은 도 7 및 도 8을 결부하여 상세히 설명하기로 한다. 이 온도편차 보상기(64)는 타이밍 콘트롤러(63)에 내장되거나 별도의 프로그램과 룩업 테이블 등으로 구현되어 도시하지 않은 ROM에 저장될 수도 있다.
도 7은 온도편차 보상기(64)의 제1 IC 제어부를 상세히 나타낸다. 도 8은 온도편차 보상기(64)의 제1 IC 제어부에 의해 실행되는 제1 IC의 상승 유지신호(Sus-up)의 제어 수순을 단계적으로 나타낸다.
도 7 및 도 8을 참조하면, 온도편차 보상기(64)는 제어신호 입력배선(74)을 통하여 공통으로 입력되는 상승 유지신호(Sus-up)를 서로 다르게 지연시키기 위한 제1 내지 제3 데이터 지연부들(73a 내지 73c)과, 미리 설정된 기준 온도신호(Tref)와 IC의 온도 검출신호(Ta)를 비교하기 위한 온도 비교부(72)와, 온도 비교부(72)의 출력신호에 응답하여 데이터 지연부들(73a 내지 73c)의 출력신호를 선택하기 위한 멀티플렉서(Multiplexer : MUX)(71)를 구비한다.
제1 데이터 지연부(73a)는 제어신호 입력배선(74)을 경유하여 입력되는 상승 유지신호(Sus-up)를 미리 설정된 지연시간(Δt) 만큼 앞당기고 그 출력신호(Sus-up-Δt : 이하, "a 모드신호"라 한다)를 멀티플렉서(71)의 제1 입력단자에 공급한다.
제2 데이터 지연부(73b)는 제어신호 입력배선(74)을 경유하여 입력되는 상승 유지신호(Sus-up)를 지연없이 바이패스하여 그 출력신호(Sus-up : 이하, "b 모드신호"라 한다)를 멀티플렉서(72)의 제2 입력단자에 공급한다.
제3 데이터 지연부(73c)는 제어신호 입력배선(74)을 경유하여 입력되는 상승 유지신호(Sus-up)을 상기 지연시간(Δt) 만큼 지연시키고 그 출력신호(Sus-up+Δt : 이하, "c 모드신호"라 한다)를 멀티플렉서(71)의 제3 입력단자에 공급한다.
온도 비교부(72) 및 멀티플렉서(71)는 도 8과 같은 제어 수순으로 동작한다.
제1 IC(61a)의 현재 온도(Ta)가 제1 온도센서(62a)에 의해 검출되면(S1), 온도 비교부(72)는 검출된 제1 IC(61a)의 온도(Ta)를 미리 설정된 기준 온도(Tref)와 비교한다.
검출된 제1 IC(61a)의 온도(Ta)가 미리 설정된 기준 온도(Tref)와 동일하면 온도 비교부(72)는 b 모드의 MUX 제어신호를 발생한다.(S2, S3) 그러면 멀티플렉서(71)는 제2 데이터 지연부(73b)로부터 입력되는 b 모드신호를 선택하고 그 b 모드신호를 제1 IC(61a)의 제어단자에 공급한다.
검출된 제1 IC(61a)의 온도(Ta)가 미리 설정된 기준 온도(Tref)보다 작으면 온도 비교부(72)는 a 모드의 MUX 제어신호를 발생한다.(S4, S5) 그러면 멀티플렉서(71)는 제1 데이터 지연부(73b)로부터 입력되는 a 모드신호를 선택하고 그 a 모드신호를 제1 IC(61a)의 제어단자에 공급한다. 그러면 타이밍 콘트롤러(63)에서 발생된 상승 제어신호(Er-up)와 상승 유지신호(Sus-up) 사이의 시간차에 비하여 상승 제어신호(Er-up)와 변환 상승 유지신호(CSus-upa) 사이의 시간차가 더 작아지게 된다. 그러면 제1 IC(61a)의 온도가 상승하면서 제1 IC(61a)의 출력신호의 지연양이 온도 상승분만큼 지연된다.
검출된 제1 IC(61a)의 온도(Ta)가 미리 설정된 기준 온도(Tref)보다 크면 온도 비교부(72)는 c 모드의 MUX 제어신호를 발생한다.(S6, S7) 그러면 멀티플렉서(71)는 제3 데이터 지연부(73c)로부터 입력되는 c 모드신호를 선택하고 그 c 모드신호를 제1 IC(61a)의 제어단자에 공급한다. 그러면 타이밍 콘트롤러(63)에서 발생된 상승 제어신호(Er-up)와 상승 유지신호(Sus-up) 사이의 시간차에 비하여 상승 제어신호(Er-up)와 변환 상승 유지신호(CSus-upa) 사이의 시간차가 더 커지게 된다. 그러면 제1 IC(61a)의 온도가 낮아지하면서 제1 IC(61a)의 출력신호의 지연양이 줄어든다.
상기 기준온도(Tref)와 지연시간(Δt)은 실험적으로 결정될 수 있다. 또한, 상기 기준온도(Tref)와 지연시간(Δt)은 고정된 값으로 결정되거나 IC의 온도에 따라 가변될 수 있다.
온도편차 보상기(64)는 수직 동기신호(Vsync)에 응답하여 TV 프레임(60Hz)마다 온도를 비교하여 IC의 온도 편차를 매 프레임마다 실시할 수 있다.
이러한 제어과정은 다른 IC들 각각에서 실질적으로 동일하게 실시된다. 따러서, 본 발명의 PDP의 구동회로 제어방법 및 장치는 각 IC들의 온도편차를 보상하여 PDP에 입력되는 구동신호의 타이밍과 위상 및 전압차를 최소화할 수 있다.
한편, 본 발명의 실시예에 따른 PDP의 구동회로 제어방법 및 장치는 에너지 회수회로의 제어신호 중에서 상승 유지신호(Sus-up)만을 IC의 온도편차에 따라 다르게 제어하는 방법을 중심으로 설명되었지만 그 이외의 제어신호들(Er-up, Er-dn, Sus-dn)에도 동일하게 적용될 수 있다.
상술한 바와 같이, 본 발명에 따른 PDP의 구동회로 제어방법 및 장치는 PDP를 구동하기 위한 다수의 IC들 각각의 온도를 검출하여 검출된 온도에 따라 IC의 제어신호의 지연양을 제어하여 PDP를 구동하기 위한 IC들 간의 온도편차를 보상하게 된다. 그 결과, 본 발명에 따른 PDP의 구동회로 제어방법 및 장치는 PDP의 신뢰성을 높일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예컨대, 실시예에서는 에너지 회수회로의 제어신호를 중심으로 설명되었지만 데이터 구동회로 IC의 온도편차에 따라 PDP에 공급되는 데이터의 지연을 다르게 제어할 수도 있다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (12)

  1. 플라즈마 디스플레이 패널을 구동하기 위한 다수의 집적회로들을 제어하기 위한 제어신호를 발생하는 제1 단계와;
    상기 집적회로들 각각의 온도를 검출하는 제2 단계와;
    상기 집적회로의 온도에 따라 상기 제어신호의 지연양을 다르게 제어하여 상기 집적회로들의 온도편차를 보상하는 제3 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로 제어방법.
  2. 제 1 항에 있어서,
    상기 제어신호는,
    상기 플라즈마 디스플레이 패널의 전극 전압을 상승시키기 위한 상승 제어신호(Er-up)와;
    상기 전극 전압을 소정 전압으로 유지시키기 위한 상승 유지신호(Sus-up)와;
    상기 전극 전압을 하강시키기 위한 하강 제어신호(Er-dn)와;
    상기 전극 전압을 기저전압(GND)으로 유지시키기 위한 하강 유지신호(Sus-dn)를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로 제어방법.
  3. 제 2 항에 있어서,
    상기 제 3 단계는,
    상기 검출된 온도를 기준 온도와 비교하는 단계와;
    상기 비교 결과에 따라 상기 상승 유지신호(Sus-up)의 지연양을 다르게 제어하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로 제어방법.
  4. 제 3 항에 있어서,
    상기 검출된 온도가 상기 기준 온도와 실질적으로 동일하면 상기 상승 유지신호(Sus-up)를 바이패스시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로 제어방법.
  5. 제 3 항에 있어서,
    상기 검출된 온도가 상기 기준 온도보다 높으면 상기 상승 유지신호(Sus-up)의 지연양을 증가시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로 제어방법.
  6. 제 3 항에 있어서,
    상기 검출된 온도가 상기 기준 온도보다 낮으면 상기 상승 유지신호(Sus-up)의 지연양을 줄이는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로 제어방법.
  7. 플라즈마 디스플레이 패널을 구동하기 위한 다수의 집적회로들과;
    상기 집적회로들을 제어하기 위한 제어신호를 발생하는 제어신호 발생기와;
    상기 집적회로들 각각의 온도를 검출하는 다수의 온도센서들과;
    상기 집적회로의 온도에 따라 상기 제어신호의 지연양을 다르게 제어하여 상기 집적회로들의 온도편차를 보상하는 온도편차 보상기를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로 제어장치.
  8. 제 7 항에 있어서,
    상기 제어신호 발생기는,
    상기 플라즈마 디스플레이 패널의 전극 전압을 상승시키기 위한 상승 제어신호(Er-up)와;
    상기 전극 전압을 소정 전압으로 유지시키기 위한 상승 유지신호(Sus-up)와;
    상기 전극 전압을 하강시키기 위한 하강 제어신호(Er-dn)와;
    상기 전극 전압을 기저전압(GND)으로 유지시키기 위한 하강 유지신호(Sus-dn)를 발생하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로 제어장치.
  9. 제 7 항에 있어서,
    상기 온도편차 보상기는,
    상기 제어신호를 서로 다르게 지연시키기 위한 다수의 데이터 지연기들과;
    상기 집적회로들 각각의 온도와 기준온도를 비교하기 위한 온도 비교기와;
    상기 온도 비교기의 제어 하에 상기 데이터 지연기들의 출력신호들 중 어느 하나를 선택하기 위한 멀티플렉서를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로 제어장치.
  10. 제 8 항에 있어서,
    상기 온도편차 보상기는,
    상기 검출된 온도가 상기 기준 온도와 실질적으로 동일하면 상기 상승 유지신호(Sus-up)를 바이패스시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로 제어장치.
  11. 제 8 항에 있어서,
    상기 검출된 온도가 상기 기준 온도보다 높으면 상기 상승 유지신호(Sus-up)의 지연양을 증가시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로 제어장치.
  12. 제 8 항에 있어서,
    상기 검출된 온도가 상기 기준 온도보다 낮으면 상기 상승 유지신호(Sus-up)의 지연양을 줄이는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로 제어장치.
KR1020030040116A 2003-06-20 2003-06-20 플라즈마 디스플레이 패널의 구동회로 제어방법 및 장치 KR20040110687A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030040116A KR20040110687A (ko) 2003-06-20 2003-06-20 플라즈마 디스플레이 패널의 구동회로 제어방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030040116A KR20040110687A (ko) 2003-06-20 2003-06-20 플라즈마 디스플레이 패널의 구동회로 제어방법 및 장치

Publications (1)

Publication Number Publication Date
KR20040110687A true KR20040110687A (ko) 2004-12-31

Family

ID=37383042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030040116A KR20040110687A (ko) 2003-06-20 2003-06-20 플라즈마 디스플레이 패널의 구동회로 제어방법 및 장치

Country Status (1)

Country Link
KR (1) KR20040110687A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100627368B1 (ko) * 2005-01-05 2006-09-22 삼성에스디아이 주식회사 클럭 지연 모듈, 지연 클럭 생성 방법 및 이를 이용한플라즈마 표시 장치
KR100705277B1 (ko) * 2005-06-07 2007-04-11 엘지전자 주식회사 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
KR100824860B1 (ko) * 2007-01-11 2008-04-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 장치
KR100846983B1 (ko) 2006-11-21 2008-07-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100627368B1 (ko) * 2005-01-05 2006-09-22 삼성에스디아이 주식회사 클럭 지연 모듈, 지연 클럭 생성 방법 및 이를 이용한플라즈마 표시 장치
KR100705277B1 (ko) * 2005-06-07 2007-04-11 엘지전자 주식회사 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
US7701416B2 (en) 2005-06-07 2010-04-20 Lg Electronics Inc. Plasma display apparatus and driving method thereof
KR100846983B1 (ko) 2006-11-21 2008-07-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 방법
KR100824860B1 (ko) * 2007-01-11 2008-04-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 장치

Similar Documents

Publication Publication Date Title
US7518574B2 (en) Apparatus for energy recovery of plasma display panel
KR100489876B1 (ko) 플라즈마 디스플레이 패널
US7598932B2 (en) Plasma display apparatus and driving method thereof
KR20040110687A (ko) 플라즈마 디스플레이 패널의 구동회로 제어방법 및 장치
US20090109138A1 (en) Plsma display apparatus
US20060033683A1 (en) Plasma display apparatus and driving method thereof
KR20030013613A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
US8106855B2 (en) Energy recovery circuit and driving apparatus of display panel
KR100609750B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치
US20060284799A1 (en) Plasma display apparatus
KR100421673B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20010028539A (ko) 에너지 회수 장치
US20010033257A1 (en) Method and apparatus for driving plasma display panel utilizing asymmetry sustaining
US20070046586A1 (en) Plasma display apparatus, method of driving plasma display apparatus and address driving integrated circuit module
US7046217B2 (en) Energy recovery apparatus for plasma display panel
US20070210991A1 (en) Apparatus for driving plasma display panel
US20070126662A1 (en) Plasma display apparatus
KR100373533B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수회로 제어장치 및방법
KR100804535B1 (ko) 플라즈마 디스플레이 패널의 구동장치
US20070052628A1 (en) Plasma display apparatus and method of driving the same
KR100433234B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100615240B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US20070115220A1 (en) Plasma display apparatus
KR100760290B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR100452690B1 (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application