KR20040107033A - 박막 트랜지스터 기판 및 이의 제조 방법 - Google Patents

박막 트랜지스터 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20040107033A
KR20040107033A KR1020030037815A KR20030037815A KR20040107033A KR 20040107033 A KR20040107033 A KR 20040107033A KR 1020030037815 A KR1020030037815 A KR 1020030037815A KR 20030037815 A KR20030037815 A KR 20030037815A KR 20040107033 A KR20040107033 A KR 20040107033A
Authority
KR
South Korea
Prior art keywords
data
wiring
electrode
compensation
line
Prior art date
Application number
KR1020030037815A
Other languages
English (en)
Other versions
KR100942510B1 (ko
Inventor
강승재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030037815A priority Critical patent/KR100942510B1/ko
Publication of KR20040107033A publication Critical patent/KR20040107033A/ko
Application granted granted Critical
Publication of KR100942510B1 publication Critical patent/KR100942510B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

표시 품질을 향상시키기 위한 박막 트랜지스터 기판 및 이의 제조 방법이 개시된다. 보상 배선은 데이터 배선으로부터 분기되고, 보호막은 데이터 배선 및 보상 배선 위에 형성된다. 그리고, 광차단 패턴은 화소 영역의 에지 영역에 형성되어, 보상 배선과의 보상 커패시터를 형성하여 화소 영역에 인접하는 데이터 배선과의 커플링 커패시터를 보상하며, 화소 전극은 화소 영역상에 형성된다. 커플링 커패시터의 편차를 보상하여 균일한 화면을 확보하여 궁극적으로 표시 품질이 향상할 수 있다.

Description

박막 트랜지스터 기판 및 이의 제조 방법{THIN FILM TRANSISTOR SUBSTRATE AND METHOD OF FABRICATING THE SAME}
본 발명은 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 표시 품질을 향상시키기 위한 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것이다.
박막 트랜지스터기판이 채용되는 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 유리 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 표시 장치이다.
이러한 액정 표시 장치의 한 기판은 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 갖는 것이 일반적이며, 이러한 박막 트랜지스터 기판에는 박막 트랜지스터 외에도 게이트 라인 및 데이터 라인을 포함하는 배선, 외부로부터 신호를 인가받아 게이트 라인 및 데이터 라인으로 각각 전달하는 게이트 패드 및 데이터 패드가 형성되어 있다. 게이트 라인과 데이터 라인이 교차하여 정의되는 화소 영역에는 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.
이러한 액정 표시 장치를 구동할 때 데이터 라인에 (+)전압과 (-)전압이 주기적으로 반전되어 입력되는데 데이터 라인과 화소 전극간의 커플링 커패시터에 의해 화소 전극 전압이 데이터 라인 전압의 변동에 따라 변화한다.
한편, 박막 트랜지스터 기판은 수회의 사진 식각 공정을 사용하여 배선, 박막 트랜지스터 기판은 수회의 사진 식각 공정을 사용하여 배선, 박막 트랜지스터 및 화소 전극 패턴간의 서로 상대적 위치가 불균일하게 된다. 즉, 스텝퍼(stepper)를 이용하여 기판 면을 수 개의 부분으로 분리하여 노광하는 경우에는 분리된 부분간에 서로 정렬 오차가 달라짐으로 인하여 패턴 사이의 거리가 불균일해지고, 대형 마스크를 사용하여 기판 면 전체를 한 번에 노광하는 경우에도 층 간 정렬 오차로 인하여 각 층 패턴 사이의 거리가 불균일해진다.
그런데, 각 배선사이의 거리가 불균일하게 되면 이들 사이의 커플링 커패시터 정도가 다르게 되어 스티치(stitch)불량이나 화면 얼룩이 발생하여 화질이 저하되는 문제점이 발생한다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 커플링 커패시터의 편차를 보상하여 표시 품질이 향상된 박막 트랜지스터 기판을 제공함에 있다.
또한, 본 발명의 다른 목적을 상기 박막 트랜지스터 기판의 제조 방법을 제공함에 있다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판을 도시한 평면도이다.
도 2는 상기 도 1을 절단선 A-A' 및 B-B'에 따라 절단한 단면도이다.
도 3은 상기 도 1의 원'C'부분을 확대한 도면이다.
도 4a 내지 4d는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도시한 평면도이다.
*도면의 주요부분에 대한 부호의 설명*
111 : 게이트 라인 112 : 게이트 전극
113 : 게이트 패드 115 : 광차단 패턴
121 : 데이터 라인 122 : 소오스 전극
123 : 드레인 전극 124 : 데이터 패드
130 : 보호막 150 : 화소 전극
171 : 보상 전극
상술한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 기판은, 게이트 배선과, 데이터 배선에 의해 정의되는 화소 영역에 형성되고, 상기 게이트 배선으로부터 분기된 게이트 전극 라인과, 상기 데이터 배선으로부터 분기된 데이터 전극 라인과, 상기 데이터 전극 라인으로부터 일정 간격 이격된 드레인 전극 라인에 의해 정의되는 박막 트랜지스터를 갖는 박막 트랜지스터 기판에 있어서, 상기 데이터 배선으로부터 분기된 보상 배선; 상기 데이터 배선 및 보상 배선 위에 형성된보호막; 상기 화소 영역의 에지 영역에 형성되어, 상기 보상 배선과의 보상 커패시터를 형성하여 상기 화소 영역에 인접하는 데이터 배선과의 커플링 커패시터를 보상하는 광차단 패턴; 및 상기 화소 영역상에 형성되는 화소 전극을 포함한다.
또한, 상술한 다른 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 기판의 제조 방법은, (a) 기판상에 제1 방향으로 신장된 게이트 배선과, 상기 게이트 배선으로부터 분기된 게이트 전극 라인을 형성하는 단계; (b) 상기 단계(a)에 의한 결과물상에 게이트 절연막을 형성하는 단계; (c) 상기 게이트 배선으로부터 분기된 광차단 패턴을 형성하는 단계; (d) 상기 단계(c)에 의한 결과물상에 제2 방향으로 신장된 데이터 배선과, 상기 데이터 배선으로부터 분기된 데이터 전극 라인과, 상기 데이터 전극 라인으로부터 일정 간격 이격된 드레인 전극 라인과, 상기 데이터 배선으로부터 분기된 보상 패턴을 형성하는 단계; (e) 상기 단계(d)에 의한 결과물상에 보호막을 형성하는 단계; 및 (f) 상기 단계(e)에 의한 결과물의 영역중 상기 게이트 배선 및 데이터 배선에 의해 정의되는 영역에 형성된 화소 전극을 형성하는 단계를 포함한다.
이와 같은 박막 트랜지스터 기판 및 이의 제조 방법에 따르면, 커플링 커패시터의 편차를 보상하여 균일한 화면을 확보하여 궁극적으로 표시 품질이 향상할 수 있다.
이하, 본 발명의 실시예에 따른 박막 트랜지스터 기판을 첨부 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판을 도시한 평면도이고, 도 2는 상기 도 1을 절단선 A-A' 및 B-B'에 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 유리, 석영 또는 사파이어와 같은 절연 물질로 이루어진 기판(100)상에 크롬(Cr), 몰리브덴(Mo), 탄탈륨(Ta) 또는 티타늄(Ti) 등의 금속 또는 도전체로 이루어진 게이트 배선(111, 112, 113)이 형성되어 있다. 게이트 배선(111, 112, 113)은 제1 방향으로 신장되는 게이트 라인(111), 게이트 라인(111)으로부터 분기된 박막 트랜지스터의 게이트 전극(112) 및 패드 영역에 형성되고 게이트 라인(111)의 단부에 연결된 게이트 패드(113)를 포함한다. 그리고, 게이트 배선(111, 112, 113) 형성시, 하나의 화소 단위의 가장자리에서 일어나는 빛 샘 현상 방지를 위하여 광차단 패턴(115)과, 게이트 배선(111, 112, 113)에서 분기된 액정 커패시터를 보충하는 보조 전극(117)을 구비한다.
한편, 도 1에서는 액정 커패시터를 보충하는 보조 전극(117)을 전단의 게이트 배선(111, 112, 113)에서 분기하는 전단 게이트 방식을 도시하고 있으나, 본 발명의 기술 분야에 속하는 당업자라면 별도의 배선에 보조 전극을 구비하는 독립 배선 방식이나, 링 방식으로도 용이하게 수정 및 변경할 수 있을 것이다.
게이트 배선(111, 112, 113)은 단일층으로 형성할 수도 있지만, 이중층이나, 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한층은 저항이 작은 물질로 형성하고 다른층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, 그 예로 Cr/Al(또는 Al 합금)의 이중층 또는 Al(또는 Al 합금)/Mo의 이중층을 들 수 있다.
게이트 배선(111, 112, 113) 및 기판(100)상에는 실리콘 질화물과 같은 무기물로 이루어진 게이트 절연막(120)을 개재하여 크롬(Cr)등의 단일 금속막으로 이루어진 데이터 배선(121, 122, 123, 124)이 형성된다. 데이터 배선(121, 122, 123, 124)은 데이터 라인(121), 데이터 라인(121)으로부터 분기된 소오스 및 드레인 전극(122, 123), 그리고 패드 영역에 형성되고 데이터 라인(121)의 단부에 연결된 데이터 패드(124)를 포함한다.
보상 전극(171)은 데이터 라인(121)으로부터 분기되어 데이터 라인(121)과 광차단 패턴(115)간의 거리 차이로 인한 커플링 커패시터의 편차를 조절하는 역할을 한다.
데이터 배선(121, 122, 123, 124)도 게이트 배선(111, 112, 113)과 마찬가지로 단일층으로 형성할 수 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한층은 저항이 작은 물질로 형성하고 다른층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하다.
데이터 배선(121, 122, 123, 124) 및 게이트 절연막(120) 상에는 게이트 패드(113)를 노출하는 제1 패드 콘택홀(126) 및 데이터 패드(124)를 노출하는 제2 패드 콘택홀(133)을 갖는 보호막(130)이 형성된다. 바람직하게는, 보호막(130)은 실리콘 질화물과 같은 무기 절연물로 형성된다. 구체적으로, 제1 패드 콘택홀(126)은 보호막(130) 및 게이트 절연막(120)을 관통하여 게이트 패드(113)의 금속막을 노출한다..
보호막(130)위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명 물질 또는 알루미늄 또는 은과 같이 반사율이 우수한 도전 물질로 이루어진 화소 전극(150), 게이트 패드 전극(132), 데이터 패드 전극(143)이 형성되어 있다.
화소 전극(150)은 드레인 콘택홀(125)을 통하여 드레인 전극(123)과 연결하여 화상 신호를 전달받는다. 여기서, 서로 다른 단계의 사진 식각 공정을 통하여 형성되는 데이터 라인(121)과 광차단 패턴(115)간의 거리 및 화소 전극(150)과 광차단 패턴(115)간의 거리가 정렬 오차로 인하여 패턴간의 간격이 다르게 되는 경우, 데이터 라인(121)에서 분기된 보상 전극(DR, DL)을 형성함으로써 커플링 커패시터의 편차에 의해 발생하는 화질 저하를 방지한다.
본 발명에서는 광차단 패턴(115)과 데이터 라인(121)간의 커플링 커패시터의 편차에 의해 발생하는 화질 저하를 방지하기 위해 보상 전극(171)을 구비한다.
예를 들어, 정렬 오차로 인하여 p번째 라인의 데이터 라인(Dp)과 광차단 패턴(115)사이의 간격인 'L1'이 p+1번째 라인의 데이터 라인(Dp+1)과 광차단 패턴(115)사이의 간격인 'L2'보다 작은 경우라면 Dp 측의 데이터 라인(Dp)과 광차단 패턴(115)으로 인한 커플링 커패시터(C1)의 크기가 Dp+1 측의 커플링 커패시터(C2)의 크기보다 크게 된다.
이와 같은 경우라도, 광차단 패턴(115)은 미리 설계상 정해진 단위 화소의 에지에 형성되므로 크기에는 변화가 없으며, Dp에서 분기된 제1 보상 전극(DL)과 광차단 패턴(115)이 오버랩되는 면적은 작아져, 제1 보상 전극(DL)과 광차단 패턴(115)이 만드는 제1 보상 커패시터(Ca)는 작아지고, Dp+1에서 분기된 제2 보상 전극(DR)과 광차단 패턴(115)이 오버랩되는 면적은 커져 제2 보상 전극(DR)과 광차단 패턴(115)이 만드는 제2 보상 커패시터(Cb)는 커진다.
즉, 상기 C1이 증가하면, 증가된 커플링 커패시터 값만큼 자동적으로 제2 보상 커패시터(Cb)의 값이 감소하고, 상기 C1이 감소하면, 감소된 커플링 커패시터 값만큼 자동적으로 제1 보상 커패시터(Ca)의 값이 증가하도록 제1 및 제2 보상 전극(DR, DL)을 설계한다.
반대로, p번째 라인의 데이터 라인(Dp)과 광차단 패턴(115)사이의 간격인 'L1'이 p+1번째 라인의 데이터 라인(Dp+1)과 광차단 패턴(115)사이의 간격인 'L2'보다 큰 경우라면 C1의 크기가 C2의 크기보다 작게 된다.
이와 같은 경우라도, 광차단 패턴(115)은 미리 설계상 정해진 단위 화소의 에지에 형성되므로 크기에는 변화가 없으며, Dp에서 분기된 제1 보상 전극(DL)과 광차단 패턴(115)이 오버랩되는 면적이 커져, 제1 보상 전극(DL)과 광차단 패턴(115)이 만드는 제1 보상 커패시터(Ca)는 커지고, Dp+1에서 분기된 제2 보상 전극(DR)과 광차단 패턴(115)이 오버랩되는 면적은 작아져 제2 보상 전극(DR)과 광차단 패턴(115)이 만드는 제2 보상 커패시터(Cb)는 작아진다.
즉, 상기 C1이 감소하면, 감소된 커플링 커패시터 값만큼 자동적으로 제2 보상 커패시터(Cb)의 값이 증가하고, 상기 C1이 증가하면, 증가된 커플링 커패시터 값만큼 자동적으로 제1 보상 커패시터(Ca)의 값이 감소하도록 제1 및 제2 보상 전극(DR, DL)을 설계한다.
요컨대, C1 및 제2 보상 커패시터(Cb)의 합이 C2 및 제1 보상 커패시터(Ca)의 합과 같도록 제1 보상 전극(DR) 및 제2 보상 전극(DR)의 크기나 형상을 설계하여 구비한다.
도 3은 상기 도 1의 원'C'부분을 확대한 도면이다.
도 1 및 도 3을 참조하면, 보상 전극(171)은 인접한 게이트 라인(111)에 평행한 제1 메탈(171a), 제1 메탈(171a)에서 연장되며, 광차단 패턴(115)과 일부 오버랩되는 제2 메탈(171b)로 이루어진다.
특히, 제2 메탈(171b)은 평면상에서 보았을 때, 제1 메탈로부터 멀어질수록 좁아지는 형상을 하고 있다. 이는 데이터 라인(121)과 광차단 패턴(115)사이의 간격이 멀어지면 데이터 라인(121)과 광차단 패턴(115)이 만드는 커플링 커패시터가 작아지고, 반대로 데이터 라인(121)과 광차단 패턴(115)간의 간격이 가까워지면, 데이터 라인(121)과 광차단 패턴(115)이 만드는 커지는 것을 이용한 것이다.
즉, 커플링 커패시터가 광차단 패턴(115)과 데이터 라인(121)간의 간격에 반비례함을 이용하여 광차단 패턴(115)과 보상 전극이 오버랩되는 부분을 포함하는 제2 메탈(171b)의 형상을 이와 같이 설계하여 광차단 패턴(115)과 보상 전극(171)이 오버랩되는 부분을 선형적으로 증가하도록 한 것이다.
도 4a 내지 4d는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도시한 평면도이다.
먼저, 도 4a에 도시된 바와 같이, 절연 기판(미도시)위에 게이트 배선용 도전체 또는 금속을 스퍼터링(sputtering) 따위의 방법으로 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트 라인(111), 게이트 전극(112) 및 게이트 패드(113)를 포함하는 게이트 배선, 화소 영역의 에지를 따라 화소 영역의 에지에서 일어나는 빛 샘 현상을 방지하는 광차단 패턴(115), 액정 커패시터를 보충하기 위한 보조 전극(117)을 형성한다.
다음, 도 4b에 도시된 바와 같이, 게이트 절연막(미도시), 비정질 규소층 및 n형 불순물이 도핑된 비정질 규소층을 화학 기상 증착법(CVD; chemical deposition)따위를 이용하여 차례로 증착하고, 상부의 두층을 마스크를 이용한 사진 식각 공정으로 패터닝하여 반도체층(미도시) 및 저항성 접촉층(114)을 형성한다.
다음, 도 4c에 도시된 바와 같이, 데이터 배선용 도전체 또는 금속을 스퍼터링 따위의 방법으로 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터 라인(Dp, Dp+1), 드레인 전극(123), 데이터 패드(124), 제1 보상 전극(DR) 및 제2 보상 전극(DL)을 포함하는 데이터 배선을 형성한다. 다음 소오스 전극(122)과 드레인 전극(123)을 가리지 않은 저항성 접촉층(114)을 분리하여 두 부분으로 분리한다.
다음, 도 4d에서 도시한 바와 같이, 질화 규소를 증착하거나 코팅하여 보호막(미도시)을 형성한 후, 마스크를 이용한 사진 식각 공정으로 패터닝하여 드레인 전극(123), 게이트 패드(113) 및 데이터 패드(124)를 각각 노출시키는 콘택홀(126, 133)을 형성한다.
다음, 앞서의 도 1 및 도 2에서와 같이, 보호막(130)위에 ITO 또는 IZO와 같은 투명 도전 물질이나 알루미늄 또는 은과 같은 반사율이 우수한 금속을 스퍼터링 따위의 방법으로 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소전극(150), 데이터 패드 전극(143) 및 게이트 패드 전극(132)을 형성한다.
상술한 바와 같이, 본 발명은 데이터 라인에서 분기한 보상 전극을 구비하여 광차단 패턴과 데이터 라인의 거리간 차이에 의해 발생하는 커플링 커패시터의 편차를 보상하여 양 데이터 라인간에 생기는 커패시터의 크기를 동일하게 한다.
그러므로, 화면의 균일성을 확보하여 박막 트랜지스터 기판이 채용되는 액정 표시 장치의 표시 품질이 향상된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 게이트 배선과, 데이터 배선에 의해 정의되는 화소 영역에 형성되고, 상기 게이트 배선으로부터 분기된 게이트 전극 라인과, 상기 데이터 배선으로부터 분기된 데이터 전극 라인과, 상기 데이터 전극 라인으로부터 일정 간격 이격된 드레인 전극 라인에 의해 정의되는 박막 트랜지스터를 갖는 박막 트랜지스터 기판에 있어서,
    상기 데이터 배선으로부터 분기된 보상 배선;
    상기 데이터 배선 및 보상 배선 위에 형성된 보호막;
    상기 화소 영역의 에지 영역에 형성되어, 상기 보상 배선과의 보상 커패시터를 형성하여 상기 화소 영역에 인접하는 데이터 배선과의 커플링 커패시터를 보상하는 광차단 패턴; 및
    상기 화소 영역상에 형성되는 화소 전극을 포함하는 박막 트랜지스터 기판.
  2. 제1항에 있어서, 상기 보상 배선은 인접한 게이트 라인에 평행한 제1 메탈, 상기 제1 메탈에서 수직으로 연장되고 상기 광차단 패턴과 일부 오버랩되는 제2 메탈로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판.
  3. 제2항에 있어서, 상기 제2 메탈은 상기 제1 메탈로부터 멀어질수록 좁아지는 것을 특징으로 하는 박막 트랜지스터 기판.
  4. 제1항에 있어서, 상기 보상 배선은 자기 화소 영역에 대응하는 제1 데이터 배선으로부터 상기 자기 화소 영역으로 분기된 제1 전극과, 인접 화소 영역에 대응하는 제2 데이터 배선으로부터 상기 자기 화소 영역으로 분기된 제2 전극으로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판.
  5. 제4항에 있어서, 상기 제1 데이터 배선과 상기 광차단 패턴에 의한 제1 커플링 커패시터와, 상기 제2 전극과 상기 제2 전극과 오버랩된 부위의 광차단 패턴에 의한 커패시터의 합은
    상기 제2 데이터 배선과 상기 광차단 패턴에 의한 제2 커플링 커패시터와, 상기 제1 전극과 상기 제1 전극과 오버랩된 부위의 광차단 패턴에 의한 커패시터의 합은 동일한 것을 특징으로 하는 박막 트랜지스터 기판.
  6. (a) 기판상에 제1 방향으로 신장된 게이트 배선과, 상기 게이트 배선으로부터 분기된 게이트 전극 라인을 형성하는 단계;
    (b) 상기 단계(a)에 의한 결과물상에 게이트 절연막을 형성하는 단계;
    (c) 상기 게이트 배선으로부터 분기된 광차단 패턴을 형성하는 단계;
    (d) 상기 단계(c)에 의한 결과물상에 제2 방향으로 신장된 데이터 배선과, 상기 데이터 배선으로부터 분기된 데이터 전극 라인과, 상기 데이터 전극 라인으로부터 일정 간격 이격된 드레인 전극 라인과, 상기 데이터 배선으로부터 분기된 보상 패턴을 형성하는 단계;
    (e) 상기 단계(d)에 의한 결과물상에 보호막을 형성하는 단계; 및
    (f) 상기 단계(e)에 의한 결과물의 영역중 상기 게이트 배선 및 데이터 배선에 의해 정의되는 영역에 형성된 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  7. 제6항에 있어서, 상기 광차단 패턴은 상기 화소 영역의 에지 영역에 형성되어, 상기 보상 배선과의 보상 커패시터를 형성하여 상기 화소 영역에 인접하는 데이터 배선과의 커플링 커패시터를 보상하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
KR1020030037815A 2003-06-12 2003-06-12 박막 트랜지스터 기판 및 이의 제조 방법 KR100942510B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030037815A KR100942510B1 (ko) 2003-06-12 2003-06-12 박막 트랜지스터 기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030037815A KR100942510B1 (ko) 2003-06-12 2003-06-12 박막 트랜지스터 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20040107033A true KR20040107033A (ko) 2004-12-20
KR100942510B1 KR100942510B1 (ko) 2010-02-16

Family

ID=37381325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030037815A KR100942510B1 (ko) 2003-06-12 2003-06-12 박막 트랜지스터 기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100942510B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110517643A (zh) * 2014-10-27 2019-11-29 三星显示有限公司 有机发光二极管显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797972B2 (ja) * 1994-06-28 1998-09-17 日本電気株式会社 アクティブマトリクス型液晶表示装置
KR100375092B1 (ko) * 1999-11-24 2003-03-08 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110517643A (zh) * 2014-10-27 2019-11-29 三星显示有限公司 有机发光二极管显示装置
CN110517643B (zh) * 2014-10-27 2022-09-06 三星显示有限公司 有机发光二极管显示装置

Also Published As

Publication number Publication date
KR100942510B1 (ko) 2010-02-16

Similar Documents

Publication Publication Date Title
US7808596B2 (en) TFT LCD array substrate and the manufacturing method thereof
US6493048B1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US8008665B2 (en) Fan-out, display substrate having the same and method for manufacturing the display substrate
US6642580B1 (en) Thin film transistor array substrate and manufacturing method thereof
KR101492106B1 (ko) 액정 표시 장치 및 이의 제조 방법
US7425476B2 (en) Manufacturing method of a thin film transistor array panel
US10191331B2 (en) Mask and method of fabricating display device using the mask
US7230658B2 (en) Array substrate with driving TFT and synchronization adjustment TFT
KR20040001695A (ko) 액정표시장치와 그 제조방법
US7973865B2 (en) Thin film transistor display plate and liquid crystal display having the same
US7858412B2 (en) Thin-film transistor substrate and method of fabricating the same
US20040099865A1 (en) Thin film transistor array panel and manufacturing method thereof
KR101626029B1 (ko) 박막 트랜지스터 표시판
US20100006844A1 (en) Thin-film transistor array panel and method of fabricating the same
KR101626899B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20060000639A (ko) 박막 표시판의 제조 방법
KR100980021B1 (ko) 박막 트랜지스터 표시판
KR20080073573A (ko) 액정패널과 이의 제조방법
KR100942510B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20020064021A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20040107031A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR100796790B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20070031580A (ko) 액정 표시 장치
KR101002937B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20060118193A (ko) 액정표시장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 11