KR20040096670A - 부분 심볼 간격을 갖는 변형된 결정궤환 등화기 및 그의등화방법 - Google Patents

부분 심볼 간격을 갖는 변형된 결정궤환 등화기 및 그의등화방법 Download PDF

Info

Publication number
KR20040096670A
KR20040096670A KR1020030029557A KR20030029557A KR20040096670A KR 20040096670 A KR20040096670 A KR 20040096670A KR 1020030029557 A KR1020030029557 A KR 1020030029557A KR 20030029557 A KR20030029557 A KR 20030029557A KR 20040096670 A KR20040096670 A KR 20040096670A
Authority
KR
South Korea
Prior art keywords
equation
filter
channel
reverse
equalizer
Prior art date
Application number
KR1020030029557A
Other languages
English (en)
Other versions
KR100557829B1 (ko
Inventor
이용환
이희춘
Original Assignee
이용환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이용환 filed Critical 이용환
Priority to KR1020030029557A priority Critical patent/KR100557829B1/ko
Publication of KR20040096670A publication Critical patent/KR20040096670A/ko
Application granted granted Critical
Publication of KR100557829B1 publication Critical patent/KR100557829B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

TDMA나 CSMA와 같은 버스트 방식의 고속 통신 시스템에서는 데이터 전송률을 높이기 위하여 등화기의 빠른 훈련이 필수적이다. 고속의 멀티미디어 통신을 하기 위해서는 주파수 사용효율을 높이기 위하여 다중 레벨 QAM(quadrature-amplitude modulation) 등을 사용하게 되는데, 변조 방식의 레벨이 높아질수록 높은 신호대 잡음비(SNR)를 갖는 등화기 출력이 요구된다. 따라서, 다중 레벨 QAM에서는 높은 신호 대 잡음비로 빠르게 등화기를 훈련시키는 것이 매우 중요하다.
이를 위해 본 발명에서는 변형된 결정궤환 등화기(MDFE)를 최소자승화 오류(MMSE) 기법을 사용하여 빠르게 초기화하며, 초기화에서의 실장 복잡도를 줄이기 위해 등화기의 일부분만 MMSE 방식으로 초기화하는 Partial MMSE(PMMSE) 기법을 제안한다. 특히, 본 발명에서는 기존의 방식으로는 등화기 초기화가 어려운 비최소 위상 채널 조건에서도 제안된 PMMSE 초기화 기법을 사용하여 빠르게 등화기를 훈련시킬 수 있다.

Description

부분 심볼 간격을 갖는 변형된 결정궤환 등화기 및 그의 등화방법{Fractionally-Spaced Modified Decision Feedback Equalizer and Equalizing Method thereof}
본 발명은 부분 심볼 간격을 갖는 변형된 결정궤환 등화기 및 그의 등화방법에 관한 것으로, 특히 변형된 결정궤환 등화기(MDFE)를 최소자승화 오류(MMSE) 기법을 사용하여 빠르게 초기화하며, 초기화에서의 실장 복잡도를 줄이기 위해 등화기의 일부분만 MMSE 방식으로 초기화하는 부분(Partial) MMSE(PMMSE) 방법을 적용하여, 비최소 위상 채널 조건에서도 빠르게 등화기를 훈련시킬 수 있는 부분 심볼 간격을 갖는 변형된 결정궤환 등화기 및 그의 등화방법에 관한 것이다.
먼저, 발명의 상세한 설명시에 사용되는 각 파라미터들의 수학적 기호에 대한 정의는 다음과 같다.
1. 모든 벡터(vector)는 열(column) 벡터로 간주하고 영문 소문자 볼드(bold) 체로 표기한다:.
2. 행렬(matrix)은 영문 대문자 볼드 체로 표기한다:.
3.는 i번째 위치의 원소만 1이고 나머지는 0인 단위 벡터(unit vector) 를 나타내며, i는 0부터 시작한다.
4. 벡터의 원소를 강조할 때는 처음과 마지막 원소를 콜론(colon)으로 구분하여 아래 첨자로 표기한다:.
5. 심볼 (·)*는 벡터와 행렬의 복소 켤레 전치(complex conjugate transpose) 행렬과 스칼라(scalar)의 복소 켤레값을 의미한다.
일반적으로 데이터의 무선 송수신에 있어서 송신신호는 채널에 의해 왜곡되어 인접 심볼간의 간섭(ISI: Inter-symbol Interference)을 발생시키므로 수신기가 올바른 신호를 판별하기 위해서는 등화기(equalizer)를 사용하여 왜곡된 신호를 보상하는 것이 필요하다.
TDMA(time division multiple access)나 CSMA(carrier sense multiple access)와 같은 버스트(burst) 방식의 고속 통신 시스템에서는 고속의 멀티미디어 통신을 하기 위하여 주파수 사용효율을 높일 수 있는 다중 레벨 QAM(quadrature-amplitude modulation) 등을 사용하게 된다.
도 1은 TDMA 방식의 송수신 시스템을 나타내는 것으로, 크게 채널을 통하여상호 연결되는 송신기(120)와 수신기(130)로 구성되어 있다. 송신기에서 신호가 전송되는 방식을 살펴보면, 보내고자 하는 비트 소오스(Bit source)(100)가 스크램블러(scrambler)(101), 엔코더(encoder)(102) 및 인터리버(interleaver)(103)를 거쳐 기저대 변조기(baseband modulator)(104), 즉 매퍼(mapper) 에서 다중 레벨의 QAM 신호로 바뀌게 된다. QAM 신호는 그후 정형 필터(shaping filter)(105), 파워 콘트롤러(power controller)(106) 및 송신 빔포머(Tx beamformer)(107)를 거쳐 수신 단으로 전송되게 된다.
이 과정에서 전송되는 신호는 채널을 통과하면서 선형 왜곡을 겪게 된다. 채널을 통과한 신호는 수신 빔포머(Rx beamformer)(108), 수신 필터(Rx filter)(109)를 통해 수신되며, 동기를 맞추기 위해 타이밍 회복기(110)에서 타이밍 회복(Timing recovery)을 수행한다. 그리고 채널에 의한 선형 왜곡을 보상해 주기 위해서 등화기(111)를 사용한다.
이 때 변조 방식의 레벨이 높아질수록 높은 신호-대-잡음 비(signal-to-noise ratio: SNR)를 갖는 등화기 출력이 요구된다. 그리고 데이터 전송률을 높이기 위하여 등화기의 빠른 훈련이 필수적이다. 따라서, 다중 레벨 QAM에서는 높은 신호 대 잡음 비로 빠르게 등화기를 훈련시키는 것이 매우 중요하다.
이러한 시스템에 많이 사용되는 종래의 등화기는 도 2와 같은 일반적인 심볼 간격의 결정궤환 등화기(symbol-spaced conventional decision feedback equalizer: SS-CDFE)이다.
이 등화기(SS-CDFE)의 순방향 필터(200)에서는 입력 신호(210)가 등화기의순방향 필터 메모리(230)에 차례로 저장되면서 이 입력 신호들(210)이 각각 승산기(215)에서 등화기의 순방향 필터 계수(220)와 각각 곱해져서 합산기(205)로 출력을 내보내게 된다. 그후 등화기의 역방향 필터(240)에서는 슬라이서(slicer)(273)의 출력(272)이 역방향 필터 메모리(250)에 입력으로 차례로 저장되면서 이 입력 신호들(245)이 각각 승산기(265)에서 등화기의 역방향 필터 계수(260)와 각각 곱해져서 합산기(285)로 출력을 내보내게 된다. 그후 등화기는 가산기(280)에서 순방향 필터(200)의 출력에서 역방향 필터(240)의 출력을 뺀 값(271)이 슬라이서(273)의 입력으로 들어가는 이 과정을 반복하게 된다.
도 2에서 등화기의 순방향 필터 계수(220)는 순방향 필터(feedforward filter)의 탭 계수로서 q부터 q=F-1까지 총 F 개의 탭을 가지고 있고, 역방향 필터 계수(260)은 역방향 필터(feedback filter)의 탭 계수로서 m=1부터 M=B까지 총 B 개의 탭을 가진다. Tg는 등화기의 결정 지연시간(decision delay time)에 관계된 요소이다.
그러나 상기한 CDFE는 채널 추정치를 바탕으로 순방향 및 역방향 필터(200,240) 모두의 계수들(220,260)을 초기화 할 경우 매우 많은 연산량이 필요하며, 훈련 신호를 이용해 등화기를 초기화 할 때 채널 특성이 나쁠 경우 등화기를 훈련시키는 시간이 길다는 문제가 있다.
등화기를 빠르게 적응 훈련시키는 방법으로 사용될 수 있는 구조가 S. Ariyavisitakul and L. J. Greenstein, "Reduced-complexity equalizationtechniques for broadband wireless channels,"IEEE J. Select. Areas Commun., vol. 15, no. 1, pp. 5-15, Jan. 1997에 개시된 도 3의 심볼 간격의 변형된 결정궤환 등화기(symbol-spaced modified decision feedback equalizer: SS-MDFE) 구조이다. 도 3의 MDFE는 채널 추정치를 통하여 역방향 필터 계수를 간단하게 초기화할 수 있는 구조로서 이하에 도면을 참고하여 상세하게 설명한다.
도 3에서 도 2와 마찬가지로는 순방향 필터의 탭 계수이고,는 SS-MDFE에서 역방향 필터 계수로 쓰이는 채널의 충격 응답 계수 추정치,은 역방향 필터의 출력이다.
도 3을 참고하면, SS-MDFE에서는 순방향 필터(300)의 메모리(320)에 입력 신호들(310)이 차례로 저장되며, 이 값이 순방향 필터(300)의 계수들(330)과 곱해지기 전에, 순방향 필터(300)의 길이만큼 역방향 필터(350)의 출력(340)을 받아 가산기(215)에서 각각의 입력 신호들(310)에서 빼 주게 된다. 그리고 이 값들이 승산기(225)에서 각각 순방향 필터(300)의 탭 계수(330)와 곱해져서 순방향 필터(300)의 출력(391)이 합산기(235)로부터 출력된다.
그후 이 출력(391)은 슬라이서(slicer)(392)에 입력되며 슬라이서(slicer)(392)를 통과하여 얻어진 출력(393)이 역방향 필터(350)의 메모리(360)에 차례로 저장되면서 이 입력 신호들(355)이 채널 추정기로부터 인가되는 채널 추정치(380)와 함께 채널추종 알고리즘(370)의 연산을 수행하여 역방향 필터(350)의 출력(340)으로 나가게 된다. 위 과정들이 반복되면서 슬라이서(392)의출력(393)에서 전송된 신호를 얻을 수 있다.
상기 SS-MDFE는 SS-CDFE와 반대로 역방항 필터의 신호처리를 먼저 수행하고 그 출력을 순방향 필터의 입력으로 주어 신호처리 하는 구조로 채널 특성을 추정한 후 이를 이용해 역방향 필터의 계수를 쉽게 초기화 할 수 있어, 순방향 필터의 계수만을 훈련시키면 되기 때문에 훈련 시간이 짧다는 장점이 있다.
그러나 상기한 심볼 간격의 등화기를 사용할 경우 어떤 구조를 사용하더라도 도 1의 수신기(130)에서 타이밍 회복(Timing Recovery)(110) 과정에서 생기는 위상 오차를 등화기에서 보상하기 힘들기 때문에 심볼 간격의 DFE의 출력 신호-대-잡음(S/N) 비가 작은 문제가 있다.
등화기의 순방향 필터를 빠르게 훈련시키는 방법은 등화기를 빠르게 적응 훈련시키는 방법과 채널 특성을 추정한 후 이를 바탕으로 등화기를 초기화한 후 훈련시키는 방법으로 크게 두 가지로 나눌 수 있다.
먼저 종래의 등화기를 빠르게 적응 훈련시키는 방법은 적응 훈련에 적합한 등화기 훈련 신호의 설계에 관한 기술이 K. H. Mueller and D. A. Spaulding, "cyclic equalization-A new rapidly converging equalization technique for synchronous data communications,"Bell Syst. Tech. J., vol. 54, no. 2, pp. 368-406, Feb. 1975 및 S. U. H. Qureshi, "Fast start-up equalization with periodic training sequences,"IEEE Trans. Inform. Theory, vol. IT-23, no. 5, pp. 553-563, Sept. 1977에 개시되어 있고, 기존의 LMS(least mean square) 훈련 방식보다 빠른 RLS(recursive least square) 방식에 관한 기술이 G. Picchi and G.Prati, "Self-orthogonalizing adaptive equalization in the discrete frequency domain,"IEEE Trans. Commun., vol. COM-32, no. 4, pp. 371-379, Apr. 1984 및 B. Haykin,Adaptive filter theory, Prentice-Hall Inc., New Jersey, second edition, 1991에 개시되어 있다.
또한, 고속 RLS 방식 등에 관한 기술이 G. Carayannis, D. Manolakis, and N. Kalouptsidis, "A fast sequential algorithm for least squares filtering and prediction,"IEEE Trans. Acoust., Speech, Signal Processing, vol. ASSP-31, no. 6, pp.1394-1402, 1983 및 J. M. Cioffi and T. Kailath, "Fast recursive least squares transversal filters for adaptive filtering,"IEEE Trans. Acoust., Speech, Signal Processing, vol. ASSP-32, no. 2, pp.304-337, Apr. 1984에 개시되어 있으며, 격자 (lattice) 구조를 사용한 방법이 O. Macchi,Adaptive processing: the least mean squares approach with applications in transmission, John Wiley & Sons Inc., New York, 1995에 개시되어 있다.
한편, 채널 추정치에 의한 등화기의 초기화 방법은 기존의 등화기 구조에서 채널 추정치를 바탕으로 등화기의 필터 계수를 초기화하는 제1방법이 N. Al-Dhahir and J. M. Cioffi, "MMSE decision-feedback equalizer: finite-lenghth results,"IEEE Trans. Inform. Theory, vol. 41, no. 4, pp. 961-975, July 1995에 개시되어 있고, 등화기의 구조 변경을 통하여 필터 계수의 초기화를 용이하게 하는 제2방법이 S. Ariyavisitakul and L. J. Greenstein, "Reduced-complexity equalization techniques for broadband wireless channels,"IEEE J. Select. Areas Commun.,vol. 15, no. 1, pp. 5-15, Jan. 1997에 개시되어 있다.
상기 종래의 채널 추정치에 의한 등화기의 초기화 방법 중에서 제1방법은 채널 추정치를 바탕으로 결정궤환 등화기의 순방향 필터와 역방향 필터를 최소자승화 오류(MMSE: minimum mean squared error) 관점에서 최적의 계수로 초기화하는 방법이 제안되었다. 이 제1방법은 최적의 순방향 필터 계수를 구하기 위하여 많은 연산량을 필요로 하며, 순방향 필터 계수로부터 역방향 필터 계수를 구하게 된다.
또한 상기 제2방법은 기존의 결정궤환 등화기의 구조를 변경하여 순방향 필터의 초기화 없이 역방향 필터의 초기화를 용이하게 하는 것으로, 역방향 필터만 초기화하고 순방향 필터는 LMS 훈련을 통하여 수렴시키게 된다.
그러나 이와 같은 방법은 최소 위상 채널(minimum phase channel)에서는 제2방법만으로도 등화기의 순방향 필터의 빠른 훈련이 가능하였으나, 비최소 위상 채널(nonminimum phase channel) 조건에서 256-QAM과 같은 다중 레벨의 신호를 수신할 경우 제2방법으로는 등화기의 수렴이 매우 늦거나 수렴이 되지 않는 문제점이 발생한다.
현재까지 여러 형태의 MDFE 구조가 제안되었으나, 모두 심볼 간격의 등화기로 설계가 이루어졌으며, MDFE의 순방향 필터 초기화를 위하여 CDFE의 순방향 필터 초기화 방법을 MDFE의 순방향 필터 초기화에 적용한 예가 I. J. Fevrier, S. B. Gelfand, and M. P. Fitz, "Reduced complexity decision feedback equalization for multipath channels with large delay spreads,"IEEE Trans. Commun., vol. 47, no. 6, pp. 927-937, June 1999에 개시되었으나, 이는 MMSE 관점에서 최적의기법이 아니다.
따라서 본 발명은 이러한 종래기술의 문제점을 감안하여 안출된 것으로, 그 목적은 변형된 결정궤환 등화기(MDFE)를 최소자승화 오류(MMSE) 기법을 사용하여 빠르게 초기화하며, 초기화에서의 실장 복잡도를 줄이기 위해 등화기의 일부분만 MMSE 방식으로 초기화하는 부분 MMSE(PMMSE) 방법을 적용하여, 비최소 위상 채널 조건에서도 빠르게 등화기를 훈련시킬 수 있는 부분 심볼 간격을 갖는 변형된 결정궤환 등화기 및 그의 등화방법을 제공하는 데 있다.
본 발명의 다른 목적은 부분 심볼 간격의 동작을 위하여 다차원 구조의 순방향 및 역방향 필터를 구비한 변형된 결정궤환 등화기 및 그의 등화방법을 제공하는 데 있다.
도 1은 본 발명이 적용되는 TDMA 버스트(burst) 방식의 고속 통신 시스템의 구조를 나타낸 개략 블록도,
도 2는 종래의 심볼 간격의 결정궤환 등화기(SS-CDFE)의 구조를 나타낸 블록도,
도 3은 본 발명에서 고려하는 심볼 간격의 변형된 결정궤환 등화기(SS-MDFE)의 구조를 나타낸 블록도,
도 4는 본 발명에 따른 부분 심볼 간격을 갖는 변형된 결정궤환 등화기(FS-MDFE)의 개략 블록도,
도 5는 도 4의 채널 추정기의 채널 추정값 발생 알고리즘을 나타낸 흐름도,
도 6은 본 발명에 따른 부분 심볼 간격을 갖는 변형된 결정궤환 등화기(FS-MDFE)의 구조를 나타낸 회로도,
도 7은 본 발명에 따른 FS-MDFE의 실제 구현시 구조를 나타낸 것으로, 도4의 모델을 다차원(poly-phase) 구조로 확장한 것,
도 8은 본 발명에 적용되는 MMSE 알고리즘을 나타낸 흐름도,
도 9는 본 발명에 따른 PMMSE 알고리즘을 나타낸 흐름도,
도 10은 본 발명에 따른 FS-MDFE의 등화방법을 나타낸 흐름도이다.
* 도면의 주요부분에 대한 부호설명 *
7a-7n ; 필터링 유닛
410 ; 부분 심볼간격 역방향 필터 420 ; 부분 심볼간격 순방향 필터
430,602,702 ; 채널 추정기 440,601,701 ; PMMSE 초기화부
450,693,772 ; 슬라이서 460,635,645,735,745,755 ; 합산기
470,615,715 ; 가산기 620,680,715,760 ; 메모리(S/R)
625,725,765 ; 승산기 690 ; 역방향 출력 연산 블록
600,700 ; 순방향 필터 660,770 ; 역방향 필터
상기한 목적을 달성하기 위하여, 본 발명은 채널 추정기의 채널 충격 응답 추정치를 사용하여 역방향 필터의 계수를 초기화하는 제1단계와, 상기 채널 충격 응답 추정치를 사용하여 PMMSE 또는 MMSE 알고리즘에 의해 순방향 필터의 계수를 초기화하는 제2단계와, 포스트커서에 의한 심볼간 간섭(ISI)을 제거하기 위하여 역방향 필터에서 역방향 필터 계수와 역방향 필터의 제1시프트 레지스터에 저장되어 있는 결정된 데이터 심볼을 승산하는 역방향 필터링을 수행하여 포스트커서 성분을 계산하는 제3단계와, 순방향 필터의 제2시프트 레지스터에 수신된 입력신호를 저장하는 제4단계와, 상기 입력신호로부터 역방향 필터링에 따라 계산된 포스트커서 성분을 제거하기 위한 감산을 수행하여 얻어진 값을 순방향 필터의 제2시프트 레지스터에 순차적으로 저장하면서 상기 제2시프트 레지스터 각 단에 연결된 역방향 필터 계수와 역방향 필터의 제1시프트 레지스터에 저장되어 있는 결정된 데이터 심볼과의 곱을 빼주어 순차적으로 포스트커서 성분을 계산하여 빼 줌과 동시에 순차적으로를 구하는 제5단계와, 프리커서에 의한 ISI와 잡음 신호 성분을 최소화하도록 상기 제5단계에서 계산된값을 순방향 필터 계수와 승산하는 순방향 필터링을 수행하는 제6단계와, 상기 순방향 필터의 출력에 대한 합을 구하는 제7단계와, 상기 입력신호부터에 대하여 각각 상기 제1 내지 제7단계를 수행하는 각 차원의 순방향 필터의 출력에 대한 합을 모두 합산하여 다차원(polyphase) 순방향 필터의 합을 구하는 제8단계와, 상기 순방향 필터의 합이 수신될 때 다중 레벨의 QAM 신호 중 해당하는 가장 가까운 값으로 전송된 심볼을 결정하는 제9단계와, 상기 결정된 전송 심볼을 상기 역방향 필터의 제1시프트 레지스터로 순차적으로 저장함과 동시에 등화기의 출력으로 배출하는 제10단계로 구성되는 것을 특징으로 하는 부분 심볼 간격을 갖는 변형된 결정궤환 등화기의 등화방법을 제공한다.
상기 제2단계의 PMMSE 초기화 방법은 상기 채널 충격 응답 추정치를 사용하여 순방향 필터 계수 중 메인 탭 부근의 가장 유효한 값들만 초기화하고 나머지 순방향 필터 계수들은 0으로 초기화가 이루어진다.
본 발명의 다른 특징에 따르면, 본 발명은 역방향 필터 및 순방향 필터 계수를 초기화하는 데 이용되는 채널 충격 응답 추정치를 생성하는 채널 추정기와, 상기 채널 충격 응답 추정치를 사용하여 순방향 필터 계수를 초기화하기 위한 초기화수단과, 결정된 데이터 심볼이 저장되는 역방향 필터용 제1시프트 레지스터와, 입력신호부터에 대하여 각각 역방향 및 순방향 필터링을 수행하는 다수의 필터링 유닛과, 상기 다수의 필터링 유닛의 순방향 필터의 출력에 대한 합을 모두 합산하여 다차원(polyphase) 순방향 필터의 합을 구하기 위한 제1합산기와, 상기 제1합산기로부터 구해진 순방향 필터의 합이 인가될 때 다중 레벨의 QAM 신호 중 해당하는 가장 가까운 값으로 전송된 심볼을 결정함과 동시에 상기 결정된 전송 심볼을 상기 역방향 필터용 제1시프트 레지스터에 순차적으로 저장하면서 등화 결과로 얻고자 하는 결정된 심볼을 출력으로 배출하는 슬라이서로 구성되고, 상기 다수의 필터링 유닛 각각은 포스트커서에 의한 심볼간 간섭(ISI)을 제거하기 위하여 역방향 필터 계수와 제1시프트 레지스터에 저장되어 있는 결정된 데이터 심볼을 승산하는 역방향 필터링을 수행하여 포스트커서 성분을 계산하기 위한 역방향 필터와, 수신된 입력신호를 저장하기 위한 순방향 필터용 제2시프트 레지스터와, 상기 입력신호로부터 역방향 필터링에 따라 계산된 포스트커서 성분을 제거하기 위한 감산을 수행하여 얻어진 값을 제2시프트 레지스터에 순차적으로 저장하면서 상기 제2시프트 레지스터 각 단에 연결된 역방향 필터 계수와 제1시프트 레지스터에 저장되어 있는 결정된 데이터 심볼과의 곱을 빼주어 순차적으로 포스트커서 성분을 계산하여 빼 줌과 동시에 순차적으로를 구하기 위한 다수의 가산기와, 프리커서에 의한 ISI와 잡음 신호 성분을 최소화하도록 상기 계산된값을 순방향 필터 계수와 승산하는 순방향 필터링을 수행하는 다수의 승산기와, 상기 다수의 승산기로부터 순방향 필터의 출력에 대한 합을 구하기 위한 제2합산기로 구성되는 것을 특징으로 하는 부분 심볼 간격을 갖는 변형된 결정궤환 등화기를 제공한다.
상기한 바와 같이 본 발명에서는 변형된 결정궤환 등화기(MDFE)를 최소자승화 오류(MMSE) 기법을 사용하여 빠르게 초기화하며, 등화기의 일부분만 MMSE 방식으로 초기화하는 부분 MMSE(PMMSE) 기법을 채용하여 초기화에서의 실장 복잡도를 줄이는 것이 가능하게 되었고, 특히, 기존의 방식으로는 등화기 초기화가 어려운 비최소 위상 채널 조건에서도 제안된 PMMSE 초기화 기법을 사용하여 빠르게 등화기를 훈련시킬 수 있다.
(실시예)
이하에 상기한 본 발명을 바람직한 실시예가 도시된 첨부도면을 참고하여 더욱 상세하게 설명한다.
본 발명에서는 먼저 SS-MDFE를 부분 심볼 간격 구조의 FS-MDFE 구조로 확장한 후, 순방향 필터의 계수를 MMSE 관점에서 최적인 해를 이용하여 초기화하는 방법을 제안한다. 또한 실장 복잡도를 줄이기 위하여, 제안된 MMSE 초기화 방법을 사용하되 순방향 필터 계수의 일부분만을 초기화하는 PMMSE 방법을 제안하여 결과적으로 등화기를 빠르게 훈련시킬 수 있게 하였다.
첨부된 도 4는 본 발명에 따른 부분 심볼 간격의 변형된 결정궤환등화기(fractionally-spaced modified decision feedback equalizer: FS-MDFE)의 전체적인 구조와 초기화 구조를 나타낸 개략 블록도를 나타낸 것이다.
도 4를 참고하면, 본 발명의 FS-MDFE는 순방향 필터(420)와 역방향 필터(410) 모두 부분 심볼 간격으로 동작하게 된다. 이를 위해 먼저 MDFE를 부분 심볼 간격으로 동작시키기 위하여 부분 심볼 간격의 데이터 입력이 필요하다. 이 입력 데이터는 부분 심볼 간격의 역방향 필터(Fractionally-Spaced Feedback Filter: FS-FBF)(410)를 거친 후, 부분 심볼 간격의 순방향 필터(Fractionally-Spaced Feedforward Filter: FS-FFF)(420)를 거치게 된다.
역방향 필터와 순방향 필터의 관계는 도 3에 도시된 SS-MDFE의 구조와 기본적으로 같으나, 부분 심볼 간격의 동작을 위해서 SS-MDFE의 구조가 다차원 (poly-phase)으로 확장되었고, 역방향 필터(410)는 채널 추정기(channel estimator)(430)에 의해 채널 충격 응답 계수 추정치로 초기화되며, 순방향 필터(410)는 본 발명에서 제안된 PMMSE 방법에 의해서 초기화가 이루어진다.
도 4에서 미설명 부재번호 460은 순방향 필터(FS-FFF)(420)의 출력을 합산하는 합산기(summer), 450은 등화기의 출력(zn)으로부터 전송된 심볼을 결정하여 역방향 필터(410)로 보내는 역할을 하는 슬라이서(slicer)이다.
종래의 CDFE에서는 순방향 필터와 역방향 필터 전체를 초기화하여야 하나, FS-MDFE에서는 본 발명에서 제안된 기법을 사용하여 순방향 필터(420)의 일부분과 역방향 필터(410) 전체를 초기화함으로써 실장 복잡도를 줄이면서도 비최소 위상채널 조건과 같은 열악한 환경에서도 우수한 훈련 성능을 나타내는 것이 가능하게 되었다.
이하의 본 발명에서는 채널 추정기를 사용하여 채널의 충격 응답을 추정할 수 있다는 가정 하에 등화기를 빠르게 훈련시키는 기법을 제안한다. 본 발명에 사용될 수 있는 채널 추정기는 MDFE를 사용하는 시스템에 따라 여러 가지를 사용할 수 있는데, 예를들어, 훈련 시퀀스의 매트릭스(Matrix) 연산을 이용한 최소 제곱 알고리즘(Least-square algorithm), 훈련 시퀀스의 자기 상관 특성을 이용한 방법 등이 있다. 앞에서 예로 든 TDMA 시스템에서 사용 가능한 채널 추정 방법으로 훈련 시퀀스의 자기 상관 특성을 이용한 방법을 사용할 수 있다.
도 5는 도 4의 채널 추정기의 채널 추정값 발생 알고리즘을 나타낸 흐름도이다.
우선 추정하려는 채널의 길이(K)를 정하고(S501), 훈련 시퀀스가 채널을 통과해 수신된 신호(yn)를 메모리(rn)에 저장한다(S502,S503). 이 때 훈련 시퀀스의 길이는 N이라고 하고, N이 K보다 크다고 가정한다. 그리고 저장한 신호의 길이가 (N+K) 보다 크다면(S504), 수신 신호의 저장을 멈추고 아닐 경우 저장을 반복한다(S505). (N+K)만큼의 수신 신호를 저장했으면, 메모리에 저장한 rn값과 훈련 시퀀스 an과의 상관 값을 구해에 저장한다(S506,S507). 그리고, 저장한의 길이가 추정하려는 채널 길이(K)와 같아지면(S508), 채널 추정을 중단하고 K보다 작을 경우 상관 값을 구하는 과정을 반복한다.
상기와 같이 채널 추정을 한 후 제안된 초기화 기법을 적용하기 위하여 먼저 이를 위한 FS-MDFE의 구조를 유도하여 정의한 후, FS-MDFE의 초기화 기법에 관하여 살펴본다.
FS-MDFE의 기저대역(baseband) 등가 입력 신호는 하기 수학식 1과 같이 표현할 수 있다.
여기서는 다중 레벨의 복소 데이터 심볼, T는 심볼의 간격,는 시스템의 송수신 필터와 채널을 포함한 기저대역 등가 채널,는 복소 가우시안(Gaussian) 잡음 신호 성분을 나타낸다. 부분 심볼 간격으로 등화기를 설계하기 위하여 입력 신호를 L/T의 간격으로 과표본화하면 시간 t=nT에서의 등화기 입력 벡터은 하기 수학식 2와 같이 표시할 수 있다.
여기서,
이며, 채널의 충격 응답에서 최대 크기를 갖는 값을 h0,0로 정의하고, 충격 응답은 [-K1T, K2T]의 길이를 가진다. 채널의 충격 응답 중 [-K1T,0) 구간을 프리커서(precursor), (0,K2T] 구간을 포스트커서(postcursor)라고 부른다.
등화기의 입력 신호는 상기 수학식 2로부터 하기 수학식 3과 같이 표현할 수 있다. 수학식 3은 수학식 2의 콘벌루션(convolution) 연산을 매트릭스(matrix) 연산의 형태로 바꾸어 표현한 것이며, 시프트 레지스터(S/R) 등으로 구성될 수 있는 순방향 필터 메모리(620)에 들어가는 F개의 입력부터(610)까지를 나타낸다. 여기서 F는 심볼 간격의 순방향 필터 계수의 수를 나타낸다.
도 6의 FS-MDFE에서는 먼저 역방향 필터(660)를 통하여 포스트커서에 의한심볼간 간섭(intersymbol interference: ISI)을 제거하고, 순방향 필터(600)에서 프리커서에 의한 ISI와 잡음 신호 성분을 최소화하는데, 먼저 하기 수학식 4와 같이 역방향 필터링을 수행하게 된다. 우선 역방향 필터(660)의 계수와 순방향 필터(600)의 계수는 채널 추정기(602)의 채널 추정값과 MMSE 또는 PMMSE 초기화부(601)의 MMSE 또는 PMMSE 알고리즘에 의해 초기화되어 있다고 가정한다.
여기서(630)은 순방향 필터(600)의 메모리(620)에 저장되어 있는 입력(610)에서 각각 역방향 필터(660)의 출력(650)을 빼고 난 값이며,는 채널 충격 응답과 순방향 필터(600)에 의한 결정 지연 시간,(670)는 송신된 데이터 심볼,(694)는 역방향 필터 계수로 쓰이는 채널의 충격 응답 계수 추정치를 나타내며, 채널 추정이 정확할 경우가 된다. 그리고 zn(691)은 슬라이서(693)의 입력,(694)는 슬라이서(693)의 출력을 나타낸다.
한편, 역방향 필터 계수를 나타내는및 각 순방향 필터에 관계된 역방향 필터링을 나타내는(695)은 각각 다음 수학식 5 및 수학식 6과 같이 정의된다.
여기서,(695)은 각 순방향 필터(600)의 메모리(620)에 저장된 입력에서 제거해 주어야 하는 포스트커서(postcursor) 성분을 계산한 결과로 위와 같이 정의되며, 역방향 필터(660)의 메모리(680)에 저장되어 있는 수신 단에서 결정된 사용자 심볼(670)과 채널 충격 응답 추정치(694)를 이용하여 상기 수학식 6과 같이 계산된다.(695)은 도 6과 수학식 4로부터 알 수 있는 바와 같이(630)을 구하기 위하여 각 순방향 필터(600)의 입력 신호(610)에서 뺄 때 사용된다.
(695)은 하기 수학식 7의 형태로 순차적인(recursive) 계산이 가능하므로, 순방향 필터 메모리(620)에 저장되어 있는 각 입력에 대한(650)을 모두 위의 식처럼 계산할 필요 없이만을 계산한 뒤 순차적으로 나머지 값들을 계산할 수 있다.
결과적으로 FS-MDFE는 도 7의 형태로 구현하는 것이 가능하게 된다. 순방향 필터(700)의 입력(790)은 역방향 필터(770)에서 계산된(730)과 빼져서이 된다. 이 값이 순방향 필터(700)의 메모리(780)에 차례로 저장되면서 각 메모리에 연결된 역방향 필터 계수(740)와 역방향 필터 메모리(760)에 저장되어 있는 결정된 데이터 심볼(750)과의 곱을 빼 주어 순차적으로에서을 뺀을 계산할 수 있다.
그 이하의 처리과정은 도 6과 동일하다. 즉, 계산된(710) 값이 순방향 필터(700)의 계수(720)와 곱해져서, 그 결과 각 차원의 순방향 필터(700)의 출력에 대한 합이 합산기(735)로부터 얻어지며, 그후 모든 다차원(polyphase) 순방향 필터의 합이 합산기(745)로부터 구해져서 슬라이서(772)의 입력(771)이 된다. 그리고 슬라이서의 출력(773)은 역방향 필터(770)의 입력으로 메모리(760)에 차례로 저장된다. 여기서도 순방향 필터(700)의 계수(720)는 다음에 살펴볼 MMSE 또는PMMSE 초기화부(701)의 초기화 알고리즘에 의해 초기화되어 있다고 가정한다. 이 과정을 수학적으로 살펴보면 다음과 같다.
만약 채널 추정이 정확하고 검출된 데이터 심볼(750)에 오류가 없다면, 역방향 필터(770)의 출력은 상기 수학식 4의 에 수학식 3을 대입함으로써 하기 수학식 8과 같게 된다.
즉,
여기서는 다음과 같이 수학식 9로 정의된다.
최종적인 FS-MDFE의 출력은 순방향 필터(700)의 메모리(780)에 저장되어 있는 입력에서 역방향 필터(770)의 출력을 뺀 값, 즉(710)에 대하여 순방향 필터링을 하여 하기 수학식 10과 같게 된다.
여기서(750)는 L×F 탭의 순방향 필터(700)의 계수로 하기 수학식 11과 같이 정의되며, 수학식 11의 원소 벡터, -(F-1)≤q≤0는와 같이 주어진다.
따라서, 부분 심볼 간격 구조를 갖는 변형된 결정궤환 등화기(FS-MDFE)는 도 7과 같이 나타내어지며, 여기서 Tg는 결정 지연 시간에 관련된 요소로 하기 수학식 12로 정의된다.
FS-MDFE의 역방향 필터 계수는 도 7에서 처럼 의 값으로 초기화된다. 순방향 필터(700)의 계수는 수학식 13과 같이 MMSE 방법으로 초기화할 수 있다. MMSE 방법으로 초기화 과정이 도 8의 흐름도에 나타나 있다.
여기서는 잡음 성분의 자기 상관 행렬로서 하기 수학식 14와 같이 정의되며, 만약이 백색 잡음이라고 가정하면, 필터의 계수는＝Sv I(여기서I는 항등행렬임)이므로, 하기 수학식 15와 같이 나타내어진다.
여기서, S/N 비()는= Sa/Sv이고, Sa와 Sv는 각각으로 표시되는 신호와 잡음의 전력이다. 실제 수학식 15에서가 정확히 Sa/Sv의 값이 아니더라도 성능에는 큰 영향을 미치지 않으므로 Sa/Sv의 근사값을 사용할 수 있다.
이 과정은 도 8의 흐름도에 나타나 있다. 채널 추정기를 통해 채널 추정치를 얻어(S801),와행렬을 구한다(S802,S803). 이 값들을 가지고 역행렬 계산을 이용해 단계(S804)에서 정의된값을 구하고 최종적으로의 값을 구해낸다(S805).
수학식 13과 수학식 15의 MMSE 초기화 방법에서 역행렬 계산으로 인한 높은 실장 복잡도를 줄이기 위하여 PMMSE 초기화 방법은 순방향 필터 계수 중 메인 탭 부근의 가장 유효한 값들만 초기화하고 나머지 계수들은 0으로 초기화함으로써 성능의 큰 저하 없이 실장 복잡도를 감소시킬 수 있다. 즉,의 차원 (dimension)을 줄임으로써 수학식 13 및 수학식 15의 연산량을 줄이는 것이다. PMMSE 초기화 기법 사용시 필터의 계수는 하기 수학식 16과 같다.
여기서는의 부분 행렬로 순방향 필터의 메인 탭에 해당하는의번째 행을 기준으로 임의의 r 개의 행만을 취한 것이다. r 값은 채널의 충격 응답 모양에 따라서 결정되는데 채널의 지연분포(delay spread)에 따른 신호 성분과 주요 ISI 성분을 포함할 수 있는 길이 이상으로 결정해야 하며 일반적으로의 행 수인 F×L 보다는 작은 값을 갖는다.
예를 들어, 채널의 지연 분포가 2심볼 이내이면, r은 2×L이 된다.는 메인 탭의 위치와 r값에 따라서 하기 수학식 17의 형태로 표현되는데, 여기서는의 x행부터 y행까지의의 부분 행렬을 의미한다.
마찬가지로 수학식 16의는 FS-MDFE의 순방향 필터 계수에서의 행에 대응하는 원소만을 취한 것으로 수학식 18과 같이 나타내어지는데, 여기서는의 x번째 원소부터 y번째 원소까지의 부분 벡터를 의미한다.
수학식 18에서 만약 잡음이 백색 잡음이라고 가정하면, PMMSE 초기화 기법에 의한 필터 계수는 수학식 19와 같다.
이 과정은 도 9의 흐름도에 나타나 있다. 채널 추정기를 통해 채널 추정치를 얻고,의 차원을 결정하는 r값을 정한다(S901). 그리고값을 이용해를 구하고(S902), r값의 범위에 따라(S904),로부터를 구한다(S904). 그리고 단계(S905)와 (S906)의 연산을 통해를 구해낸다.
상기 수학식 13, 수학식 15의 MMSE초기화 기법은 (FL × FL) 크기의 역행렬 계산이 필요한 것에 비하여 수학식 16, 수학식 19의 PMMSE 초기화 기법은 (r × r) 크기의 역행렬만을 계산함으로써 MMSE 초기화 방법에 비해 실장 복잡도를 줄일 수 있다.
이하에 도 7에 도시된 본 발명의 FS-MDFE 구조를 다시 한번 설명하면 다음과 같다.
FS-MDFE는 역방향 필터 및 순방향 필터 계수를 초기화하는 데 이용되는 채널 충격 응답 추정치를 생성하는 채널 추정기(702)와, 상기 채널 충격 응답 추정치를 사용하여 순방향 필터 계수를 초기화하기 위한 MMSE 또는 PMMSE 초기화부(701)와, 결정된 데이터 심볼이 저장되는 역방향 필터용 제1시프트 레지스터(760)와, 입력신호부터에 대하여 각각 역방향 및 순방향 필터링을 수행하는 다차원(polyphase), 즉 다수의 필터링 유닛(7a-7n)과, 상기 다수의 필터링 유닛(7a-7n)의 순방향 필터(700)의 출력에 대한 합을 모두 합산하여 다차원(polyphase) 순방향 필터의 합을 구하기 위한 제1합산기(745)와, 상기 제1합산기(745)로부터 구해진 순방향 필터의 합이 인가될 때 다중 레벨의 QAM 신호 중 해당하는 가장 가까운 값으로 전송된 심볼을 결정하여, 상기 결정된 전송 심볼을 상기 역방향 필터용 제1시프트 레지스터(760)에 순차적으로 저장함과 동시에 결정된 심볼을 출력으로 배출하는 슬라이서(772)로 구성되어 있다.
상기 다수의 필터링 유닛(7a-7n) 각각은 포스트커서에 의한 심볼간 간섭(ISI)을 제거하기 위하여 역방향 필터 계수와 제1시프트 레지스터(760)에 저장되어 있는 결정된 데이터 심볼을 승산하는 역방향 필터링을 수행하여 포스트커서 성분을 계산하기 위한 다수의 승산기(765)로 이루어지는 역방향 필터(770)와, 수신된 입력신호를 저장하기 위한 순방향 필터용 제2시프트 레지스터(780)와, 상기 입력신호로부터 역방향 필터링에 따라 계산된 포스트커서 성분을 제거하기 위한 감산을 수행하여 얻어진 값을 제2시프트 레지스터(780)에 순차적으로 저장하면서 상기 제2시프트 레지스터 각 단에 연결된 역방향 필터 계수와 제1시프트 레지스터(760)에 저장되어 있는 결정된 데이터 심볼과의 곱을 빼주어 순차적으로 포스트커서 성분을 계산하여 빼 줌과 동시에 순차적으로를 구하기 위한 다수의 다수의 가산기(715)와, 프리커서에 의한 ISI와 잡음 신호 성분을 최소화하도록 상기 계산된값을 순방향 필터 계수와 승산하는 순방향 필터링을 수행하는 다수의 승산기(725)와, 상기 다수의 승산기(725)로부터 순방향 필터(700)의 출력에 대한 합을 구하기 위한 제2합산기(735)를 구비하고 있다.
본 발명의 FS-MDFE에 있어서, 순방향 필터(700)의 계수(탭)는 F개, 순방향 필터 메모리(780)도 F개, 역방향 필터(770)의 계수는 B개, 역방향 필터 메모리(760)는 (B-F+1)개가 요구된다.
상기한 구조를 갖는 본 발명의 FS-MDFE에 대한 동작을 도 10을 참고하여 이하에 상세하게 설명한다.
본 발명에서는 먼저 채널 추정기(702)에서 상기 도 5에 도시된 절차에 따라 발생하는 채널 충격 응답 추정치를 사용하여 역방향 필터의 계수를 초기화하고, 상기 채널 충격 응답 추정치를 사용하여 MMSE/PMMSE 초기화부(701)의 도 9에 도시된 PMMSE 알고리즘에 의해 순방향 필터의 계수를 초기화한다(S1-S4).
등화 처리가 부분 심볼 간격으로 처리하는 본 발명에서는 채널 추정 전부터 입력 신호 자체가 부분 심볼 간격으로 들어와야 한다. 이를 이용해 채널 추정기(702)와 MMSE/PMMSE 초기화부(701)에서는 부분 심볼 간격의 순방향 필터 계수와 역방향 필터 계수를 구한다.
그후, MDFE 동작(S5)에서는 부분 심볼 간격의 부분 개수에 따라 다차원(polyphase)으로 동작하게 된다. 예를들어, 만약 2부분 심볼 간격일 경우 다수의 필터링 유닛(7a-7n)은 2개의 차원(phase)으로 동작이 이루어지게 된다.
초기화 후, MDFE가 동작될 때 포스트커서에 의한 심볼간 간섭(ISI)을 제거하기 위하여 역방향 필터에서 역방향 필터 계수와 역방향 필터(770)의 제1시프트 레지스터(760)에 저장되어 있는 결정된 데이터 심볼을 승산하는 역방향 필터링을 수행하여 포스트커서 성분을 계산한다(S5,S6).
포스트커서 성분은 역방향 필터 메모리의 (B-F+1)개의 결정된 심볼내지과 (B-F+1)개의 역방향 필터 계수(에서까지)의 곱을 합하여 얻어진다.
이어서, 순방향 필터(700)의 제2시프트 레지스터(780)에 수신된 입력신호를 저장한 후(S7), 상기 입력신호로부터 역방향 필터링에 따라 계산된 포스트커서 성분을 제거하기 위한 감산을 수행하여 얻어진 값을 순방향 필터의 제2시프트 레지스터(780)에 순차적으로 저장하면서 상기 제2시프트 레지스터(780) 각 단에 연결된 역방향 필터 계수와 역방향 필터(770)의 제1시프트 레지스터(760)에 저장되어 있는 결정된 데이터 심볼과의 곱을 가산기(715)에서 빼주어 순차적으로 포스트커서 성분을 계산하여 빼 줌과 동시에 순차적으로를 구한다(S8).
이어서, 승산기(725)에서 프리커서에 의한 ISI와 잡음 신호 성분을 최소화하도록 상기에서 계산된값을 순방향 필터 계수와 승산하는 순방향 필터링을 수행하고(S9), 상기 순방향 필터의 출력에 대한 합을 합산기(735)로부터 구한다(S10).
그후, 상기 입력신호부터에 대하여 각각 상기 단계를 수행하는 각 차원의 순방향 필터의 출력에 대한 합을 각각의 필터링 유닛(7a-7n)의 합산기로부터 모두 합산하여 다차원(polyphase) 순방향 필터의 합을 합산기(745)로부터 구한다(S11). 이어서 합산기(745)로부터 구해진 순방향 필터의 합을 슬라이서(772)에 인가한다(S12).
상기 슬라이서(772)는 등화기의 합산기 출력 zn(771)으로부터 전송된 심볼을결정하는 역할을 한다. 즉, 등화기를 이용해 채널에 의해 생기는 ISI를 제거해 줄 수 있으나, 완전히 다 제거가 되지 않고 잡음 성분이 남아 있기 때문에 등화기의 합산기 출력 zn(771)으로부터 전송된 심볼을 결정해 주는 과정이 필요하다.
예를 들어, (1+j, -1+j, -1-j, +1-j)의 4 QAM 신호를 사용한다고 하면, 등화기의 출력은 남아있는 ISI와 잡음에 의해 예를들어, 1.1+0.9j 가 될 수 있다. 이 값을 보고 슬라이서(772)는 전송된 심볼이 될 수 있는 4가지 값 중에서 가까운 값을 내보낸다. 즉, 이 경우는 1+j 값을 내보내게 되며, 만약 등화기의 합산기 출력 zn(771)이 0.7+0.5j 라면 1+j를 내보내게 된다.
상기와 같이 슬라이서(772)는 전송된 심볼을 최종적으로 결정함과 동시에 결정된 심볼을 상기 역방향 필터(770)의 제1시프트 레지스터(760)로 순차적으로 저장함(S13)과 동시에 등화기의 출력으로 배출한다(S14).
상기한 바와 같이 본 발명에서는 변형된 결정궤환 등화기(MDFE)를 최소자승화 오류(MMSE) 기법을 사용하여 빠르게 초기화하며, 등화기의 일부분만 MMSE 방식으로 초기화하는 부분 MMSE(PMMSE) 기법을 채용하여 초기화에서의 실장 복잡도를 줄이는 것이 가능하게 되었고, 특히, 기존의 방식으로는 등화기 초기화가 어려운 비최소 위상 채널 조건에서도 제안된 PMMSE 초기화 기법을 사용하여 빠르게 등화기를 훈련시킬 수 있다.
이상에서는 본 발명을 특정의 바람직한 실시예를 예를들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변경과 수정이 가능할 것이다.

Claims (10)

  1. 채널 추정기의 채널 충격 응답 추정치를 사용하여 역방향 필터의 계수를 초기화하는 제1단계와,
    상기 채널 충격 응답 추정치를 사용하여 PMMSE 또는 MMSE 알고리즘에 의해 순방향 필터의 계수를 초기화하는 제2단계와,
    포스트커서에 의한 심볼간 간섭(ISI)을 제거하기 위하여 역방향 필터에서 역방향 필터 계수와 역방향 필터의 제1시프트 레지스터에 저장되어 있는 결정된 데이터 심볼을 승산하는 역방향 필터링을 수행하여 포스트커서 성분을 계산하는 제3단계와,
    순방향 필터의 제2시프트 레지스터에 수신된 입력신호를 저장하는 제4단계와,
    상기 입력신호로부터 역방향 필터링에 따라 계산된 포스트커서 성분을 제거하기 위한 감산을 수행하여 얻어진 값을 순방향 필터의 제2시프트 레지스터에 순차적으로 저장하면서 상기 제2시프트 레지스터 각 단에 연결된 역방향 필터 계수와 역방향 필터의 제1시프트 레지스터에 저장되어 있는 결정된 데이터 심볼과의 곱을 빼주어 순차적으로 포스트커서 성분을 계산하여 빼 줌과 동시에 순차적으로를 구하는 제5단계와,
    프리커서에 의한 ISI와 잡음 신호 성분을 최소화하도록 상기 제5단계에서 계산된값을 순방향 필터 계수와 승산하는 순방향 필터링을 수행하는 제6단계와,
    상기 순방향 필터의 출력에 대한 합을 구하는 제7단계와,
    상기 입력신호부터에 대하여 각각 상기 제1 내지 제7단계를 수행하는 각 차원의 순방향 필터의 출력에 대한 합을 모두 합산하여 다차원(polyphase) 순방향 필터의 합을 구하는 제8단계와,
    상기 순방향 필터의 합이 수신될 때 다중 레벨의 QAM 신호 중 해당하는 가장 가까운 값으로 전송된 심볼을 결정하는 제9단계와,
    상기 결정된 전송 심볼을 상기 역방향 필터의 제1시프트 레지스터로 순차적으로 저장함과 동시에 등화기의 출력으로 배출하는 제10단계로 구성되는 것을 특징으로 하는 부분 심볼 간격을 갖는 변형된 결정궤환 등화기의 등화방법.
  2. 제1항에 있어서, 상기 제2단계의 PMMSE 초기화 방법은 상기 채널 충격 응답 추정치를 사용하여 순방향 필터 계수 중 메인 탭 부근의 가장 유효한 값들만 초기화하고 나머지 순방향 필터 계수들은 0으로 초기화하는 것을 특징으로 하는 부분 심볼 간격을 갖는 변형된 결정궤환 등화기의 등화방법.
  3. 제2항에 있어서, 상기 추정된 채널의 충격 응답으로부터 등화기의 순방향 필터 계수() 일부를 하기 수학식 1과 같이 초기화를 수행하는 것을 특징으로하는 부분 심볼 간격을 갖는 변형된 결정궤환 등화기의 등화방법.
    [수학식 1]
    상기 수학식 1에서는의 부분 행렬로 순방향 필터의 메인 탭에 해당하는의번째 행을 기준으로 임의의 r 개의 행만을 취한 것이고, r 값은 채널의 충격 응답 모양에 따라서 결정되며 채널의 지연분포(delay spread)에 따른 신호 성분과 주요 ISI 성분을 포함할 수 있는 길이 이상으로 결정되고,는 메인 탭의 위치와 r 값에 따라서 하기 수학식 2의 형태로 표현되는데, 여기서는의 x행부터 y행까지의의 부분 행렬을 의미한다.
    [수학식 2]
  4. 제3항에 있어서, 상기 수학식 1의는 순방향 필터 계수에서의 행에 대응하는 원소만을 취한 것으로 하기 수학식 3과 같이 나타내어지며, 여기서는의 x번째 원소부터 y번째 원소까지의 부분 벡터를 의미하고,
    상기 수학식 1에서 만약 잡음이 백색 잡음인 경우, 상기 PMMSE 초기화 방법에 의한 필터 계수()는 하기 수학식 4와 같이 얻어지는 것을 특징으로 하는 부분 심볼 간격을 갖는 변형된 결정궤환 등화기의 등화방법.
    [수학식 3]
    [수학식 4]
    여기서,= Sa/Sv이고, Sa와 Sv는 각각으로 표시되는 신호와 잡음의 전력이다.
  5. 제1항에 있어서, 상기 제2단계의 MMSE 초기화 방법은 상기 채널 충격 응답 추정치를 사용하여 순방향 필터의 계수()를 하기 수학식 5와 같이 초기화하는 것을 특징으로 하는 부분 심볼 간격을 갖는 변형된 결정궤환 등화기의 등화방법.
    [수학식 5]
    여기서,는 하기 수학식 6과 같이 정의되고,는 잡음 성분의 자기 상관 행렬로서 하기 수학식 7과 같이 정의되며, Sa는 신호의 전력을 나타낸다.
    [수학식 6]
    [수학식 7]
  6. 제5항에 있어서, 만약 상기이 백색 잡음인 경우, 순방향 필터의 계수()는＝Sv I(여기서I는 항등행렬임)이므로 하기 수학식 8과 같이 나타내어지는 것을 특징으로 하는 부분 심볼 간격을 갖는 변형된 결정궤환 등화기의 등화방법.
    [수학식 8]
    여기서,= Sa/Sv이고, Sa와 Sv는 각각으로 표시되는 신호와 잡음의 전력이다.
  7. 역방향 필터 및 순방향 필터 계수를 초기화하는 데 이용되는 채널 충격 응답 추정치를 생성하는 채널 추정기와,
    상기 채널 충격 응답 추정치를 사용하여 순방향 필터 계수를 초기화하기 위한 초기화수단과,
    결정된 데이터 심볼이 저장되는 역방향 필터용 제1시프트 레지스터와,
    입력신호부터에 대하여 각각 역방향 및 순방향 필터링을 수행하는 다수의 필터링 유닛과,
    상기 다수의 필터링 유닛의 순방향 필터의 출력에 대한 합을 모두 합산하여 다차원(polyphase) 순방향 필터의 합을 구하기 위한 제1합산기와,
    상기 제1합산기로부터 구해진 순방향 필터의 합이 인가될 때 다중 레벨의 QAM 신호 중 해당하는 가장 가까운 값으로 전송된 심볼을 결정함과 동시에 상기 결정된 전송 심볼을 상기 역방향 필터용 제1시프트 레지스터에 순차적으로 저장하면서 등화 결과로 얻고자 하는 결정된 심볼을 출력으로 배출하는 슬라이서로 구성되고,
    상기 다수의 필터링 유닛 각각은 포스트커서에 의한 심볼간 간섭(ISI)을 제거하기 위하여 역방향 필터 계수와 제1시프트 레지스터에 저장되어 있는 결정된 데이터 심볼을 승산하는 역방향 필터링을 수행하여 포스트커서 성분을 계산하기 위한 역방향 필터와,
    수신된 입력신호를 저장하기 위한 순방향 필터용 제2시프트 레지스터와,
    상기 입력신호로부터 역방향 필터링에 따라 계산된 포스트커서 성분을 제거하기 위한 감산을 수행하여 얻어진 값을 제2시프트 레지스터에 순차적으로 저장하면서 상기 제2시프트 레지스터 각 단에 연결된 역방향 필터 계수와 제1시프트 레지스터에 저장되어 있는 결정된 데이터 심볼과의 곱을 빼주어 순차적으로 포스트커서 성분을 계산하여 빼 줌과 동시에 순차적으로를 구하기 위한 다수의 가산기와,
    프리커서에 의한 ISI와 잡음 신호 성분을 최소화하도록 상기 계산된값을 순방향 필터 계수와 승산하는 순방향 필터링을 수행하는 다수의 승산기와,
    상기 다수의 승산기로부터 순방향 필터의 출력에 대한 합을 구하기 위한 제2합산기로 구성되는 것을 특징으로 하는 부분 심볼 간격을 갖는 변형된 결정궤환 등화기.
  8. 제7항에 있어서, 상기 초기화수단은 상기 채널 충격 응답 추정치를 사용하여 순방향 필터 계수 중 메인 탭 부근의 가장 유효한 값들만 초기화하고 나머지 순방향 필터 계수들은 0으로 초기화하는 PMMSE 알고리즘에 의해 수행되는 것을 특징으로 하는 부분 심볼 간격을 갖는 변형된 결정궤환 등화기.
  9. 제8항에 있어서, 상기 추정된 채널의 충격 응답으로부터 등화기의 순방향 필터 계수() 일부를 하기 수학식 9과 같이 초기화를 수행하는 것을 특징으로 하는 부분 심볼 간격을 갖는 변형된 결정궤환 등화기.
    [수학식 9]
    상기 수학식 9에서는의 부분 행렬로 순방향 필터의 메인 탭에 해당하는의번째 행을 기준으로 임의의 r 개의 행만을 취한 것이고, r 값은 채널의 충격 응답 모양에 따라서 결정되며 채널의 지연분포(delay spread)에 따른 신호 성분과 주요 ISI 성분을 포함할 수 있는 길이 이상으로 결정되고,는 메인 탭의 위치와 r 값에 따라서 하기 수학식 10의 형태로 표현되는데, 여기서는의 x행부터 y행까지의의 부분 행렬을 의미한다.
    [수학식 10]
  10. 제7항에 있어서, 상기 추정된 채널의 충격 응답으로부터 등화기의 순방향 필터 계수()를 하기 수학식 11과 같이 MMSE 초기화 알고리즘에 의해 초기화를 수행하는 것을 특징으로 하는 부분 심볼 간격을 갖는 변형된 결정궤환 등화기.
    [수학식 11]
    여기서,는 하기 수학식 12와 같이 정의되고,는 잡음 성분의 자기 상관 행렬로서 하기 수학식 13과 같이 정의되며, Sa는 신호의 전력을 나타낸다.
    [수학식 12]
    [수학식 13]
KR1020030029557A 2003-05-10 2003-05-10 부분 심볼 간격을 갖는 변형된 결정궤환 등화기 및 그의등화방법 KR100557829B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030029557A KR100557829B1 (ko) 2003-05-10 2003-05-10 부분 심볼 간격을 갖는 변형된 결정궤환 등화기 및 그의등화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030029557A KR100557829B1 (ko) 2003-05-10 2003-05-10 부분 심볼 간격을 갖는 변형된 결정궤환 등화기 및 그의등화방법

Publications (2)

Publication Number Publication Date
KR20040096670A true KR20040096670A (ko) 2004-11-17
KR100557829B1 KR100557829B1 (ko) 2006-04-05

Family

ID=37375195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030029557A KR100557829B1 (ko) 2003-05-10 2003-05-10 부분 심볼 간격을 갖는 변형된 결정궤환 등화기 및 그의등화방법

Country Status (1)

Country Link
KR (1) KR100557829B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809017B1 (ko) * 2006-11-02 2008-03-07 한국전자통신연구원 부반송파간 간섭 제거 방법 및 이를 이용한 수신 장치
KR100907768B1 (ko) * 2003-12-11 2009-07-15 엘지노텔 주식회사 채널등화기에서 인버스 에스브이디 알고리즘의 구현 장치
KR20170117133A (ko) * 2015-02-09 2017-10-20 자일링크스 인코포레이티드 Serdes 애플리케이션들을 위해 심볼간 간섭을 필터링하기 위한 회로들 및 방법들

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907768B1 (ko) * 2003-12-11 2009-07-15 엘지노텔 주식회사 채널등화기에서 인버스 에스브이디 알고리즘의 구현 장치
KR100809017B1 (ko) * 2006-11-02 2008-03-07 한국전자통신연구원 부반송파간 간섭 제거 방법 및 이를 이용한 수신 장치
KR20170117133A (ko) * 2015-02-09 2017-10-20 자일링크스 인코포레이티드 Serdes 애플리케이션들을 위해 심볼간 간섭을 필터링하기 위한 회로들 및 방법들

Also Published As

Publication number Publication date
KR100557829B1 (ko) 2006-04-05

Similar Documents

Publication Publication Date Title
US6151358A (en) Method and apparatus, and computer program for producing filter coefficients for equalizers
EP1430672B1 (en) Fast computation of decision feedback equalizer coefficients
KR100447201B1 (ko) 채널 등화 장치 및 이를 이용한 디지털 ｔｖ 수신기
EP1430675B1 (en) Fast computation of mimo decision feedback equalizer coefficients
US10659260B2 (en) Decision feedback equalization processing device and method
JP2008532354A (ja) 向上されたブロック等化を提供する無線通信装置及び関連する方法
KR100577260B1 (ko) 채널 등화 장치 및 방법
JP2008530906A (ja) 過去、現在及び／又は将来の自己相関マトリクスの予測値に基づいてブロック等化を実行する無線通信装置及び関連する方法
WO2012161031A1 (ja) 受信装置、及び、受信方法
WO2005062562A1 (en) Conjugate gradient based channel estimator
AU2005203278A1 (en) Method for calculating filter coefficients for an equaliser in a communication receiver
US20030118094A1 (en) Mixed time and frequency domains equalization algorithm for ADSL systems
KR100557829B1 (ko) 부분 심볼 간격을 갖는 변형된 결정궤환 등화기 및 그의등화방법
EP1380144B1 (en) Method and system for minimum mean square error equalization (mmse) iteratively circulating short training sequences until mse falls below a target threshold
US20020027953A1 (en) Low-complexity blind equalizer
Raphaeli A reduced complexity equalizer for OQPSK
KR100202944B1 (ko) 에러 궤환을 이용한 결정 궤환 등화기
JP2569903B2 (ja) 干渉波除去装置
JP2003283385A (ja) 等化装置
JP3180240B2 (ja) 適応等化器
KR100525431B1 (ko) 채널 등화 장치
KR100480881B1 (ko) 에러궤환을 이용한 블라인드 적응결정 궤환 등화기
Denno et al. Orthogonal-transformed variable-gain least mean squares (OVLMS) algorithm for fractional tap-spaced adaptive MLSE equalizers
WO2000024170A1 (en) Method and apparatus of providing adaptive equalization using sign permutation filtering
AU2005244521A1 (en) Computing filter coefficients for an equaliser in a communication receiver

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130327

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140212

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee