KR20040096411A - 펄스폭 조정회로 - Google Patents

펄스폭 조정회로 Download PDF

Info

Publication number
KR20040096411A
KR20040096411A KR1020030029545A KR20030029545A KR20040096411A KR 20040096411 A KR20040096411 A KR 20040096411A KR 1020030029545 A KR1020030029545 A KR 1020030029545A KR 20030029545 A KR20030029545 A KR 20030029545A KR 20040096411 A KR20040096411 A KR 20040096411A
Authority
KR
South Korea
Prior art keywords
pin
voltage
input
timer
pulse width
Prior art date
Application number
KR1020030029545A
Other languages
English (en)
Other versions
KR100463293B1 (ko
Inventor
안영수
Original Assignee
주식회사 애화신
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 애화신 filed Critical 주식회사 애화신
Priority to KR10-2003-0029545A priority Critical patent/KR100463293B1/ko
Publication of KR20040096411A publication Critical patent/KR20040096411A/ko
Application granted granted Critical
Publication of KR100463293B1 publication Critical patent/KR100463293B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches

Landscapes

  • Pulse Circuits (AREA)

Abstract

본 발명은 펄스폭 조정회로에 관한 것으로, 임의의 제 1전압보다 낮은 전압이 입력되면 동작하는 트리거(trigger) 입력핀과 제 1전압보다 높은 임의의 제 2전압에서 동작하는 임계치(threshold) 입력핀, 트리거 입력핀에 제 1 전압보다 낮은 전압이 입력되면 하이 신호를 출력하며 임계치 입력핀에 제 2 전압보다 높은 전압이 입력되면 로우 신호를 출력하는 출력핀 및 제 1 전압 또는 제 2전압을 트리거 입력핀과 임계치 입력핀에 입력하는 입력단의 전압을 방전시키기 위한 방전 핀을 구비하는 제 1 및 제 2 타이머를 이용하는 펄스폭 조정회로로서, 제 1 타이머의 임계치 입력핀과 트리거 입력핀을 제 1 단자에 접속하고 제 1 단자를 통해 입력되는 신호의 변화에 의해 출력핀에서 연속발진신호가 출력되도록 하는 발진회로부; 발진회로부의 출력신호를 이용하여 제어신호를 생성하는 제어신호부; 및 제어신호부에서 출력되는 제어신호가 제 2 타이머의 트리거 입력핀에 입력되고, 제 2 타이머의 임계치 입력핀 및 방전 핀을 제 2 단자에 접속하며, 제 2 타이머의 출력핀을 통해 일정한 주파수와 폭을 갖는 펄스파를 형성하는 펄스폭변환부를 구비하는 것을 특징으로 하는 펄스폭 조정회로를 제공하는 것이다.

Description

펄스폭 조정회로{PULSE WIDTH CONTROL CIRCUIT}
본 발명은 펄스폭 조정회로에 관한 것으로, 더욱 상세히 설명하면, 두개의 555타이머를 이용하여 파워스위치발진회로와 펄스폭 변조회로를 각각 555타이머를 이용하여 구성하고, 발진회로의 출력단과 펄스폭 변조회로의 트리거 신호 입력단을 캐패시터를 통해 연결하여 발진회로에서 출력되는 펄스파의 주기와 폭이 펄스폭 변조회로에서 조정되어 나온 출력신호를 이용하여 스위칭 신호로 사용하도록 하는 펄스폭 조정회로에 관한 것이다.
교류를 입력받아 일정한 크기의 직류를 공급하는 파워서플라이는 파워 스위치가 스위칭동작을 통해 직류로 전환된 전류의 양을 조절하여 공급하도록 한다. 전류량은 스위칭 동작을 통해 일정한 주파수와 폭을 갖는 펄스파를 이용하여 조절할 수 있도록 한다.
이러한 파워 스위치의 스위칭 동작을 제어하기 위해 일정한 주파수와 크기를 갖는 펄스를 출력하는 IC칩을 파워 스위치에 연결하여 파워스위치의 스위칭 동작을 제어하는 것이 일반적이다.
IC칩은 일정한 주파수를 갖는 펄스를 출력하여 펄스파가 High신호와 Low신호를 교대로 갖도록 하여 IC칩의 출력신호에 따라 파워스위치가 교대로 온상태와 오프상태가 되게 되고, 온상태와 오프상태에 따라 전류가 흐르거나 차단되어 전류량이 조절되도록 한다.
하지만, 이러한 IC칩은 고정된 주파수와 크기를 갖는 펄스를 출력하므로, 용량이 변경함에 따라 파워서플라이(Power Supply) 구성에 있어 주변회로의 구성을 변경해야 하는 단점이 있다. 또한, 출력 전력이 높아짐에 따라 파워 스위치에 사용되는 IC의 가격이 상승하여 파워 서플라이의 생산원가가 상승하는 문제점도 있다.
따라서, 본 발명은 상기 종래기술의 문제점을 해결하기 위하여 창출된 것으로, 본 발명의 목적은 555타이머를 이용하여 일정한 주기를 갖는 펄스파가 출력되도록 하며, 출력되는 펄스파를 이용하여 스위칭 소자의 입력신호로 사용하여 스위칭 소자가 스위칭 동작을 할 수 있도록 한다. 또한, 출력되는 펄스파의 주파수를쉽게 변화시켜 다양한 기기에 적용할 수 있도록 하는 펄스파 조정회로를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에 따른 펄스파 조정회로는 임의의 제1전압보다 낮은 전압이 입력되면 동작하는 트리거(trigger) 입력핀과 상기 제 1전압보다 높은 임의의 제 2전압에서 동작하는 임계치(threshold) 입력핀, 상기 트리거 입력핀에 상기 제 1 전압보다 낮은 전압이 입력되면 하이 신호를 출력하며 상기 임계치 입력핀에 상기 제 2 전압보다 높은 전압이 입력되면 로우 신호를 출력하는 출력핀 및 상기 제 1 전압 또는 상기 제 2전압을 상기 트리거 입력핀과 상기 임계치 입력핀에 입력하는 입력단의 전압을 방전시키기 위한 방전 핀을 구비하는 제 1 및 제 2 타이머를 이용하는 펄스폭 조정회로로서,
상기 제 1 타이머의 상기 임계치 입력핀과 상기 트리거 입력핀을 제 1 단자에 접속하고 상기 제 1 단자를 통해 입력되는 신호의 변화에 의해 상기 출력핀에서 연속발진신호가 출력되도록 하는 발진회로부;
상기 발진회로부의 출력신호를 이용하여 제어신호를 생성하는 제어신호부; 및
상기 제어신호부에서 출력되는 제어신호가 상기 제 2 타이머의 트리거 입력핀에 입력되고, 상기 제 2 타이머의 임계치 입력핀 및 상기 방전 핀을 제 2 단자에 접속하며, 상기 제 2 타이머의 출력핀을 통해 일정한 주파수와 폭을 갖는 펄스파를 형성하는 펄스폭변환부를 구비하는 것을 특징으로 하는 펄스폭 조정회로를 제공하는 것이다.
도 1은 본 발명에 따른 펄스폭 조정회로의 개념을 나타내는 블럭도이다.
도 2는 본 발명에 따른 펄스폭 조정회로에 사용되는 555 타이머의 내부회로도이다.
도 3은 555타이머의 핀번호에 따른 기능을 나타내는 도이다.
도 4는 본 발명에 다른 펄스폭 조정회로를 나타내는 회로도이다.
도 5는 본 발명에 따른 펄스폭 조정회로를 이용한 일실시례를 나타내는 회로도이다.
본 발명은 첨부한 도면을 참조하면서, 종래의 기술과 비교하여, 하기에 설명으로부터 이해될 것이다.
도 1은 본 발명에 따른 펄스폭 조정회로의 개념을 나타내는 블럭도이다. 도 1을 참조하여 설명하면, 본 발명에 따른 펄스폭 조정회로는 발진회로부(100), 제어신호부(110) 및 펄스폭변환부(120)가 연결되어 구성된다.
발진회로부(100)는 전압의 크기가 시간에 따라 변하는 신호를 입력받아 Vcc전압에 의해 미리 설정되는 임계전압의 크기와 비교하여 비교된 결과에 따라 출력되는 전압이 High 신호 또는 Low 신호를 발진하도록 하며 High 신호와 Low 신호가 일정한 주기로 교차하여 나타나는 펄스파를 출력한다.
제어신호부(110)는 발진회로부(100)에서 출력되는 펄스파를 입력받아 펄스파에 의해 제어신호부(110)에 입력된 Vcc 전압의 크기를 조절하여 펄스폭변환부(120)에 입력되는 제어신호가 펄스파에 의해 주기적으로 변하도록 한다. 따라서, 제어신호부(110)에서 출력되는 펄스파에 의해 최대 Vcc에서 0의 전압의 크기를 갖게된다.
펄스폭 변환부(120)는 제어신호부(110)에서 출력되는 제어 신호에 의해 펄스폭변환부(120)에 입력되는 신호의 크기와 Vcc 전압에 의해 미리 설정된 임계전압의 크기와 비교하여 비교된 결과에 따라 출력되는 전압이 High 신호 또는 Low 신호를 발진하도록 하며 High 신호와 Low 신호가 일정한 주기로 교차하여 나타나는 펄스파를 출력한다. 또한, 펄스폭변환부(120)는 외부에서 Vcc'이 선택적으로 입력되도록 하여 Vcc'이 입력되면 펄스폭변환부(120)에서 출력되는 신호가 강제적으로 Low신호가 되도록 하여 발생되는 펄스폭을 조절할 수 있도록 하여 펄스폭 변환부(120)에서 출력되는 신호의 High 신호가 유지되는 시간을 조절할 수 있도록 한다.
도 2는 본 발명에 따른 펄스폭 조정회로에 사용되는 555 타이머의 내부회로도이고, 도 3은 555타이머의 핀번호에 따른 기능을 나타내는 도이다. 도 2와 도 3을 참조하여 설명하면 다음과 같다.
555타이머(10)의 내부는 도면에 도시된 바와 같이 RS 플리플롭(14), 2개의 트랜지스터(15,16), 2개의 비교기(12,13), 3개의 저항(11)으로 구성되며, 555타이머(10)의 1번 핀은 접지(그라운드:GND)단자, 2번 핀은 트리거 신호입력단자, 3번 핀은 출력단자, 4번 핀은 리셋(Reset) 단자, 5번 핀은 전압제어단자, 6번 핀은 트래스홀드(Threshold)단자, 7번 핀은 방전(Discharge)단자, 8번 핀은 Vcc단자에 연결된다.
555타이머(10)의 동작을 설명하면, RS 플리플롭(14)은 두 개의 비교기 (12,13)의 출력신호를 입력받아 동작을 하며, 8번 핀을 통해 입력되는 Vcc 전압은 3개의 저항(11)이 8번 핀에 직렬로 연결되며 저항에 의해 Vcc 전압이 분배되어 각 비교기(12,13)에 입력된다. 저항의 크기는 동일하여 Vcc 전압은 1/3씩 분배된다.
제 1 비교기(13)는 + 입력단에 트리거 신호, - 입력단에 1/3 크기의 Vcc전압을 입력받는다. 제 2 비교기(12)는 + 입력단은 트래스 홀드 전압, - 입력단에 2/3 크기의 Vcc 전압을 입력받는다. 그리고, 제 1 비교기(13)는 트리거 신호가 1/3 크기의 Vcc 전압 보다 작은 신호가 입력되면 High 신호를 출력하고 1/3의 Vcc 전압보다 크면 Low 신호를 출력하며, 제 2 비교기(12)는 트래스 홀드 전압이 2/3의 Vcc전압보다 작으면 Low 신호를 출력하고 2/3 이상이 되면 High 신호를 출력을 한다. 그리고, 트리거 신호가 1/3 Vcc 에서 2/3 Vcc의 사이의 값을 갖게 되면, 제 1 비교기와 제 2 비교기는 각각 Low 신호를 출력을 하여 RS 플리플롭(14)에서 전상태의 출력을 하도록 하여 RS 플리플롭(14)은 High 신호를 출력하게 된다.
제 1 비교기(13)와 제 2 비교기(12)에서 출력된 신호는 RS 플리플롭(14)의 입력신호로 사용되며, 제 1 비교기(13)의 출력신호는 S, 제 2 비교기(12)의 출력 신호는 R 로 입력된다. RS 플리플롭(14)의 동작은 표 1에 나타난다.
RS 플리플롭(14)은 제 1 비교기(13)와 제 2 비교기(12)의 신호에 따라 표 1과 같이 신호를 출력한다.
그리고, 리셋신호가 4번 핀을 통해 555타이머(10)에 입력되면, 리셋신호는 제1 트랜지스터(16)에 입력되어 Vref신호가 RS 플리플롭(14)에 입력되어 RS 플리플롭(14)이 리셋되어 결과적으로 555타이머(10)가 리셋되며, RS 플리플롭(14)에서 출력되는 신호가 Low 신호이면 제 2 트랜지스터(15)가 도통되도록 하여, 제 2 트랜지스터(15)의 컬렉터가 접지되어 있어 7번단자를 통해 입력되는 신호가 방전되도록 한다.
도 4는 본 발명에 다른 펄스폭 조정회로를 나타내는 회로도이다. 도 4를 참조하여 설명하면 다음과 같다.
본 발명에 따른 펄스폭 조정회로는 발진회로부, 펄스폭 변환부 및 발진회로부의 신호를 이용하여 펄스폭 변환부에 신호를 입력하는 제어신호부로 이루어진다. 발진회로부와 펄스폭 변환부는 각각 제 1 555타이머(10)와 제 2 555타이머 (10')를 이용하여 구성된다.
발진회로부는 B 단자로부터 순차적으로 저항 R1, 저항 R2, 캐패시터 C1이 접지사이에 직렬로 연결되고 B 단자에 R1 이 연결되어 B 단자를 통해 Vcc 전압이 입력된다. 저항 R1과 저항 R2 사이에 제 1 555타이머(10)의 7번 핀이 연결되고, 저항 R2와 캐패시터 C1 사이에 6번핀과 2번핀이 연결된다. 그리고, A 단자를 통해 4번 핀과 8번 핀으로 Vcc 전압이 인가되고 1 번 핀은 접지된다. 그리고, 출력신호가 나오는 3번핀에 캐패시터 C2가 연결된다.
상기와 같이 구성되는 발진회로부의 동작을 살펴보면, A 단자를 통해 8번 핀과 4번핀에 Vcc 전압이 인가되어 제 1 555타이머(10)가 동작할 수 있는 상태가 되며, B 단자를 통해 입력되는 Vcc전압은 캐패시터 C1에 충전된다. 캐패시터 C1에 충전되는 시간은 저항 R1, R2의 크기와 캐패시터 C1의 크기에 의해 결정된다. 캐패시터 C1에 충전되어 있는 전하가 0일때에는 2번핀과 6번핀에 가해지는 전압이 0이된다. 그리고, 점차적으로 캐패시터 C1에 전하가 충전되면서 2번핀과 6번핀에 전압이 가해지며 캐패시터 C1에 전하가 충전됨에 따라 가해지는 전압의 크기가 커진다. 그리고, 캐패시터 C1에 충전이 완료되면 2번핀과 6번핀에 가해지는 Vcc전압은 최대가되어 인가되는 Vcc전압이 2번핀과 6번핀에 모두 전달된다.
이때 캐패시터 C1에 전하가 충전되기 시작을 하면 2번핀과 6번핀에 가해지는 전압의 크기가 Vcc전압의 1/3의 크기 이하이므로, 2번핀으로 입력되는 전압은 트리거 신호가 된다. 따라서, 제 1 555타이머(10)가 동작하여 3번핀으로 High 신호가 출력된다. 그리고, 계속 캐패시터 C1이 충전되어 2번핀과 6번핀에 가해지는 전압의 크기가 Vcc 전압의 2/3 크기가 되면, 트래스 홀드 신호가 제 1 555타이머(10)에 전해지게 되고 3번핀으로 Low 신호가 출력된다. 그리고, 출력신호가 Low 신호가 되면 제 1 555타이머(10)의 7번핀이 소통되어 캐패시터 C1에 충전되어 있는 전하가 저항 R2에서 소비되어 캐패시터 C1에 충전되어 있는 전하량이 0가 된다.
이러한 동작을 반복하여 3번핀에서 출력되는 신호는 일정한 주파수를 갖는 펄스가 된다. 이때 주파수는 저항 R1, 저항 R2, 캐패시터 C1에 의해 결정된다. 따라서, 3번핀에 연결되어 있는 캐패시터 C2는 일정한 주기로 충방전을 반복한다.
제어신호부는 펄스폭 변환부의 2번핀에 신호를 입력하도록 하며 캐패시터 C2와 저항 R4로 이루어진다. 캐패시터 C2는 R4를 통해 Vcc전압을 인가받는다. 또한, 캐패시터 C2는 발진회로부의 3번핀에서 출력되는 신호에 의해 캐패시터 C2에 충전되는 전하량이 변하게 되어 펄스폭 변환부의 2번핀에 인가되는 Vcc전압의 크기가 변하도록 한다.
펄스폭 변환부는 제 2 555타이머(10')의 2번핀에 캐패시터 C2와 저항 R3가 병렬로 연결되고, 1번 핀은 접지되며, 4번핀과 8번핀은 A단자를 통해 Vcc전압을 인가받는다. 그리고, 6번핀과 7번핀은 캐패시터 C3와 연결되어 있다. 또한, 캐패시터C3는 저항 R4와 연결되며 저항 R4는 A 단자와 연결된다. 따라서, 캐패시터 C3는 저항 R4를 통해 Vcc를 공급받는다. 그리고, 제 2 555타이머(10')의 3번핀은 저항 R6과 연결되고 7번핀은 저항 R5와 연결되며, 저항 R3는 A 단자를 통해 Vcc전압을 인가받는다. 또한, 6번핀과 7번핀은 외부로부터 신호입력이 되는 외부입력단자에 연결된다. 외부입력단자에서 입력되는 신호는 트래스 홀드 전압보다 큰 신호가 입력된다.
상기와 같이 구성된 펄스폭 변환부의 동작을 살펴보면, 제 2 555타이머(10')의 2번핀은 저항 R3를 통해 Vcc전압을 인가받고 4번핀과 8번핀이 Vcc 전압을 인가받아 제 2 555타이머(10')가 동작상태가 된다. 2번핀에 인가되는 Vcc 전압은 캐패시터 C2와도 연결되어 캐패시터 C2에 충전된 전하량이 없으면 Vcc전압은 2번핀에 인가되지 않고 캐패시터 C2의 충전전압으로 사용된다. 점차적으로 C2에 충전된 전하량이 증가하면 2번핀에 전압이 인가되기 시작하여 Vcc전압의 1/3의 크기가 될때까지 2번핀으로 인가되는 전압은 제 2 555타이머(10')의 트리거 신호로 동작하게 된다. 이때, 캐패시터 C2에 충전되어 있는 전하량은 발진회로부에서 출력된 신호에 의해 주기적으로 변화하여 2번핀에 인가되는 전압의 크기가 주기적으로 변하게 된다.
그리고, 동시에 캐패시터 C3에 Vcc 전압이 충전되고 캐패시터 C3에 충전된 전하량에 따라 6번핀에 가해지는 전압의 크기가 결정된다. 캐패시터 C3에 충전된 전하량이 많아지면 6번핀에 가해지는 전압의 크기가 점점 커지게 되어 6번핀에 가해지는 전압의 크기가 Vcc 전압의 2/3 크기를 갖게 되면, 6번핀을 통해 제 2 555타이머(10')에 트래스 홀드 신호가 인가되어 제 2 555타이머(10')는 Low 신호를 출력하게 된다. 그리고, 제 2 555타이머(10')가 Low 신호를 출력하게 되면 7번핀이 소통되어 캐패시터 C3에 충전된 전하가 7번핀을 통해 방전되도록 한다.
또한, 6번핀과 7번핀에 연결되어 있는 외부단자를 통해 신호가 입력되면, 6번핀에 입력되는 신호가 캐패시터 C3에 충전된 전하량과 관계없이 6번핀을 통해 트래스 홀드 전압이 인가되어 제 2 555타이머(10')는 Low신호를 출력하게 되며, 제 2 555타이머(10')가 Low신호를 출력하게 되면 7번핀이 소통되어 캐패시터 C3에 충전된 전하가 방전되도록 한다. 따라서, 발생한 펄스의 폭을 조절할 수 있도록 한다.
따라서, 발진회로부와 펄스폭변환부에 의해 소정의 주파수를 갖는 펄스를 생산할 수 있게 되며, 또한 발생한 펄스의 폭을 조절할 수 있게 된다. 그리고, 저항, R1, R2, R3, R4 와 캐패시터 C1, C2, C3 의 값에 따라 주파수를 결정할 수 있어 저항, R1, R2, R3, R4 와 캐패시터 C1, C2, C3 의 값에 변화를 주어 일정 범위의 주파수를 생산할 수 있도록 한다.
도 5는 본 발명에 따른 펄스폭 조정회로를 이용한 일실시례를 나타내는 회로도이다. 도 5를 참조하여 설명하면 다음과 같다.
회로는 정류회로부(20), 트리거 회로부(21), 펄스폭 조정회로(22), 전환부(23), 스위칭 소자(24) 및 출력부(25)로 구성된다.
회로의 동작을 살펴보면, 정류회로부(20)는 교류전원을 직류신호로 전환을 하며 정류회로(20)는 다이오드를 이용한 브리지 회로를 구성하여 전파정류가 되도록 하여 교류전원이 직류전원이 되도록 한다.
정류회로부(20)에서 정류된 직류전원은 트리거 회로부(21)로 입력된다. 트리거 회로부(21)는 트랜지스터(26)를 구비하며, 직류전원이 트랜지스터의 이미터와 베이스에 공급되어 트랜지스터가 온상태가 되어 직류전원이 트랜지스터를 지나갈 수 있게 된다. 그리고, 트랜지스터를 통과한 직류전원이 펄스폭 조정회로(22)의 Vcc 전원으로 인가되며 도 3의 A 단자를 통해 펄스폭 조정회로(22)에 인가된다. Vcc 전원에 의해 펄스폭 조정회로(22)의 펄스폭변환부가 온상태가 되어 펄스폭변환부에서 High 신호가 출력된다.
펄스폭 조정회로(22)의 펄스폭변환부에서 출력된 High 신호는 스위칭 소자(24)에 입력되어 스위칭 소자(24)가 온상태가 된다. 스위칭 소자가 온상태가 되면, 정류된 직류전원이 전환부로 입력되고 전환부에서 펄스폭 조정회로(22)의 A 단자와 B 단자로 Vcc 정원을 공급하여 펄스폭 조정회로(22)에서 일정한 주파수를 갖는 펄스파가 출력된다. 출력된 펄스파는 스위칭 소자(24)로 입력되어 스위칭소자(24)가 일정주기로 온 오프 상태를 반복하게 된다. 따라서, 스위칭 소자의 스위칭 동작에 의해 전환부(23)에 전원 공급이 제어된다.
전환부(23)는 변압기로 구성되어 스위칭 소자(24)에 의해 전환부(23)로 공급되는 직류전원이 변화가 생겨 변압기를 통해 전원의 크기를 이미 설정된 전원의 크기로 조절하여 출력부로 전달한다.
출력부(25)는 전환부에서 전달된 신호를 이용하여 충전회로가 동작을 하여 밧데리 등을 충전하도록 한다. 또한, 출력부(25)에는 포토 다이오드를 구비하여 포토 다이오드(27)에서 일정한 빛이 출력되도록 한다. 포토 다이오드에서 출력되는빛은 빛이 입력되면 게이트에 전류가 흐르도록 하는 트랜지스터(28)에 입력되도록 하여 트랜지스터(28)이 빛이 입력되면 온상태가 되도록 한다. 트랜지스터(28)이 온상태가 되면, 트랜지스터(28)로 Vcc 전원이 소통되도록 하며, 트랜지스터(28)은 C단자와 연결되어 트랜지스터(28)의 소통에 따라 펄스폭 조정회로(22)에서 출력되는 펄스의 폭을 조절할 수 있도록 한다.
본 발명에 따른 펄스폭 조정회로는 본 발명의 목적은 555타이머를 이용하여 일정한 주기를 갖는 펄스파가 출력하도록 하며, 출력되는 펄스파를 이용하여 스위칭 소자의 입력신호로 사용하여 스위칭 소자가 스위칭 동작을 할 수 있도록 한다. 또한, 펄스폭 조정회로는 출력되는 신호는 주파수가 고정되지 않고 타이머에 연결되는 저항과 컨덴서에 따라 주파수가 일정한 범위 내에서 다르게 출력될 수 있어 구성할 수 있어 회로의 구성을 바꾸지 않고 출력 주파수를 변환할 수 있어 출력되는 펄스파의 주파수를 쉽게 변화시켜 다양한 기기에 적용할 수 있도록 한다.
그리고, IC 칩인 555타이머를 이용하여 원하는 파형을 형성할 수 있어 일반적으로 사용되는 스위칭 소자보다 저렴한 가격으로 스위칭 동작을 할 수 있도록 한다.
본 발명의 바람직한 실시례가 특정 용어들을 사용하여 기술되어 왔지만, 그러한 기술은 오로지 설명을 하기 위한 것이며, 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고서 여러 가지 변경 및 변화가 가해질 수 있는 것으로 이해 되어져야 한다.

Claims (5)

  1. 임의의 제 1전압보다 낮은 전압이 입력되면 동작하는 트리거(trigger) 입력핀과 상기 제 1전압보다 높은 임의의 제 2전압에서 동작하는 임계치(threshold) 입력핀, 상기 트리거 입력핀에 상기 제 1 전압보다 낮은 전압이 입력되면 하이 신호를 출력하며 상기 임계치 입력핀에 상기 제 2 전압보다 높은 전압이 입력되면 로우 신호를 출력하는 출력핀 및 상기 제 1 전압 또는 상기 제 2전압을 상기 트리거 입력핀과 상기 임계치 입력핀에 입력하는 입력단의 전압을 방전시키기 위한 방전 핀을 구비하는 제 1 및 제 2 타이머를 이용하는 펄스폭 조정회로로서,
    상기 제 1 타이머의 상기 임계치 입력핀과 상기 트리거 입력핀을 제 1 단자에 접속하고 상기 제 1 단자를 통해 입력되는 신호의 변화에 의해 상기 출력핀에서 연속발진신호가 출력되도록 하는 발진회로부;
    상기 발진회로부의 출력신호를 이용하여 제어신호를 생성하는 제어신호부; 및
    상기 제어신호부에서 출력되는 제어신호가 상기 제 2 타이머의 트리거 입력핀에 입력되고, 상기 제 2 타이머의 임계치 입력핀 및 상기 방전 핀을 제 2 단자에 접속하며, 상기 제 2 타이머의 출력핀을 통해 일정한 주파수와 폭을 갖는 펄스파를 형성하는 펄스폭변환부를 구비하는 것을 특징으로 하는 펄스폭 조정회로.
  2. 제 1항에 있어서,
    상기 제 1 타이머에 임의의 저항과 캐패시터가 연결되며, 상기 캐패시터는 한쪽 단이 상기 저항과 연결되고 타단은 접지점과 연결되고 상기 제 1 단자와 상기 방전핀은 상기 저항과 상기 캐패시터 사이에 병렬로 연결되며 상기 제 1 단자에는 상기 저항을 통해 Vcc전원과 연결되는 것을 특징으로 하는 펄스폭 조정회로.
  3. 제 1 항에 있어서,
    상기 제어신호부는 상기 펄스폭변환부의 트리거 입력핀에 저항과 캐패시터가 병렬로 연결되며, 상기 캐패시터의 타단은 상기 제 1 타이머의 출력핀에 연결되고 상기 저항의 타단은 Vcc전원에 연결되는 것을 특징으로 하는 펄스폭 조정회로.
  4. 제 1항에 있어서,
    상기 제 2 타이머는 임의의 저항과 캐패시터에 연결되며, 상기 제 2 타이머의 상기 제 2 단자는 저항과 캐패시터의 사이에 연결되는 것을 특징으로 하는 펄스폭 조정회로.
  5. 제 1항 또는 제 4항에 있어서,
    상기 펄스폭변환부의 제 2 타이머의 상기 임계치 입력핀과 방전핀 연결되어 있는 상기 제 2 단자에 상기 임계전압이 가해지도록 하는 단자가 연결되는 것을 특징으로 하는 펄스폭 조정회로.
KR10-2003-0029545A 2003-05-09 2003-05-09 펄스폭 조정회로 KR100463293B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0029545A KR100463293B1 (ko) 2003-05-09 2003-05-09 펄스폭 조정회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0029545A KR100463293B1 (ko) 2003-05-09 2003-05-09 펄스폭 조정회로

Publications (2)

Publication Number Publication Date
KR20040096411A true KR20040096411A (ko) 2004-11-16
KR100463293B1 KR100463293B1 (ko) 2004-12-23

Family

ID=37375136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0029545A KR100463293B1 (ko) 2003-05-09 2003-05-09 펄스폭 조정회로

Country Status (1)

Country Link
KR (1) KR100463293B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200495646Y1 (ko) 2020-08-11 2022-07-15 주식회사 한국가스기술공사 케이블 리프팅 및 권취장치

Also Published As

Publication number Publication date
KR100463293B1 (ko) 2004-12-23

Similar Documents

Publication Publication Date Title
US6249876B1 (en) Frequency jittering control for varying the switching frequency of a power supply
US5436550A (en) AC-DC converter having saw-tooth wave generating circuit in active filter
US6204649B1 (en) PWM regulator with varying operating frequency for reduced EMI
US7355461B2 (en) Waveform generating circuit and spread spectrum clock generator
US9184664B2 (en) Semiconductor device provided with switching power supply device with intermittent oscillation control
US7550957B2 (en) DC-DC converter and control circuit thereof
KR20080046113A (ko) 승압/강압형 스위칭 레귤레이터 및 그 동작 제어방법
JP2707465B2 (ja) インバータ装置
US5686797A (en) Electronluminescent lamp inverter
US7208926B2 (en) Switching signal modulation circuit
JP4647763B2 (ja) ヒステリシススイッチモード電源の周波数制御
KR100463293B1 (ko) 펄스폭 조정회로
CN103731124B (zh) 一种阶梯波产生电路
JP2793806B2 (ja) 電力変換制御装置
CN107546982B (zh) 一种pwm/pfm的双模式控制电路
JP2004072657A (ja) 三角波発振回路
US6587357B1 (en) Method and apparatus for providing integrated low power self-supply in switched mode power supplies
JP2014128110A (ja) スイッチング電源装置
JP2871067B2 (ja) 発振回路
US5329193A (en) Computer controller
TW461171B (en) Piezoelectric transformer drive circuit and drive method thereof
JP2003088105A (ja) スイッチングレギュレータ
KR0121956B1 (ko) 연속 전류제어형 역률 보정회로
CA2105041C (en) Current controlled oscillator
KR20180024274A (ko) 중앙탭을 이용하여 교류전압을 변경하는 차량용인버터

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091215

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee