KR20040094422A

KR20040094422A - 막 두께 및 화학 조성 측정용의 오제 전자 분광법을이용하는 막 성장 제어

Info

Publication number: KR20040094422A
Application number: KR10-2004-7012075A
Authority: KR
Inventors: 카디셔비치알렉산더; 시몬아비
Original assignee: 어플라이드 머티어리얼즈 인코포레이티드; 어플라이드 머티리얼즈 이스라엘 리미티드
Priority date: 2002-02-04
Filing date: 2003-02-04
Publication date: 2004-11-09
Also published as: WO2003067234A2; US20030146379A1; WO2003067234A3; CN1628246A; AU2003210876A8; AU2003210876A1; JP2005539210A; US6781126B2

Abstract

샘플 표면 상의 하지층 위에 형성되는 박막 분석용 장치, 여기서 박막은 제 1 요소를 포함하고, 하지층은 제 2 요소를 포함한다. 장치는 박막이 형성되는 샘플 표면 상의 포인트에 전자 빔이 타격하도록 방향짓는 전자 총을 포함한다. 전자 검출기는 타격하는 전자 빔에 응답하여 제 1 요소 및 제 2 요소에 의해 방출되는 오제 전자 (Auger electrons) 를 수용하고, 방출된 전자의 에너지 분포를 나타내는 신호를 출력한다. 제어기는 박막의 제 1 요소의 조성 및 박막의 두께를 결정하기 위해 그 신호를 수신하여 에너지 분포를 분석한다. 또한, 제어기는 결정된 조성 및 두께에 응답하여 박막을 형성하기 위한 증착 스테이션 (deposition station) 의 동작 파라미터를 조절한다.

Description

막 두께 및 화학 조성 측정용의 오제 전자 분광법을 이용하는 막 성장 제어{CONTROL OF FILM GROWTH USING AUGER ELECTRON SPECTROSCOPY FOR MEASURING FILM THICKNESS AND CHEMICAL COMPOSITION}

오제 전자 분광법 (Auger electron spectroscopy: AES) 은 재료의 화학적 특성 및 조성적 특성을 측정하기 위한 공지의 기술이다. 각종 분석적 애플리케이션에서의 AES 이론 및 그 이용은, 예를 들어, Kazmerski 가 저술한 Microanalysis of Solid (Plenum Press, New York, 1994) 의 4 장에 기술되어 있다.

AES 는 에너지 이온화 빔, 일반적으로, 전자 빔에 의해 조사되는 (irradiated) 고체로부터 방출되며 오제 전자라 불리우는 특성 전자의 에너지 스펙트럼 측정에 기초한다. 빔은 고체에서 원자 코어 레벨의 이온화를 일으킨다. 그 결과로 생긴 코어-레벨 빈자리는 비복사 과정 (radiationless process) 에서 상위 에너지 레벨로부터의 다른 전자에 의해 즉시 채워진다. 상위 레벨로부터 코어 레벨로의 전자 전이에 의해 방출된 에너지는, 이러한 후자의 전자 - 오제 전자- 로 하여금 원자로부터 이탈할 수 있도록 하면서 동일한 레벨에서 다른 전자로 전달되거나 또는 접근한다. 오제 전자의 운동 에너지는 원자의 일 함수 (work function) 및 그 에너지 레벨 구조에 의해 결정된다.

오제 공정의 성질로 인해, (수소 및 헬륨을 제외한) 모든 원소는 고유 오제 스펙트럼에 의해 잘 정의된 에너지 피크를 갖도록 특성지어 진다. 이들 스펙트럼은 전술한 서적에 잘 제공되어 있다. 소정 재료의 오제 스펙트럼에서의 라인들의 분포 및 진폭을 분석함으로써, 재료의 원소 구성요소 및 상대적 집중을 결정할 수 있게 한다. AES 에 기초하는 분석 시스템은 상업적으로 이용 가능하다. 예를 들어, 미네소타주 Eden Prairie 소재의 Physical electronics, Inc. 에 의해 제조되는 "SMART-Tool" 은 AES 를 이용하여 반도체 웨이퍼 및 자기 드라이브 헤드 상의 미시적 결함 및 오염을 식별하고 분석한다.

입사 이온화 빔에 의해 생성되는 오제 전자는 검출 및 분석되기 위해 샘플로부터 이탈해야 한다. 그러나, 오제 전자는 그들의 주 원자 (host atom) 로부터 자유로워진 후, 충돌 및 기타 현상으로 인해 급속한 에너지 손실을 겪게 된다. 반도체 및 금속에서, 오제 전자의 평균 자유 거리는 일반적으로 0.4 내지 5 nm 의 자리수에 있게 된다. 그러므로, 연구 중인 재료의 가장 근접한 면에 생성되는 오제 전자만이 이탈되어 검출될 상당한 가능성을 갖는다. 그 결과, AES 는 재료의 최상위층에만 정보를 제공한다. AES 의 이러한 특징은 표면 및 박막 분석 애플리케이션에서 명백히 유리하다.

본 발명은 반도체 장치 제조 및 공정 제어에 관한 것으로, 특히, 반도체 웨이퍼 상에 증착되는 초박층 (ultra-thin layers) 의 두께 및 조성의 모니터링에 관한 것이다.

도 1 은 본 발명의 바람직한 실시형태에 따른 박막층용 오제 분석기의 개략적인 부분 단면도이다.

도 2 는 본 발명의 바람직한 실시형태에 따른 다양한 두께의 박막층으로부터 획득되는 오제 스펙트럼의 개략적인 도표이다.

도 3 은 본 발명의 바람직한 실시형태에 따른 박막 계측용 장치를 개략적으로 도시한 블록도이다.

도 4 는 본 발명의 바람직한 실시형태에 따른 박막 계측 스테이션을 포함하는 클러스터 툴의 개략적인 평면도이다.

반도체 장치 제조의 새로운 몇몇의 공정은 1 nm 이하의 범위에서의 두께를 갖는 초박면층의 형성을 포함한다. 우수하고 지속적인 장치성능을 위해, 이러한 층의 지속적 장치 수행, 두께 및 조성은 측정되어야 하고 미리 제어되어야 한다. 수율 (yield) 을 최대화하고 공정 에러를 교정하기 위해, 두께 및 조성의 측정은 초박층이 형성되고 후속 층이 그 위에 증착되기 전의 웨이퍼 공정 동안 이루어져야 한다. 그러나, 만일 후속 층을 형성하기 전에 웨이퍼가 주변 공기에 노출되면, 산화 및/또는 웨이퍼 흡착에 의해 초박막층의 바람직한 특성이 망가질 수 있다. 그 후 웨이퍼는 제조 챔버 (production chamber) 로 복귀될 수 없다. 그러므로, 제조 환경에서 신속하고 정확하게 초박층의 두께 및 조성을 측정할 수 있는 컴팩트 툴이 필요하게 된다.

이러한 필요에 따라, 본 발명의 바람직한 실시형태는 반도체 웨이퍼 제조에 사용되는 클러스터 툴 (cluster tool) 과 일체될 수 있는 빠르고 저렴한 오제 계측 챔버 (Auger metrology chamber) 를 제공한다. 챔버는 작고 선택된 스팟 (spot) 을 웨이퍼 표면 상에 조사하는 전자 총, 및 결과적인 오제 전자 스펙트럼을 측정하는 분석기를 포함한다. 스펙트럼은 웨이퍼 표면 상의 초박층 및 그 아래의 하지층 양자로부터의 원자 방출 피크를 포함한다. 피크의 상대적 강도가 초박층의 조성 및 그 두께 양자를 결정하는데 이용된다. 이러한 정보는 초박층을 클러스터 툴 외부의 주변 공기에 노출시켜서 망가뜨리는지 않는 위치에서 공정 결함을 검출하고 교정하는데 이용될 수 있다.

본 명세서에서 설명되는 바람직한 실시형태는 특히 반도체 웨이퍼 상의 초소형 전자장치 제조에 적용되지만, 본 발명의 이론은 다른 종류의 기판 상에 형성되는 초박층의 조성 및 두께 측정에 유사하게 적용될 수 있다.

그러므로, 본 발명의 바람직한 실시형태에 따라, 하나의 샘플의 표면 상의 하지층 위에 형성되는 박막 분석용 장치, 제 1 요소를 포함하는 박막, 및 제 2 요소를 포함하는 하지층이 제공되고, 이러한 장치는,

전자 빔을 유도하여 박막이 형성되는 샘플의 표면 상의 포인트를 ㅌ격하도록 구성된 전자 총;

전자 빔이 타격하면 제 1 원소 및 제 2 원소에 의해 방출되는 오제 전자를 수용하여 방출된 전자의 에너지 분포를 나타내는 신호를 출력하도록 구성된 전자 검출기; 및

신호를 수신하고 에너지 분포를 분석하여 박막의 제 1 요소의 조성 및 박막의 두께를 결정하도록 결합된 제어기를 포함한다.

바람직하게, 제어기는 제 1 및 제 2 요소에 의해 방출되는 오제 전자에 각각 대응하는 에너지 분포에서 각각 진폭을 가지는 제 1 피크 및 제 2 피크를 찾아내어, 제 1 및 제 2 피크의 진폭을 분석함으로써, 박막의 조성 및 두께를 결정한다. 가장 바람직하게는, 제어기는 제 2 피크 진폭을 제 1 피크 진폭과 비교하여 제 2 요소에 의해 방출되는 오제 전자의 감쇠를 추정함으로써 박막의 두께를 결정한다. 추가적으로 또는 선택적으로, 제어기는 제 1 피크의 진폭을 또 다른 제 1 피크의 진폭과 비교함으로써 박막의 조성을 결정한다.

또한, 본 발명의 바람직한 실시형태에 따라, 초소형 전자장치 제조용의 클러스터 툴이 제공되며, 클러스터 툴은,

반도체 웨이퍼 표면 상의 하지층 상의 제 1 원소를 포함하는 박막을 형성하는 증착 스테이션으로서, 하지층은 제 2 원소를 포함하는 증착 스테이션 및,

전자 빔을 유도하여 박막이 형성되는 웨이퍼 표면 상의 포인트를 타격하도록 구성되는 전자 총;

전자 빔의 타격에 응답하여 제 1 원소 및 제 2 원소에 의해 방출되는 오제 전자를 수용하고, 그 방출된 전자의 에너지 분포를 나타내는 신호를 출력하도록 구성된 전자 검출기; 및

신호를 수신하고 에너지 분포를 분석함으로써 박막의 제 1 원소의 조성 및 박막의 두께를 결정하고, 조성 및 두께 중 적어도 하나에 응답하여 증착 스테이션의 동작 파라미터를 조절하도록 결합되는 제어기를 포함하는 테스트 스테이션을 구비한다.

바람직하게, 툴은 웨이퍼의 진공 상태를 유지시키면서 웨이퍼를 증착 스테이션으로부터 테스트 스테이션으로 전달하는 로봇을 포함한다.

바람직한 실시형태에서, 증착 스테이션에 의해 형성되는 박막은 게이트 유전층을 포함한다. 다른 바람직한 실시형태에서, 증착 스테이션은 원자층 증착에 의해 박막을 형성한다. 바람직하게, 원자층 증착에 의해 형성되는 박막은 표면 상의 금속 시드 증착에 대비하여 형성되는 전도 장벽층을 포함한다.

바람직하게, 박막의 두께는 50nm 미만이며, 보다 바람직하게는, 5nm 미만, 가장 바람직하게는 1nm 미만이다.

본 발명의 바람직한 실시형태에 따라, 제조 테스트 방법이 제공되며, 이 방법은,

샘플 표면 상의 하지층 위에 형성되는 박막을 포함하는 샘플을 수용하는 단계로서, 박막은 제 1 원소를 포함하고 하지층은 제 2 원소를 포함하는, 단계;

박막이 형성되는 샘플 표면 상의 포인트에 전자 빔이 타격하도록 방향짓는 단계;

전자 빔의 타격에 응답하여 제 1 원소 및 제 2 원소에 의해 방출되는 오제 전자를 수용하는 단계; 및

박막의 제 1 원소의 조성 및 박막의 두께를 결정하기 위해 방출된 전자의 에너지 분포를 분석하는 단계를 포함한다.

본 발명은 그 바람직한 실시형태에 대한 다음의 상세한 설명으로부터 보다 완전하게 이해될 것이다.

도 1 은 본 발명의 바람직한 실시형태에 따른 박막 계측 챔버에서 사용되는 오제 분석 툴 (20) 의 개략적인 부분 단면도이다. 분석기 (20) 는 반도체 웨이퍼 (22) 로부터 방출되는 오제 전자를 검출하도록 구성된다. 하지층 (24) 위에 형성되는 초박막 (26) 을 포함한다. 일반적으로, 박막 (26) 은 50 nm 이하의 두께를 갖는다. 그러나, 분석기 (20) 는 5 nm 이하의 두께를 갖는 층에 대해 가장 유리하며, 1 nm 이하의 두께를 갖는 층에 대해서도 사용될 수 있다. 이러한 초박층이 사용되는 현대 반도체 장치의 몇몇의 예를 후술한다.

해석기하학 분야에서 공지된 바와 같이, 오제 툴 (20) 은 원통형 거울 분석기 (Cylindrical Mirror Analyzer: CMA) 와 같이 구성된다. "SUPERCMA" 로 알려진 이러한 종류의 CMA 는 독일 뮌헨 소재의 Staib Instruments 사에 의해 제조된다. 이러한 CMA 에 관한 추가적인 정보는, 도 1 을 채택해 온, www.staib-instruments.com 에서 입수 가능하다. 선택적으로, 채널트론 검출기 (channeltron detector) 를 갖는 원통형 섹터 분석기 (Cylindrical Sector Analyzer: CSA) 와 같은 다른 종류의 전자 분석기가 오제 분석용으로 이용될 수 있다. 이러한 종류의 CSA 는 독일소재의 Focus 사에 의해 제조된다.

툴 (20) 은 전자 빔 (30) 을 웨이퍼 (22) 표면 상의 포인트를 향하도록 방향짓는 동축 전자 총 (28) 을 포함한다. 바람직하게, 전자 빔은 대략 직경 10 내지 30 ㎛ 이하인 스팟 직경을 갖는 웨이퍼 표면 상의 밀집된 스팟에 초점이 맞추어 진다. 바람직하게 빔 초점의 위치는 충분히 안정되어 측정 기간 동안 5 ㎛ 이하에서 변한다. 전자 빔의 밀집된 초점은, 필름 (26) 이 일부를 차지하는 특정 게이트의 위치와 같은 웨이퍼 표면 상의 정밀한 위치에서 필름 (26) 의 측정을 가능하게 하기 때문에 유용하다. 전자 총의 전자 에너지는 바람직하게 1 내지 15 keV 범위 내이고, 좁은 에너지 확산 (가장 바람직하게는, 〈 1 eV) 및 1 ㎁ 내지 1 ㎂ 의 범위 내의 빔 전류를 갖는다.

웨이퍼 (22) 로부터 산란되는 전자들은 원통형 거울 (36) 로 하여금 전자들을 출구 슬릿 (exit slit) (38) 으로 초점이 맞추어 지도록 할 수 있는 제동 렌즈 (retarding lens)(34) 를 통해 수집된다. 이 분야에 공지된 바와 같이, 이들 전자들은 검출기 (40), 바람직하게는, 전자 카운팅 검출기 (electron counting detector) 에 의해 수용된다. 검출기는 웨이퍼 (22) 로부터 방출되는 전자 수의 카운트를 에너지 전자의 함수로서 제공한다. 웨이퍼로부터 산란되는 전자는 2%의 에너지 해상도 또는 보다 양호하고 높은 에너지 교정 안정도 (calibration stability) 를 가지며 바람직하게 적어도 0 내지 2500 eV 의 에너지 범위를 거쳐 수집된다. 높은 신호/잡음비 및 처리량을 위해, 바람직하게 툴 (20) 은 (고체각 2π에 대해) 적어도 5% 의 수집 효율을 갖는 적어도 30°의 각 범위를 거쳐 웨이퍼로부터의 전자를 포획하도록 설계된다. 또한, 이러한 목적을 위해, 검출기 (40) 가 다중 평행 포착 채널을 포함하는 것도 바람직하다.

도 2 는 실리콘 기판 위에 형성되는 다양한 두께 및 조성의 실리콘 옥시니트라이드 (oxinitride) 층으로부터 획득되는 오제 스펙트럼의 개략적인 도표이다. 이들 스펙트럼은 방출된 전자의 수 (N(E)) 를 전자 에너지 함수로서 도시한다. 이들은,

ㆍ N-KLL 선: 380eV

ㆍ O-KLL 선: 507eV

ㆍ Si-KLL 선: 1615 eV

과 같은 질소 (N), 산소 (O) 및 실리콘 (Si) 의 특성 오제 전자 방출선에 대응하는 3 개의 피크를 포함한다. 일반적으로, 오제 스펙트럼은 상이한 내부-레벨 전자 전이에 대응하는 각 원소에 대한 다중 오제 선을 포함한다. 그러나, 간략성과 명확성을 위해 원소 당 하나의 선만을 도시하였다. 또한 분석기 (20) 는 도면에 도시된 오제 피크 아래에서 완만하게 변하는 배경으로의 상승을 일으키는 후방-산란 전자를 수집한다.

도 2 는 3 개의 상이한 막으로부터 얻어지는 스펙트럼,

ㆍ 막 (26) 에서의 높은 질소/산소비를 갖는 제 1 스펙트럼 (42),

ㆍ 낮은 잘소/산소비를 갖는 제 2 스펙트럼 (44),

ㆍ 앞선 2 개의 스펙트럼에 비해 얇은 막 (26) 에서의 제 3 스펙트럼 (46),

을 포함한다. 박막층의 조성에 대응하여, 그 층 원소의 상대적 집중을 반영하는 N 및 O 의 상대적 진폭이 관찰될 것이다. 또한, 막 (26) 이 두꺼워짐에 따라, 하지층 (24) 의 실리콘으로부터 방출되는 오제 전자의 감쇠가 Si 피크의진폭 감소를 일으킨다. 바람직하게, 분석기 (20) 에 의해 평가되는 각 종류의 박막에 있어서, 오제 스펙트럼의 교정 측정은 알려진 두께 및 조성의 상이한 막의 수를 이용하여 이루어진다. 이들 3 개의 교정 측정에 기초하여, 동일한 종류의 다른 막의 두께 및 조성이 그 오제 스펙트럼의 피크 진폭에 기초하여 결정될 수 있다. 이러한 방법은 막 (26) 두께를 판독하는데 대략 0.01 ㎚ 의 정밀도까지 충분히 정확하다.

도 3 은 본 발명의 바람직한 실시형태에 따른, 웨이퍼 (22) 의 오제 계측용의 스테이션 (47) 을 개략적으로 도시한 블록도이다. 스테이션 (47) 은 웨이퍼 (22) 가 측정 동안에 위치되는 모션 스테이지 (motion stage) 를 구비하는 챔버 (48) 를 포함한다. 도 1 에 도시된 바와 같이, 오제 분석기 (20) 는, 웨이퍼 (22) 에서 그 전자 빔을 방향짓고, 웨이퍼로부터 방출되는 오제 전자 및 후방 산란 전자를 수용한다.

스테이지 (49) 는 웨이퍼 상의 바람직한 포인트가 전자 총 (28) 의 빔에 적합하게 위치되도록 웨이퍼 (22) 를 위치시킨다. 예를 들어, 전자 빔은 막 (26) 이 형성되는 특정한 게이트의 위치로 조준될 수 있다. 선택적으로, 빔은 바람직하게 2 개의 다이 사이의 표시선에 위치되는 웨이퍼 (22) 상의 특정 테스트 위치로 방향지어질 수 있다. 패턴 및 전자 빔의 주어진 넓은 특성 크기 (30㎛) 에 있어서, 일반적으로, 대략 ±5㎛ 의 위치 해상도는 충분하다. 간략성 및 공간의 경제성을 위해, 바람직하게, 스테이지 (49) 는 R-세타 (병진/순환) 스테이지를 포함한다. 선택적으로 또는 추가적으로, 스테이지는 X-Y 병진을 제공할 수 있고, 또는 분석기 (20) 는 웨이퍼 (22) 를 거쳐 병진될 수 있다. 바람직하게, 스테이지 (49) 는 여러 위치가 전자 빔에 의해 연속해서 조사되도록 웨이퍼를 위치시킨다 (또는 분석기가 병진된다). 오제 스펙트럼은, 막 (26) 의 균일성이 전체 웨이퍼를 거쳐 유지되도록 보장하기 위해, 각 위치에서 측정된다.

선택적으로, 또한 스테이션 (47) 은, 전자 총 (28) 에 의한 조사로 인해 웨이퍼에서 생성되는 표본 전류를 측정하기 위해, 웨이퍼 (22) 에 결합되는 전류계 (도시 생략) 를 포함한다. 반도체 웨이퍼에 적용되는 모니터링 발생 단계에서의 표본 전류 측정의 이용은, 본 특허 출원 양수인에게 양도된 2004년도 2월 2일자 출원의 제 60/354361호 미국 가특허출원, "Method and apparatus for in-process contact via etch end-point" 에 개시되어 있다.

분석기 (20) 및 스테이지 (49) 의 위치 및 동작은 총/오제 전자 유닛 (52) 및 스테이지 제어 유닛 (54) 을 통해 메인 제어기 (50) 에 의해 제어된다. 일반적으로, 저해상도 광현미경에 기초한 사전 조절 유닛 (pre-alignment unit based on a low-resolution optical microscope: OM/PAL) (56) 이, 테스트될 웨이퍼 상의 포인트를 갖는 전자 빔을 조절하기 위해, OM/PAL 제어 유닛을 통해 제어기 (50) 에 의해 이용된다. 이러한 목적을 위해, 현미경은 바람직하게 1×1㎜ 시야를 통한 3 내지 4㎛ 의 해상도를 갖는다. 이러한 목적에 적합한 현미경은, 예를 들어, 뉴욕 레어포트 소재의 Optem 사에서 제조된다.

동작 동안에, 진공 제어 유닛 (62) 을 통해 제어기 (50) 에 의해 또한 제어되고 모니터링되는 진공 펌프 (60) 에 의해 챔버 (48) 에서 진공이 유지된다.이 기술분야에 공지된 AES 시스템은 일반적으로 10^-9내지 10^-10토르 (torr) 의 초고진공 (ultra-high vacuum: UHV) 에서 동작하게 되어있지만, 발명가는, 챔버 (48) 에서의 유기 증기 레벨이 UHV 레벨에서 유지되는한, 10^-6내지 10^-7토르의 진공은 본 특허 출원에서 설명되는 박막 측정의 종류에 대해 만족스러운 결과를 제공한다는 사실을 발견하였다. 본 발명의 특징은, 후술하는 바와 같이, 챔버 (47) 로 하여금 클러스터 툴의 다른 챔버들과 일체화되도록 허용한다. 만일 10^-9내지 10^-10토르가 요구되는 경우에는, 이러한 일체화를 달성하기가 더 어려워질 것이다.

로봇 (64) 은 웨이퍼를 챔버 (42) 로 삽입하고 챔버로부터 제거한다. 제어기 (50) 는 로봇 제어 유닛 (66) 을 통해 로봇과 통신한다. 로봇 (64) 은, 도 4 에 도시된 바와 같이, 바람직하게 클러스터 툴의 다른 스테이션으로 또는 다른 스테이션으로부터 웨이퍼를 전달하는 데 이용된다.

스테이지 (49) 를 위치시키고 분석기 (20) 를 동작시킨 후, 제어지 (50) 는 검출기 (40) (도 1) 에 의해 수집되는 전자 카운트를 수신한다. 제어기는 (도 2에 도시된 바와 같이) 에너지에 대한 전자 카운트 스펙트럼을 분석하며, 막 (26) 의 두께 및 조성을 결정하기 위해 측정된 피크 진폭을 교정 데이터와 비교한다. 제어기 (50) 는 또한, 예를 들어, 1997 년도에 Optica Acta 24(6) 에서 출간했으며 679 쪽 분량인, Niedrig 가 저술한 "Film-Thickness Determination in Electron Microscopy: The Electron Backscattering Method" 에 설명된 바와 같이, 어떤 막의 두께를 결정하는 데 후방 산란 전자 (비-오제 전자) 신호를 이용할 수 있다.

만일 제어기가 막 두께 또는 조성이 소정의 허용 범위 외라고 결정하면, 제어기는 바람직하게 제조 공정을 차단하고, 이용자 워크스테이션 (68) 을 통해 시스템 운영자에게 통보한다. 운영자는 테스트 결과를 평가하고 필요한 모든 교정 조치를 취한다. 이러한 조치는, 예를 들어, 만일 막 (26) 이 너무 얇은 경우, 현재 웨이퍼 상의 증착 공정을 지속시키는 조치, 및/또는 후속 웨이퍼 상에 형성되는 막의 두께 및 조성을 교정하기 위해 제조 파라미터를 조절하는 조치를 포함할 수 있다.

도 4 는 본 발명의 바람직한 실시형태에 따른 테스트 스테이션 (47) 이 일체화되는 클러스터 툴 (70) 의 개략적인 평면도이다. 이러한 일체화는 테스트 스테이션 (47) 구성요소의 소형화 및 간략화, 및 테스트 스테이션이 동작할 UHV 를 요구하지 않는다는 사실에 의해 가능하게 된다. X-선법 또는 광학법과 같은 다른 초박막 계측법은 클러스터 툴 프레임 워크에 알맞도록 용이하게 구성될 수 없고, 또는 만일 이러한 프레임워크에 적응되는 경우, 열악한 해상도 및/또는 낮은 처리량과 같은 결점을 지닌다. 타원 편광법에 기초한 광학법은 몇몇 목적에 대해서는 만족스러울 수 있으나, 막 (26) 의 조성이 다른 어떤 방법에 의해 정밀하게 결정되었을 경우에만 그러하다. 이러한 제한은 타원 편광 측정이, 조성에 따라 변하는 막 굴절계수에 민감하기 때문이다. 그러므로, 타원 편광법은 초박막용으로 이용되어 두께 및 굴절계수로 된 제품만을 유도할 수 있다.

도 4 에 도시된 실시형태에서, 로봇 (64) 은 하지층 (24) 이 웨이퍼 상에 증착되고, 금속 시드층이 하지층 위에 증착된 후 웨이퍼 (22) 를 수용한다. 이러한 실시형태 및 대응하는 툴 구성 (70) 은 예시를 위해 선택되었으며 기타 공정 및 구성이 유사하게 구현될 수 있다. 툴 (70) 의 내부가 비워졌으므로, 로봇 (64) 이 웨이퍼를 주변 공기에 노출시키지 않고 웨이퍼 (22) 를 챔버로부터 챔버로 전달할 수 있다. 선택적으로, 웨이퍼는 우선 클리닝 스테이션 (72) 에서 세정되고, 원자층 증착 (atomic layer deposition: ALD) 스테이션 (74) 에 삽입된다. 이러한 단계의 목적은, 하지층으로의 후속 금속 확장을 방지하기 위해, 금속 시딩 (seeding) 전에 하지 유전체 또는 반도체층을 거쳐 장벽층을 형성하기 위한 것이다. 일반적으로 장벽층은 TaN, TiS 또는 SrS, 또는 공지된 다른 재료를 포함한다.

장벽층으로서 기능하는 웨이퍼 (22) 상에 막 (26) 이 증착된 후, 웨이퍼는 테스트 스테이션 (47) 을 통과하게 된다. 스테이션 (47) 에서, 웨이퍼 (22) 로부터 방출된 전자의 오제 스펙트럼이 측정되고, 전술한 바와 같이, 장벽층의 두께 및 조성을 결정하기 위해 그 결과가 제어기 (50) 에 의해 평가된다. 예를 들어, TaN 장벽층은 대략 0.5nm 내지 3nm 사이의 값으로 정밀하게 설정된 두께를 가질 것이다. 만일 막 (26) 의 두께 및 조성이 정상 값의 소정의 허용 범위 (바람직하게 대략 ±0.05 nm) 내에서 찾아지면, 장벽층은 수용 가능한 것으로 생각된다. 그 후 로봇 (64) 은 웨이퍼 (22) 를 장벽층 위의 구리 시드 애플리케이션용의 시딩 스테이션 (78) 으로 이동시킨다. 구리 시드층은 바람직하게 대략 5nm 두께를 지닌다. 원한다면, 테스트 스테이션 (47) 에서의 오제 측정은 또한구리 시드층의 두께를 확인하기 위해 시딩 단계 후 반복될 수 있다.

한편, 만일 장벽층이 너무 얇은 것으로 찾아지면, 로봇 (64) 은 추가적인 증착을 위해 웨이퍼를 ALD 스테이션으로 복귀시키도록 지시되고, 스테이션 (47) 에서 다시 테스트된다. 선택적으로 또는 추가적으로, 워크스테이션 (68) 은 어떤 공정 편차를 교정하기 위해 공정 파라미터를 조절하는 데 이용될 수 있다.

또 다른 예로서, 툴 (70) 이 웨이퍼 (22) 상에 형성되는 CMOS 트랜지스터의 게이트 및 오버라잉 전도체 사이의 성장 게이트 유전층을 위해 적응될 수 있다. 일반적으로, 게이트 유전체는 대략 0.5nm 내지 2 nm 사이의 두께를 지니며 열성장 산화물의 플라즈마 니트리데이션 (nitridation) 에 의해 형성되는 실리콘 옥시니트라이드의 얇은 층을 포함한다. 트랜지스터의 전기적 파라미터의 지속적 제어를 위해, 유전층 두께는 바람직하게 테스트 스테이션 (47) 을 이용하여 모니터링되어, 그 층의 두께는 대략 ±0.01 nm 사양 내이다. 또한, 질소 집중이 바람직하게 대략 ±0.75% 내에서 주의 깊게 제어된다. 그 후, 웨이퍼가 주변 공기로 제거되기 전에 폴리실리콘이 툴 (70) 스테이션 중의 하나를 이용하여 유전층 위에 증착된다.

이들 예에 추가하여, 스테이션 (47) 의 AES 는, 오염 레벨의 측정 및 제어용 외에도 다른 종류의 층의 화학량론 분석용으로 유사하게 이용될 수 있다. 또한, 스테이션 (47) 은 전술한 바와 같은 컨택 홀 모니터링용 표본 전류의 측정 및 이식 투여 (implant dose) 측정용의 X-선 분광법과 같은 다른 종류의 측정용으로 구성될 수도 있다. 당업자에게 있어서 기타 가능한 변형이 명백할 것이다.

본 명세서에 설명된 바람직한 실시형태는 특히 반도체 웨이퍼 (22) 상의 초소형 전자장치 제조에 관하여 설명하였지만, 본 발명의 원리는 다른 종류의 기판 상에 형성되는 초박층의 조성 및 두께 측정에 유사하게 적용될 수 있다. 따라서 전술한 바람직한 실시형태는 예시의 목적으로 인용되었으며 본 발명은 특별히 도시되고 설명된 것에 제한되지 않는다는 것이 인정되어야 한다. 오히려, 본 발명의 사상은, 종래에 알려지지 않았던 전술한 설명에 기초하여 당업자가 생각할 수 있는 수정 및 변형 뿐만 아니라, 전술한 다양한 특징들의 결합을 포함한다.

Claims

샘플 표면 상의 하지층 상에 형성되는 박막을 분석하는 장치로서,

상기 박막은 제 1 원소를 포함하지만, 상기 하지층은 제 2 원소를 포함하며,

전자 빔을 유도하여 상기 박막이 형성되는 상기 샘플 표면 상의 포인트를 타격하도록 구성된 전자 총;

전자 빔의 상기 타격에 응답하여 상기 제 1 원소 및 상기 제 2 원소에 의해 방출되는 오제 전자 (Auger electrons) 를 수용하여 그 방출된 전자의 에너지 분포를 나타내는 신호를 출력하도록 구성된 전자 검출기; 및

상기 신호를 수신하고 상기 에너지 분포를 분석하여 상기 박막의 제 1 원소의 조성 및 상기 박막의 두께를 결정하도록 결합된 제어기를 포함하는, 박막 분석용 장치.
제 1 항에 있어서,

상기 제어기는 제 1 원소 및 제 2 원소에 의해 방출되는 상기 오제 전자에 각각 대응하여 상기 에너지 분포에서 각각 진폭을 가지는 제 1 피크 및 제 2 피크를 찾아내어, 상기 제 1 피크 및 제 2 피크의 진폭을 분석함으로써 상기 박막의 조성 및 두께를 결정하는, 박막 분석용 장치.
제 2 항에 있어서,

상기 제어기는 상기 제 2 피크의 진폭을 상기 제 1 피크와 비교하여, 상기 제 2 원소에 의해 방출되는 상기 오제 전자의 감쇠를 추정함으로써 상기 박막의 두께를 결정하는, 박막 분석용 장치.
제 2 항에 있어서,

상기 제어기는 제 1 피크의 진폭을 상호 비교함으로써 상기 박막의 조성을 결정하는, 박막 분석용 장치.
제 1 항에 있어서,

상기 박막의 두께는 50 nm 미만인, 박막 분석용 장치.
제 5 항에 있어서,

상기 박막의 두께는 5 nm 미만인, 박막 분석용 장치.
제 6 항에 있어서,

상기 박막의 두께는 1 nm 미만인, 박막 분석용 장치.
반도체 웨이퍼 표면 상의 하지층 위에 제 1 원소를 포함하는 박막을 형성하는 증착 스테이션으로서, 상기 하지층은 제 2 원소를 포함하고,

전자 빔을 유도하여 상기 박막이 형성되는 웨이퍼 표면 상의 포인트를 타격하도록 구성된 전자 총;

전자 빔의 타격에 응답하여 제 1 원소 및 제 2 원소에 의해 방출되는 오제 전자를 수용하고, 그 방출된 전자의 에너지 분포를 나타내는 신호를 출력하도록 구성된 전자 검출기; 및

상기 신호를 수신하고 상기 에너지 분포를 분석함으로써 상기 박막의 제 1 원소의 조성 및 상기 박막의 두께를 결정하고, 상기 조성 및 상기 두께 중 적어도 하나에 응답하여 상기 증착 스테이션의 동작 파라미터를 조절하도록 결합되는 제어기를 포함하는 테스트 스테이션을 구비하는, 초소형 전자장치 제조용 클러스터 툴 (cluster tool).
제 8 항에 있어서,

상기 웨이퍼의 진공 상태를 유지시키면서 상기 웨이퍼를 상기 증착 스테이션으로부터 상기 테스트 스테이션으로 전달하도록 구성된 로봇을 구비하는, 클러스터 툴.
제 8 항에 있어서,

상기 증착 스테이션에 의해 형성되는 박막은 게이트 유전층을 포함하는, 클러스터 툴.
제 8 항에 있어서,

상기 증착 스테이션은 원자층 증착에 의해 상기 박막을 형성하는, 클러스터 툴.
제 11 항에 있어서,

원자층 증착에 의해 형성되는 상기 박막은 상기 표면 상의 금속 시드 (seed) 증착을 준비하기 위해 형성되는 장벽층을 포함하는, 클러스터 툴.
제 8 항에 있어서,

상기 박막의 두께는 50 nm 미만인, 클러스터 툴.
제 13 항에 있어서,

상기 박막의 두께는 5 nm 미만인, 클러스터 툴.
제 14 항에 있어서,

상기 박막의 두께는 1 nm 미만인, 클러스터 툴.
제 8 항에 있어서,

상기 제어기는 제 1 원소 및 제 2 원소에 의해 방출되는 상기 오제 전자에 각각 대응하여 상기 에너지 분포에서 각각 진폭을 가지는 제 1 피크 및 제 2 피크를 찾아내어, 상기 제 1 피크 및 제 2 피크의 진폭을 분석함으로써 상기 박막의 조성 및 두께를 결정하는, 클러스터 툴.
제 16 항에 있어서,

상기 제어기는 상기 제 2 피크의 진폭을 상기 제 1 피크와 비교하여, 상기 제 2 원소에 의해 방출되는 상기 오제 전자의 감쇠를 추정함으로써 상기 박막의 두께를 결정하는, 클러스터 툴.
제 16 항에 있어서,

상기 제어기는 상기 박막의 조성을 결정하기 위해 제 1 피크의 진폭을 상호 비교하는, 클러스터 툴.
샘플 표면 상의 하지층 위에 형성되는 박막을 포함하는 상기 샘플을 수용하는 단계로서, 상기 박막은 제 1 원소를 포함하고 상기 하지층은 제 2 원소를 포함하는, 단계;

상기 박막이 형성되는 상기 샘플 표면 상의 포인트에 전자 빔이 타격하도록 방향짓는 단계;

상기 전자 빔의 타격에 응답하여 상기 제 1 원소 및 제 2 원소에 의해 방출되는 오제 전자를 수용하는 단계; 및

상기 박막의 제 1 원소의 조성 및 상기 박막의 두께를 결정하기 위해 상기 방출된 전자의 에너지 분포를 분석하는 단계를 포함하는, 제조 테스트 방법.
제 19 항에 있어서,

상기 샘플은 반도체 웨이퍼를 포함하고, 상기 샘플을 수용하는 단계는 상기 웨이퍼 상에 상기 박막을 형성하는 단계를 포함하는, 제조 테스트 방법.
제 20 항에 있어서,

상기 박막을 형성하는 단계는 증착 챔버의 상기 웨이퍼 상에 상기 박막을 증착하는 단계를 포함하고, 상기 샘플을 수용하는 단계는 상기 웨이퍼의 진공 상태를 유지시키면서 상기 웨이퍼를 상기 증착 스테이션으로부터 상기 테스팅 챔버로 전달하는 단계를 더 포함하며, 상기 전자 빔을 방향짓는 단계 및 상기 오제 전자를 수용하는 단계는 상기 테스팅 챔버에서 수행되는, 제조 테스트 방법.
제 20 항에 있어서,

상기 박막을 형성하는 단계는 상기 웨이퍼 상에 게이트 유전층을 증착하는 단계를 포함하는, 제조 테스트 방법.
제 20 항에 있어서,

상기 박막을 형성하는 단계는 상기 웨이퍼에 원자층 증착을 실시하는 단계를 포함하는, 제조 테스트 방법.
제 23 항에 있어서,

상기 원자층 증착을 이용하는 단계는 상기 웨이퍼 상의 금속 시드 증착 준비를 위해 장벽층을 형성하는 단계를 포함하는, 제조 테스트 방법.
제 20 항에 있어서,

상기 박막의 두께는 50 nm 미만인, 제조 테스트 방법.
제 25 항에 있어서,

상기 박막의 두께는 5 nm 미만인, 제조 테스트 방법.
제 26 항에 있어서,

상기 박막의 두께는 1 nm 미만인, 제조 테스트 방법.
제 19 항에 있어서,

제 1 원소 및 제 2 원소에 의해 방출되는 상기 오제 전자에 각각 대응하여 상기 에너지 분포의 제 1 피크 및 제 2 피크를 찾는 단계로서, 여기서 상기 피크는 각각의 진폭을 가지는, 단계, 및 상기 제 1 피크 및 제 2 피크의 진폭을 분석하여 상기 박막의 조성 및 두께를 결정하는 단계를 포함하는, 제조 테스트 방법.
제 28 항에 있어서,

상기 제 2 피크의 진폭을 상기 제 1 피크와 비교하여 상기 제 2 원소에 의해 방출되는 상기 오제 전자의 감쇠를 추정함으로써 상기 박막의 두께를 결정하는 단계를 포함하는, 제조 테스트 방법.
제 19 항에 있어서,

상기 분포를 분석하는 단계는 제 1 피크의 진폭을 상호 비교하여 상기 박막의 조성을 판정하는 단계를 포함하는, 제조 테스트 방법.