KR20040091483A - 박막 트랜지스터 표시판의 제조 방법 - Google Patents

박막 트랜지스터 표시판의 제조 방법 Download PDF

Info

Publication number
KR20040091483A
KR20040091483A KR1020030025564A KR20030025564A KR20040091483A KR 20040091483 A KR20040091483 A KR 20040091483A KR 1020030025564 A KR1020030025564 A KR 1020030025564A KR 20030025564 A KR20030025564 A KR 20030025564A KR 20040091483 A KR20040091483 A KR 20040091483A
Authority
KR
South Korea
Prior art keywords
gate
layer
data
forming
wiring
Prior art date
Application number
KR1020030025564A
Other languages
English (en)
Inventor
최희환
강성철
조범석
양성훈
김상갑
강호민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030025564A priority Critical patent/KR20040091483A/ko
Publication of KR20040091483A publication Critical patent/KR20040091483A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

절연 기판 위에 게이트 배선을 형성하는 단계, 게이트 배선 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체층 및 저항성 접촉층을 형성하는 단계, 저항성 접촉층 위에 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계, 데이터 배선 위에 보호막을 증착하는 단계, 보호막 위에 드레인 전극과 접촉구를 통해 연결되는 화소 전극을 형성하는 단계를 포함하고, 절연 기판 위에 게이트 배선이 형성되는 영역을 게이트 배선 영역, 절연 기판 위에 게이트 배선이 형성되지 않는 영역을 게이트 감광막 영역이라 할 때, 게이트 배선을 형성하는 단계는 절연 기판 위에 감광막을 형성하는 단계, 게이트 배선 영역에서 감광막을 제거하여 게이트 감광막 영역에 게이트 감광막 패턴을 형성하는 단계, 게이트 감광막 패턴 및 절연 기판 위에 게이트 금속층을 증착하는 단계, 게이트 감광막 패턴을 제거하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.

Description

박막 트랜지스터 표시판의 제조 방법{MANUFACTURING METHOD OF THIN FILM TRANSISTOR ARRAY PANEL}
본 발명은 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.
일반적으로 박막 트랜지스터 표시판(Thin Firm Transistor, TFT)은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 표시판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과, 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연막 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 보호막 등으로 이루어져 있다.
박막 트랜지스터는 게이트 배선의 일부인 게이트 전극과 채널을 형성하는 반도체층, 데이터 배선의 일부인 소스 전극과 드레인 전극 및 게이트 절연막과 보호막 등으로 이루어진다. 박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다.
이러한 박막 트랜지스터 표시판의 제조시 게이트 배선을 형성하는 공정의 경우 게이트 금속층을 증착하고, 게이트 금속층 위에 형성하고자 하는 게이트 배선의 패턴에 대응하는 감광막 패턴을 형성한다. 그리고, 감광막 패턴을 식각 방지막으로 하여 게이트 금속층을 식각하여 게이트 배선을 형성한다. 그리고, 감광막 패턴을 스트립하여 게이트 배선 형성 공정을 마무리한다.
동일하게 데이터 배선을 형성하는 공정의 경우 데이터 금속층을 증착하고, 데이터 금속층 위에 형성하고자 하는 데이터 배선의 패턴에 대응하는 감광막 패턴을 형성한다. 그리고, 감광막 패턴을 식각 방지막으로 하여 데이터 금속층을 식각하여 데이터 배선을 형성한다. 그리고, 감광막 패턴을 스트립하여 데이터 배선 형성 공정을 마무리한다.
이렇게 여러 번의 공정을 거쳐 게이트 배선 및 데이터 배선을 형성하는 경우에는 제조 공정이 복잡하고 비용이 높은 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 게이트 배선 및 데이터 배선을 형성하기 위한 식각 공정이 없어 공정이 단순화된 박막 트랜지스터 표시판의 제조 방법을 제공하는 데 목적이 있다.
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이다.
도 2a 내지 도 7b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
도 8a는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 8b는 도 8a의 XIIIb-XIIIb'선에 대한 단면도이다.
도 9a 내지 도 14b는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
95 : 게이트 접촉 보조 부재 97 : 데이터 접촉 보조 부재
110 : 절연 기판 121 : 게이트선
123 : 게이트 전극 125 : 게이트선의 끝부분
131 : 유지 전극선 140 : 게이트 절연층
151, 154, 157, 159 : 반도체층 161, 162, 163, 165, 169 : 저항성 접촉층
171 : 데이터 선 173 : 소스 전극
175 : 드레인 전극 177 : 유지 용량용 전극
179 : 데이터선의 끝부분 190 : 화소 전극
상기 목적을 달성하기 위한 본 발명의 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 게이트 배선을 형성하는 단계, 상기 게이트 배선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층 및 저항성 접촉층을 형성하는 단계, 상기 저항성 접촉층 위에 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계, 상기 데이터 배선 위에 보호막을 증착하는 단계, 상기 보호막 위에 상기 드레인 전극과 접촉구를 통해 연결되는 화소 전극을 형성하는 단계를 포함하고, 절연 기판 위에 게이트 배선이 형성되는 영역을 게이트 배선 영역, 절연 기판 위에 게이트 배선이 형성되지 않는 영역을 게이트 감광막 영역이라 할 때, 상기 게이트 배선을 형성하는 단계는 상기 절연 기판 위에 감광막을 형성하는 단계, 상기 게이트 배선 영역에서 감광막을 제거하여 상기 게이트 감광막 영역에 게이트 감광막 패턴을 형성하는 단계, 상기 게이트 감광막 패턴 및 절연 기판 위에 게이트 금속층을 증착하는 단계, 상기 게이트 감광막 패턴을 제거하는 단계를 포함하는 것이 바람직하다.
또한, 상기 게이트 감광막 패턴의 측면은 역 테이퍼가 형성되는 것이 바람직하다.
또한, 상기 게이트 배선은 제1 접합층 및 제1 배선층의 이중층으로 형성되는 것이 바람직하다.
또한, 상기 제1 접합층은 몰리브덴, 티타늄 중의 어느 하나인 것이 바람직하다.
또한, 상기 목적을 달성하기 위한 본 발명의 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 게이트 배선을 형성하는 단계, 상기 게이트 배선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층 및 저항성 접촉층을 형성하는 단계, 상기 저항성 접촉층 위에 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계, 상기 데이터 배선 위에 보호막을 증착하는 단계, 상기 보호막 위에 상기 드레인 전극과 접촉구를 통해 연결되는 화소 전극을 형성하는 단계를 포함하고, 저항성 접촉층을 포함하는 절연 기판 위에 데이터 배선이 형성되는 영역을 데이터 배선 영역, 저항성 접촉층을 포함하는 절연 기판 위에 데이터 배선이 형성되지 않는 영역을 데이터 감광막 영역이라 할 때, 상기 데이터 배선을 형성하는 단계는 상기 저항성 접촉층 위에 감광막을 형성하는 단계, 상기 데이터 배선 영역에서 감광막을 제거하여 상기 게이트 감광막 영역에 데이터 감광막 패턴을 형성하는 단계, 상기 데이터 감광막 패턴 및 저항성 접촉층 위에 데이터 금속층을 증착하는 단계, 상기 데이터 감광막 패턴을 제거하는 단계를 포함하는 것이 바람직하다.
또한, 상기 데이터 감광막 패턴의 측면은 역 테이퍼가 형성되는 것이 바람직하다.
또한, 상기 데이터 배선은 제2 접합층 및 제2 배선층의 이중층으로 형성되는 것이 바람직하다.
또한, 상기 제2 접합층은 몰리브덴, 티타늄 중의 어느 하나인 것이 바람직하다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세하게 설명하면 다음과 같다.
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 도시한 배치도이고, 도 1b는 도 1a의 Ib-Ib′선에 대한 단면도이다.
도 1a 내지 도 1b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 게이트 배선(121, 123, 125)이 형성되어 있다.
게이트 배선(121, 123, 125)은 가로방향으로 길게 형성되어 있는 게이트선(121), 게이트선(121)의 일부분인 게이트 전극(123)을 포함한다. 여기서, 게이트선의 한쪽 끝부분(125)은 외부회로와의 연결을 위하여 폭이 확장되어 있다.
그리고 게이트 배선(121, 123, 125)을 포함하는 기판 전면에 게이트 절연막(140)이 형성되어 있다.
게이트 전극(123)과 대응되는 부분의 게이트 절연막(140) 위에는 비정질 규소와 같은 반도체 물질로 형성한 반도체층(151, 154, 159)과, 비정질 규소와 같은 반도체 물질에 n형 불순물을 고농도로 도핑하여 형성한 저항성 접촉층(161, 163, 165, 169)이 형성되어 있다.
저항성 접촉층(161, 163, 165, 169) 및 게이트 절연막(140) 위에는 데이터배선(171, 173, 175, 177, 179)이 형성되어 있다.
데이터 배선(171, 173, 175, 177, 179)은 게이트선(121)과 수직하게 교차하여 화소 영역을 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(163)에도 연결되는 소스 전극(173), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대 저항성 접촉층(165) 위에 형성되어 있는 드레인 전극(175)을 포함한다. 여기서, 데이터선의 한쪽 끝부분(179)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 그리고 유지 용량을 향상시키기 위해 게이트선(121)과 중첩되어 있는 유지 용량용 전극(177)을 형성할 수 있다.
기판 위에 드레인 전극(175)을 노출하는 제1 접촉구(181), 게이트선의 끝부분(125)을 노출하는 제2 접촉구(182), 데이터선의 끝부분(125)을 노출하는 제3 접촉구(183), 유지 용량용 전극(177)을 노출하는 제4 접촉구(184)를 가지는 보호막(180)이 형성되어 있다.
그리고 보호막(180) 위에는 제1 및 제4 접촉구(181, 184)를 통해 각각 드레인 전극(175) 및 유지 용량용 전극(177)과 연결되는 화소 전극(190), 제2 접촉구(182)를 통해 게이트선의 끝부분(125)과 연결되는 게이트 접촉 보조 부재(95) 및 제3 접촉구(183)를 통해 데이터선의 끝부분(179)과 연결되는 데이터 접촉 보조 부재(97)가 형성되어 있다. 화소 전극(190)은 게이트선(121) 및 데이터선(171)과 일부 중첩하도록 형성하여 개구율을 높일 수도 있으나, 중첩하지 않도록(도시되지 않음) 형성할 수도 있다. 이 때, 개구율을 증가시키기 위하여 화소 전극(190)을 데이터선(190)과 중첩하도록 형성하는 것은 저유전율 물질로 보호막(180)을 형성하여 데이터선(171)과 화소 전극(190) 사이의 신호 간섭을 감소시킬 수 있기 때문에 가능하다.
이러한 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법을 도2a 내지 도 7c를 참조하여 상세히 설명한다.
도 2a, 도 2b에 도시한 바와 같이, 투명한 절연 기판(140) 위에 게이트 배선(121, 123, 125)을 형성한다.(제1 마스크).
이하에서 게이트 배선의 형성 공정을 상세히 설명한다.
절연 기판(110) 위에 게이트 배선(121, 123, 125)이 형성되는 영역을 게이트 배선 영역(A), 절연 기판(110) 위에 게이트 배선(121, 123, 125)이 형성되지 않는 영역을 게이트 감광막 영역(B)이라 정의한다.
도 3a 내지 도 3c에는 게이트 배선의 형성 공정이 도시되어 있다.
도 3a에 도시된 바와 같이, 먼저, 감광막을 도포, 노광 및 현상하여 게이트 배선이 형성될 부분에서는 감광막이 제거되고 그 나머지 부분인 게이트 감광막 영역(B)에만 감광막이 남도록 게이트 감광막 패턴(PR)을 형성한다. 따라서, 게이트 배선 영역(A)에는 절연 기판(110)이 노출된다.
이러한 게이트 감광막 패턴(PR)의 측면은 역 테이퍼(Taper)가 형성되어 있거나, 수직에 가깝게 형성되어 있는 것이 바람직하다.
그리고, 도 3b에 도시된 바와 같이, 게이트 감광막 패턴(PR) 및 노출된 절연 기판(110) 위에 게이트 금속층(120A, 120B)을 증착한다. 이 경우 노출된 절연 기판(110) 위에 게이트 금속층(120B)이 증착되어 게이트 배선(120B)을 형성한다.일반적으로 게이트 감광막 패턴(PR)의 두께는 약 2㎛ 이고, 게이트 금속층(120A, 120B)의 두께는 2000Å 정도이므로 노출된 절연 기판(110) 위에 형성되어 있는 게이트 배선(120B)과 게이트 감광막 패턴(PR) 위에 적층되어 있는 게이트 금속층(120A)은 서로 연결되어 있지 않고 분리되어 있다.
다음으로, 도 3c에 도시된 바와 같이, 게이트 감광막 패턴(PR)을 제거하면 게이트 감광막 패턴(PR) 위에 증착되어 있는 게이트 금속층(120A)도 함께 제거되어 게이트 배선(120)이 완성된다.
이렇게 하면, 이 경우 종래 기술과는 달리 게이트 금속층(120A)의 식각 공정이 생략되므로 공정이 단순해진다.
다음으로, 도 4a 내지 도 4b에 도시한 바와 같이, 게이트 배선(121 123, 125)을 포함하는 기판 위에 질화 규소 또는 산화 규소를 도포하여 게이트 절연막(140)을 형성한다.
이후, 게이트 절연막(140) 위에 불순물이 도핑되지 않은 반도체층 및 n형 불순물이 고농도로 도핑된 반도체층을 형성한다. 이때 사용되는 반도체 물질로는 비정질 규소가 있다. 그리고 사진 식각 공정으로 불순물이 도핑된 반도체층 및 불순물이 도핑되지 않은 반도체층을 식각하여 게이트 절연막(140) 바로 위에 반도체층(151, 154, 159)과 저항성 접촉층(160A, 161, 169)을 형성한다. (제2 마스크)
도 5a, 도 5b에 도시한 바와 같이, 저항성 접촉층(160A, 161, 169)을 포함하는 기판 위에 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)을 형성한다. (제3 마스크)
이하에서 데이터 배선의 형성 공정을 상세히 설명한다.
저항성 접촉층(160A, 161, 169)을 포함하는 기판 위에 데이터 배선(171, 173, 175, 179)이 형성되는 영역을 데이터 배선 영역(C), 저항성 접촉층(160A, 161, 169)을 포함하는 기판 위에 데이터 배선(171, 173, 175, 179)이 형성되지 않는 영역을 데이터 감광막 영역(D)이라 정의한다.
도 6a 내지 도 6c에는 데이터 배선의 형성 공정이 도시되어 있다.
도 6a에 도시된 바와 같이, 먼저, 감광막을 도포, 노광 및 현상하여 데이터 배선이 형성될 부분에서는 감광막이 제거되고 그 나머지 부분인 데이터 감광막 영역(D)에만 감광막이 남도록 데이터 감광막 패턴(PR)을 형성한다. 따라서, 데이터 배선 영역(C)에는 저항성 접촉층(160A)이 노출된다.
이러한 데이터 감광막 패턴(PR)의 측면은 역 테이퍼(Taper)가 형성되어 있거나, 수직에 가깝게 형성되어 있는 것이 바람직하다.
그리고, 도 6b에 도시된 바와 같이, 데이터 감광막 패턴(PR) 및 노출된 저항성 접촉층(160A) 위에 데이터 금속층(170A, 170B)을 증착한다. 이 경우 노출된 저항성 접촉층(160A) 위에 데이터 금속층(170B)이 증착되어 데이터 배선(170B)을 형성한다. 일반적으로 데이터 감광막 패턴(PR)의 두께는 약 2㎛ 이고, 데이터 배선(170A, 170B)의 두께는 2000Å 정도이므로 노출된 저항성 접촉층(160A) 위에 형성되어 있는 데이터 배선(170B)과 데이터 감광막 패턴 위에 적층되어 있는 데이터 금속층(170A)은 서로 연결되어 있지 않고 분리되어 있다.
다음으로, 도 6c에 도시된 바와 같이, 데이터 감광막 패턴(PR)을 제거하면 데이터 감광막 패턴(PR) 위에 증착되어 있는 데이터 금속층(170A)도 함께 제거되어 데이터 배선(173, 175)이 완성된다.
소스 전극(173)의 일부는 반도체층을 벗어나 형성되고, 소스 전극과 드레인 전극(173, 175) 사이에 있는 반도체층은 채널부(154)가 된다. 채널부(154)는 소스 및 드레인 전극(173, 175)을 형성한 후 소스 및 드레인 전극(173, 175)을 식각 마스크로 하여 저항성 접촉층(160A)을 식각하여 제거함으로써 완성된다. 이 경우 저항성 접촉층은 소스부(163)와 드레인부(165)로 분리된다. 이때 채널부(154)의 상층부도 일정 부분이 식각될 수 있다.
따라서, 이렇게 하면 종래 기술과는 달리 데이터 금속층(170A)의 식각 공정이 생략되므로 공정이 단순해진다.
도 7a, 도 7b에 도시한 바와 같이, 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)을 포함하는 기판 전면에 절연 물질을 도포하여 보호막(180)을 형성한다. 그리고 사진 식각 공정으로 식각하여 제1 내지 제4 접촉구(181 내지 184)를 형성한다.(제4 마스크)
이후, 제1 내지 제4 접촉구(181 내지 184)를 포함하는 기판 위에 투명 도전층을 형성한 후 패터닝하여 화소 전극(190), 게이트 접촉 보조 부재(95) 및 데이터 접촉 보조 부재(97)를 형성한다. (제5 마스크)(도 1a 및 도 1b 참조)
본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판이 도 8a 및 도 8b에 도시되어 있다. 여기서, 앞서 도시된 도면에서와 동일한 참조부호는 동일한 기능을하는 동일한 부재를 가리킨다.
도 8a는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판을 도시한 배치도이고, 도 8b는 도 8a의 Ⅷb-Ⅷb′선에 대한 단면도이다.
도 8a 내지 도 8b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 제1 접합용 금속 패턴(211, 231, 251)과 제1 배선용 금속 패턴(212, 232, 252)의 이중층으로 이루어지는 게이트 배선(121, 123, 125)이 형성되어 있다. 제1 접합용 금속 패턴(211, 231, 251)은 제1 배선용 금속 패턴(212, 232, 252)과 절연 기판(110) 사이의 접합을 강화한다.
게이트 배선(121, 123, 125)은 가로방향으로 길게 형성되어 있는 게이트선(121), 게이트선(121)의 일부분인 게이트 전극(123)을 포함한다. 여기서, 게이트선의 한쪽 끝부분(125)은 외부회로와의 연결을 위하여 폭이 확장되어 있다.
그리고 게이트 배선(121, 123, 125)을 포함하는 기판 전면에 게이트 절연막(140)이 형성되어 있다.
게이트 전극(123)과 대응되는 부분의 게이트 절연막(140) 위에는 비정질 규소와 같은 반도체 물질로 형성한 반도체층(151, 154, 159)과, 비정질 규소와 같은 반도체 물질에 n형 불순물을 고농도로 도핑하여 형성한 저항성 접촉층(161, 163, 165, 169)이 형성되어 있다.
저항성 접촉층(161, 163, 165, 169) 및 게이트 절연막(140) 위에는 데이터 배선(171, 173, 175, 177, 179)이 형성되어 있다.
데이터 배선(171, 173, 175, 177, 179)은 게이트선(121)과 수직하게 교차하여 화소 영역을 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(163)에도 연결되는 소스 전극(173), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대 저항성 접촉층(165) 위에 형성되어 있는 드레인 전극(175)을 포함한다. 여기서, 데이터선의 한쪽 끝부분(179)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 그리고 유지 용량을 향상시키기 위해 게이트선(121)과 중첩되어 있는 유지 용량용 전극(177)을 형성할 수 있다.
이러한 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)들은 제2 접합용 금속 패턴(711, 731, 751, 791)과 제2 배선용 금속 패턴(712, 732, 752, 792)의 복수층으로 이루어진다. 데이터 배선(171, 173, 175, 179)을 이루는 제2 접합용 금속 패턴(711, 731, 751, 791)은 제2 배선용 금속 패턴(712, 732, 752, 792)과 저항성 접촉층(161, 163, 165, 169) 사이의 접합을 강화한다.
기판 위에 드레인 전극(175)을 노출하는 제1 접촉구(181), 게이트선의 끝부분(125)을 노출하는 제2 접촉구(182), 데이터선의 끝부분(125)을 노출하는 제3 접촉구(183), 유지 용량용 전극(177)을 노출하는 제4 접촉구(184)를 가지는 보호막(180)이 형성되어 있다.
그리고 보호막(180) 위에는 제1 및 제4 접촉구(181, 184)를 통해 각각 드레인 전극(175) 및 유지 용량용 전극(177)과 연결되는 화소 전극(190), 제2 접촉구(182)를 통해 게이트선의 끝부분(125)과 연결되는 게이트 접촉 보조 부재(95) 및 제3 접촉구(183)를 통해 데이터선의 끝부분(179)과 연결되는 데이터 접촉 보조 부재(97)가 형성되어 있다. 화소 전극(190)은 게이트선(121) 및 데이터선(171)과 일부 중첩하도록 형성하여 개구율을 높일 수도 있으나, 중첩하지 않도록(도시되지 않음) 형성할 수도 있다. 이 때, 개구율을 증가시키기 위하여 화소 전극(190)을 데이터선(190)과 중첩하도록 형성하는 것은 저유전율 물질로 보호막(180)을 형성하여 데이터선(171)과 화소 전극(190) 사이의 신호 간섭을 감소시킬 수 있기 때문에 가능하다.
이러한 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법을 도9a 내지 도 14b를 참조하여 상세히 설명한다.
도 9a, 도 9b에 도시한 바와 같이, 투명한 절연 기판(140) 위에 제1 접합용 금속 패턴(211, 231, 251)과 제1 배선용 금속 패턴(212, 232, 252)으로 이루어지는 게이트 배선(121, 123, 125)을 형성한다.(제1 마스크).
이하에서 게이트 배선의 형성 공정을 상세히 설명한다.
절연 기판(110) 위에 게이트 배선(121, 123, 125)이 형성되는 영역을 게이트 배선 영역(A), 절연 기판(110) 위에 게이트 배선(121, 123, 125)이 형성되지 않는 영역을 게이트 감광막 영역(B)이라 정의한다.
도 10a 내지 도 10c에는 게이트 배선의 형성 공정이 도시되어 있다.
도 10a에 도시된 바와 같이, 먼저, 감광막을 도포, 노광 및 현상하여 게이트 배선이 형성될 부분에서는 감광막이 제거되고 그 나머지 부분인 게이트 감광막 영역(B)에만 감광막이 남도록 게이트 감광막 패턴(PR)을 형성한다. 따라서, 게이트 배선 영역(A)에는 절연 기판(110)이 노출된다.
이러한 게이트 감광막 패턴(PR)의 측면은 역 테이퍼(Taper)가 형성되어 있거나, 수직에 가깝게 형성되어 있는 것이 바람직하다.
그리고, 도 10b에 도시된 바와 같이, 게이트 감광막 패턴(PR) 및 노출된 절연 기판(110) 위에 제1 접합층(201A, 201B), 제1 배선층(202A, 202B)을 순차적으로 적층한다. 이 경우 노출된 절연 기판(110) 위에 제1 접합층(201B), 제1 배선층(202B)이 순차적으로 적층되어 게이트 배선(120B)을 형성한다. 일반적으로 게이트 감광막 패턴(PR)의 두께는 약 2㎛ 이고, 제1 접합층(201A, 201B) 및 제1 배선층(202A, 202B)으로 이루어지는 게이트 금속층(120A, 120B)의 두께는 2000Å 정도이므로 노출된 절연 기판(110) 위에 형성되어 있는 게이트 배선(120B)과 게이트 감광막 패턴(PR) 위에 적층되어 있는 제1 접합층 및 제1 배선층의 이중층인 게이트 금속층(120A)은 서로 연결되어 있지 않고 분리되어 있다. 제1 접합층(201A, 201B)은 투명한 절연 기판(110)과 접합성이 좋은 금속들로서, 몰리브덴, 티타늄 등을 사용하는 것이 바람직하다. 제1 배선층(202A, 202B)은 제1 접합층(201A, 201B)보다 하부 기판과의 접합성은 떨어지나 저저항을 가지며 전도도가 우수하여 배선으로 사용하기에 적당한 금속으로, 예를 들어 구리를 사용하는 것이 바람직하다.
다음으로, 도 10c에 도시된 바와 같이, 게이트 감광막 패턴(PR)을 제거하면 게이트 감광막 패턴(PR) 위에 증착되어 있는 제1 접합층(201A, 201B) 및 제1 배선층(202A, 202B)의 이중층도 함께 제거되어 게이트 배선(120)이 완성된다.
이렇게 하면, 이 경우 종래 기술과는 달리 제1 접합층(201A, 201B) 및 제1 배선층 (202A, 202B)의 이중층의 식각 공정이 생략되므로 공정이 단순해진다.
다음으로, 도 11a 내지 도 11b에 도시한 바와 같이, 게이트 배선(121 123,125)을 포함하는 기판 위에 질화 규소 또는 산화 규소를 도포하여 게이트 절연막(140)을 형성한다.
이후, 게이트 절연막(140) 위에 불순물이 도핑되지 않은 반도체층 및 n형 불순물이 고농도로 도핑된 반도체층을 형성한다. 이때 사용되는 반도체 물질로는 비정질 규소가 있다. 그리고 사진 식각 공정으로 불순물이 도핑된 반도체층 및 불순물이 도핑되지 않은 반도체층을 식각하여 게이트 절연막(140) 바로 위에 반도체층(151, 154, 159)과 저항성 접촉층(160A, 161, 169)을 형성한다. (제2 마스크)
도 12a, 도 12b에 도시한 바와 같이, 저항성 접촉층(160A, 161)을 포함하는 기판 위에 제2 접합용 금속 패턴(711, 731, 751, 791) 및 제2 배선용 금속 패턴(712, 732, 752, 792)의 복수층인 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)을 형성한다. (제3 마스크)
이하에서 데이터 배선의 형성 공정을 상세히 설명한다.
저항성 접촉층(160A, 161, 169)을 포함하는 기판 위에 데이터 배선(171, 173, 175, 179)이 형성되는 영역을 데이터 배선 영역(C), 저항성 접촉층(160A, 161, 169) 위에 데이터 배선(171, 173, 175, 179)이 형성되지 않는 영역을 데이터 감광막 영역(D)이라 정의한다.
도 13a 내지 도 13c에는 데이터 배선의 형성 공정이 도시되어 있다.
도 13a에 도시된 바와 같이, 먼저, 감광막을 도포, 노광 및 현상하여 데이터 배선이 형성될 부분에서는 감광막이 제거되고 그 나머지 부분인 데이터 감광막 영역(D)에만 감광막이 남도록 데이터 감광막 패턴(PR)을 형성한다. 따라서, 데이터 배선 영역(C)에는 저항성 접촉층(160A)이 노출된다.
이러한 데이터 감광막 패턴(PR)의 측면은 역 테이퍼(Taper)가 형성되어 있거나, 수직에 가깝게 형성되어 있는 것이 바람직하다.
그리고, 도 13b에 도시된 바와 같이, 데이터 감광막 패턴(PR) 및 노출된 저항성 접촉??(160A) 위에 제2 접합층(701A, 701B), 제2 배선층(702A, 702B)을 순차적으로 적층한다. 이 경우 노출된 저항성 접촉측(160A) 위에 제2 접합층(701B), 제2 배선층(702B)이 순차적으로 적층되어 데이터 배선(170B)을 형성한다. 일반적으로 데이터 감광막 패턴(PR)의 두께는 약 2㎛ 이고, 데이터 배선(170A, 170B)의 두께는 2000Å 정도이므로 노출된 저항성 접촉층(160A) 위에 형성되어 있는 데이터 배선(170B)과 데이터 감광막 패턴(PR) 위에 적층되어 있는 제2 접합층(701A) 및 제2 배선층(702A)의 이중층은 서로 연결되어 있지 않고 분리되어 있다. 제2 접합층(701B)은 저항성 접촉층(160A, 161)과 접합성이 좋은 금속들로서 Si와 확산에 의해 반응하지 않는 금속인 것이 바람직하다. 이러한 금속으로는 몰리브덴, 티타늄 등을 사용하는 것이 바람직하다. 제2 배선층(702B)은 저저항을 가지며 전도도가 우수하여 배선으로 사용하기에 적당한 금속으로, 예를 들어 구리를 사용하는 것이 바람직하다.
다음으로, 도 13c에 도시된 바와 같이, 데이터 감광막 패턴(PR)을 제거하면 데이터 감광막 패턴(PR) 위에 증착되어 있는 제2 접합층(701A) 및 제2 배선층(702A)의 이중층도 함께 제거되어 데이터 배선(173, 175)이 완성된다.
소스 전극(173)의 일부는 반도체층을 벗어나 형성되고, 소스 전극과 드레인 전극(173, 175) 사이에 있는 반도체층은 채널부(154)가 된다. 채널부(154)는 소스 및 드레인 전극(173, 175)을 형성한 후 소스 및 드레인 전극(173, 175)을 식각 마스크로 하여 저항성 접촉층(160A)을 식각하여 제거함으로써 완성된다. 이 경우 저항성 접촉층은 소스부(163)와 드레인부(165)로 분리된다. 이때 채널부(154)의 상층부도 일정 부분이 식각될 수 있다.
따라서, 이렇게 하면 종래 기술과는 달리 제2 접합층(701A, 701B) 및 제2 배선층(702A, 702B)의 이중층의 식각 공정이 생략되므로 공정이 단순해진다.
도 14a, 도 14b에 도시한 바와 같이, 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)을 포함하는 기판 전면에 절연 물질을 도포하여 보호막(180)을 형성한다. 그리고 사진 식각 공정으로 식각하여 제1 내지 제4 접촉구(181 내지 184)를 형성한다.(제4 마스크)
이후, 제1 내지 제4 접촉구(181 내지 184)를 포함하는 기판 위에 투명 도전층을 형성한 후 패터닝하여 화소 전극(190), 게이트 접촉 보조 부재(95) 및 데이터 접촉 보조 부재(97)를 형성한다. (제5 마스크)(도 8a 및 도 8b 참조)
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.
본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 게이트 배선 및 데이터 배선을 형성하기 위한 식각 공정 없이 게이트 배선 및 데이터 배선을 형성함으로써 공정을 단순화할 수 있다는 장점이 있다.

Claims (8)

  1. 절연 기판 위에 게이트 배선을 형성하는 단계,
    상기 게이트 배선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층 및 저항성 접촉층을 형성하는 단계,
    상기 저항성 접촉층 위에 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선 위에 보호막을 증착하는 단계,
    상기 보호막 위에 상기 드레인 전극과 접촉구를 통해 연결되는 화소 전극을 형성하는 단계
    를 포함하고,
    절연 기판 위에 게이트 배선이 형성되는 영역을 게이트 배선 영역, 절연 기판 위에 게이트 배선이 형성되지 않는 영역을 게이트 감광막 영역이라 할 때,
    상기 게이트 배선을 형성하는 단계는
    상기 절연 기판 위에 감광막을 형성하는 단계,
    상기 게이트 배선 영역에서 감광막을 제거하여 상기 게이트 감광막 영역에 게이트 감광막 패턴을 형성하는 단계,
    상기 게이트 감광막 패턴 및 절연 기판 위에 게이트 금속층을 증착하는 단계,
    상기 게이트 감광막 패턴을 제거하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  2. 제1항에서,
    상기 게이트 감광막 패턴의 측면은 역 테이퍼가 형성되는 박막 트랜지스터 표시판의 제조 방법.
  3. 제2항에서,
    상기 게이트 배선은 제1 접합층 및 제1 배선층의 이중층으로 형성되는 박막 트랜지스터 표시판의 제조 방법.
  4. 제3에서,
    상기 제1 접합층은 몰리브덴, 티타늄 중의 어느 하나인 박막 트랜지스터 표시판의 제조 방법.
  5. 절연 기판 위에 게이트 배선을 형성하는 단계,
    상기 게이트 배선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층 및 저항성 접촉층을 형성하는 단계,
    상기 저항성 접촉층 위에 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선 위에 보호막을 증착하는 단계,
    상기 보호막 위에 상기 드레인 전극과 접촉구를 통해 연결되는 화소 전극을 형성하는 단계
    를 포함하고,
    저항성 접촉층을 포함하는 절연 기판 위에 데이터 배선이 형성되는 영역을 데이터 배선 영역, 저항성 접촉층을 포함하는 절연 기판 위에 데이터 배선이 형성되지 않는 영역을 데이터 감광막 영역이라 할 때,
    상기 데이터 배선을 형성하는 단계는
    상기 저항성 접촉층 위에 감광막을 형성하는 단계,
    상기 데이터 배선 영역에서 감광막을 제거하여 상기 게이트 감광막 영역에 데이터 감광막 패턴을 형성하는 단계,
    상기 데이터 감광막 패턴 및 저항성 접촉층 위에 데이터 금속층을 증착하는 단계,
    상기 데이터 감광막 패턴을 제거하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  6. 제5항에서,
    상기 데이터 감광막 패턴의 측면은 역 테이퍼가 형성되는 박막 트랜지스터 표시판의 제조 방법.
  7. 제6항에서,
    상기 데이터 배선은 제2 접합층 및 제2 배선층의 이중층으로 형성되는 박막 트랜지스터 표시판의 제조 방법.
  8. 제7에서,
    상기 제2 접합층은 몰리브덴, 티타늄 중의 어느 하나인 박막 트랜지스터 표시판의 제조 방법.
KR1020030025564A 2003-04-22 2003-04-22 박막 트랜지스터 표시판의 제조 방법 KR20040091483A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030025564A KR20040091483A (ko) 2003-04-22 2003-04-22 박막 트랜지스터 표시판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030025564A KR20040091483A (ko) 2003-04-22 2003-04-22 박막 트랜지스터 표시판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20040091483A true KR20040091483A (ko) 2004-10-28

Family

ID=37372136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030025564A KR20040091483A (ko) 2003-04-22 2003-04-22 박막 트랜지스터 표시판의 제조 방법

Country Status (1)

Country Link
KR (1) KR20040091483A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110076578A (ko) * 2009-12-29 2011-07-06 엘지디스플레이 주식회사 배선 형성 방법 및 이를 이용한 액정표시장치 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110076578A (ko) * 2009-12-29 2011-07-06 엘지디스플레이 주식회사 배선 형성 방법 및 이를 이용한 액정표시장치 제조방법

Similar Documents

Publication Publication Date Title
KR100338480B1 (ko) 액정표시장치및그제조방법
KR100870013B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
TWI249641B (en) Thin film transistor array panel
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100878242B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100848100B1 (ko) 박막 트랜지스터 기판 및 그의 제조방법
KR20040091483A (ko) 박막 트랜지스터 표시판의 제조 방법
KR100878268B1 (ko) 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
KR20010096804A (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100686232B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100848102B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100915351B1 (ko) 박막 트랜지스터 표시판
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100870008B1 (ko) 박막 트랜지스터 기판
KR100870019B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100870014B1 (ko) 박막 트랜지스터 기판
KR100895309B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR100878276B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20060017330A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR100940571B1 (ko) 박막 트랜지스터 표시판
KR20040091484A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050090679A (ko) 박막 트랜지스터 기판의 제조방법
KR20060059579A (ko) 박막 트랜지스터 기판의 제조방법
KR20060053497A (ko) 박막 트랜지스터 기판의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid