KR20040088241A - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR20040088241A
KR20040088241A KR1020030022364A KR20030022364A KR20040088241A KR 20040088241 A KR20040088241 A KR 20040088241A KR 1020030022364 A KR1020030022364 A KR 1020030022364A KR 20030022364 A KR20030022364 A KR 20030022364A KR 20040088241 A KR20040088241 A KR 20040088241A
Authority
KR
South Korea
Prior art keywords
subfield
subfields
selective
period
write
Prior art date
Application number
KR1020030022364A
Other languages
English (en)
Other versions
KR100508242B1 (ko
Inventor
양희찬
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0022364A priority Critical patent/KR100508242B1/ko
Publication of KR20040088241A publication Critical patent/KR20040088241A/ko
Application granted granted Critical
Publication of KR100508242B1 publication Critical patent/KR100508242B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 한 프레임 기간 내에 선택적 쓰기와 선택적 소거를 병행할 때 계조의 선형성을 확보할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널의 구동방법은 한 프레임 기간의 일부 기간 내에 쓰기 데이터펄스를 이용하여 온셀들을 선택하는 적어도 하나 이상의 선택적 쓰기 서브필드들을 배치하는 단계와, 선택적 쓰기 서브필드가 배치된 기간을 제외한 한 프레임 기간의 나머지 기간 내에 소거 데이터펄스를 이용하여 온셀들 중에서 오프셀을 선택하는 적어도 하나 이상의 선택적 소거 서브필드들을 배치하는 단계를 포함하며, 선택적 소거 서브필드들은 실제 표현하고자 하는 계조값에 비하여 낮은 휘도가중치를 갖도록 설정된다.

Description

플라즈마 디스플레이 패널의 구동방법{Method of Driving Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로 특히, 한 프레임 기간 내에 선택적 쓰기와 선택적 소거를 병행할 때 계조의 선형성을 확보할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe 또는 Ne+Xe 가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 축적된 벽전하를 이용하여 방전에 필요한 전압을 낮추게 되며, 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에형성되어진 주사전극(30Y) 및 유지전극(30Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.
주사전극(30Y)과 유지전극(30Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다. 투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사전극(30Y)과 유지전극(30Z)이 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링으로부터 상부 유전체층(14)을 보호하고 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(20X)은 주사전극(30Y) 및 유지전극(30Z)과 교차되는 방향으로 형성된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22)과 격벽(24)이 형성된다. 하부 유전체층(22)과 격벽(24)의 표면에는 형광체층(26)이 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기·발광되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe 또는 Ne+Xe 등의 불활성 혼합가스가 주입된다.
이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다.
256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 리셋기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다. 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에, 서스테인 기간 및 그 방전횟수는 각 서브필드에서 2n(단, n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.
이와 같은 PDP의 구동방법은 어드레스 방전에 의해 선택되는 방전셀의 발광여부에 따라 선택적 쓰기(Selective writing) 방식과 선택적 소거(Selective erasing) 방식으로 대별된다.
선택적 쓰기방식은 리셋기간에 전화면을 끈 후, 어드레스 기간에 선택된 방전셀들을 켜게 된다. 서스테인 기간에는 어드레스 방전에 의해 선택된 방전셀들의방전을 유지시킴으로써 화상을 표시하게 된다.
선택적 쓰기 방식에 있어서, 주사전극(30Y)에 공급되는 스캔펄스(Scan pulse)는 그 펄스폭이 대략 3㎲ 이상으로 설정되어 방전셀 내에 충분한 벽전하를 형성하여야 한다.
PDP가 VGA(Video Graphics Array) 급의 해상도를 가지면 총 480 라인의 주사라인들을 가지게 된다. 따라서, 선택적 쓰기방식은 한 프레임 기간(16.67ms) 내에 8 개의 서브필드를 포함할 때, 한 프레임 내에 필요한 어드레스 기간이 총 11.52ms가 필요하게 된다. 이에 비하여, 서스테인 기간은 수직동기신호(Vsync)를 고려하여 3.05ms가 할당된다. 여기서, 어드레스 기간은 한 프레임당 3㎲(스캔펄스의 펄스폭)×480 라인×8(서브필드 수)로 산출된다. 서스테인기간은 한 프레임 시간(16.67ms)에서 11.52ms의 어드레스 기간, 0.3ms의 1회 리셋기간, 100μs×8 서브필드의 소거기간 및 1ms의 수직동기신호(Vsync) 여유기간을 뺀(16.67ms-11.52ms-0.3ms-1ms-0.8ms) 나머지 기간이다.
PDP는 서브필드들의 조합에 의해 화상의 계조를 구현하는 특성 때문에 동영상에서 의사윤곽 노이즈(Contour noise)가 발생되기도 한다. 의사윤곽 노이즈가 발생되면 화면 상에서 의사윤곽이 나타나게 되므로 표시품질이 떨어지게 된다. 예를 들어, 화면의 좌측반이 128의 계조값으로 표시되고 화면의 우측반이 127의 계조값으로 표시된 후, 화면이 좌측으로 이동되면 계조값 128과 127 사이의 경계부분에 피크 화이트(Peak White) 즉, 흰띠가 나타나게 된다. 이와 반대로, 화면의 좌측반이 128의 계조값으로 표시되고 화면의 우측반이 127의 계조값으로 표시된 화면이우측으로 이동되면 계조값 127과 128 사이의 경계부분에 흑레벨(Black level) 즉, 검은띠가 나타나게 된다.
동영상 의사윤곽 노이즈를 제거하기 위한 방법으로는 하나의 서브필드를 분할하여 1∼2개의 서브필드를 추가하는 방법, 서브필드의 순서를 재배열하는 방법, 서브필드를 추가하고 서브필드의 순서를 재배열하는 방법 및 오차확산방법 등이 제안되고 있다. 그러나 선택적 쓰기방식은 동화상 의사윤곽 노이즈를 제거하기 위하여 서브필드를 추가시키게 되면 서스테인 기간이 부족하게 되거나 서스테인 기간이 할당될 수 없게 된다. 예를 들어, 선택적 쓰기방식에서 8 개의 서브필드들 중 두 개의 서브필드들이 분할되어 한 프레임이 10 개의 서브필드들을 포함하면, 표시기간 즉, 서스테인 기간이 다음과 같이 절대적으로 부족하게 된다. 한 프레임이 10 개의 서브필드들을 포함하게 되면, 어드레스 기간은 한 프레임당 3㎲(스캔펄스의 펄스폭)×480 라인×10(서브필드 수)으로 산출된 14.4ms이다. 이에 비하여, 서스테인기간은 한 프레임당 14.4ms의 어드레스 기간, 0.3ms의 1회 리셋기간, 100㎲×10(서브필드 수)의 소거기간 및 1ms의 수직동기신호(Vsync) 여유기간을 뺀(16.67ms-14.4ms-0.3ms-1ms-1ms) 나머지 기간인 -0.03ms이다.
이와 같이 선택적 쓰기방식에 있어서, 한 프레임이 8 개의 서브필드들로 구성되면 3ms 정도의 서스테인 기간이 확보될 수 있지만 한 프레임이 10 개의 서브필드들로 구성되면 서스테인기간을 위한 시간확보가 불가능하게 된다. 이러한 문제점을 극복하기 위하여, 한 화면을 분할구동시키는 방법이 있지만 구동 드라이브 IC들이 그 만큼 추가되어야 하므로 제조원가가 증가되는 또 다른 문제점이 있다.
선택적 쓰기방식의 콘트라스트 특성은 다음과 같다. 선택적 쓰기 방식에 있어서, 한 프레임이 8 개의 서브필드들로 구성된 경우에 3.05ms의 서스테인기간 전체에 지속적으로 화면이 켜지면 피크 화이트(Peak White) 밝기에 해당하는 300cd/m2만큼의 광이 발생한다. 이에 비하여, 한 프레임 내에서 1회의 리셋기간에만 화면이 켜지고 그 이외의 기간에 화면이 꺼진 상태를 유지하면 블랙(Black)에 해당하는 0.7cd/m2만큼의 광이 발생한다. 따라서, 선택적 쓰기방식의 암실 콘트라스트비(Contrast ratio)는 430 : 1 수준이다.
선택적 소거방식은 리셋기간에 전화면을 쓰기 방전시켜 전화면을 켠 후에, 어드레스 기간에 선택된 방전셀들을 끄게 된다. 이어서, 서스테인 기간에는 어드레스 방전에 의해 선택되지 않은 방전셀들만을 서스테인 방전시킴으로써 화상을 표시하게 된다.
선택적 소거방식에 있어서, 어드레스 방전시 선택된 방전셀들의 벽전하 및 공간전하를 소거시킬 수 있도록 대략 1㎲의 선택적 소거 데이터 펄스가 어드레스전극(20X)에 공급된다. 이와 동시에, 주사전극(30Y)에는 선택적 소거 데이터 펄스와 동기되는 대략 1㎲의 스캔펄스가 공급된다.
PDP가 VGA 급의 해상도인 경우에, 선택적 소거방식은 한 프레임 기간(16.67ms)이 8 개의 서브필드들로 구성되면 한 프레임 내에 필요한 어드레스 기간이 총 3.84ms에 불과하게 된다. 이에 비하여, 서스테인 기간은 수직동기신호(Vsync)를 고려하여 10.73ms 정도로 충분히 할당될 수 있게 된다. 여기서, 어드레스 기간은 한 프레임당 1㎲(스캔펄스의 펄스폭)×480 라인×8(서브필드 수)로 산출된다. 서스테인기간은 한 프레임당 3.84ms의 어드레스 기간, 0.3ms의 1회 리셋기간, 1ms의 수직동기신호(Vsync) 여유기간, 100㎲×8(서브필드 수)의 전면 쓰기(writing) 기간을 뺀(16.67ms-3.84ms-0.3ms-1ms-0.8ms) 나머지 기간이다.
이와 같이 선택적 소거방식에서는 어드레스 기간이 작은 만큼 서브필드 수를 늘려도 표시기간인 서스테인 기간을 확보할 수 있다. 한 프레임 내에서 도 3과 같이 서브필드(SF1내지SF10)를 10 개로 증가시키게 되면 어드레스 기간은 한 프레임당 1㎲(스캔펄스의 펄스폭)×480 라인×10(서브필드 수)로 산출된 4.8ms이다. 이에 비하여, 서스테인기간은 한 프레임당 4.8ms의 어드레스 기간, 0.3ms의 1회 리셋기간, 100μs×10(서브필드 수)의 전면 쓰기기간 및 1ms의 수직동기신호(Vsync) 여유기간을 뺀(16.67ms-4.8ms-0.3ms-1ms-1ms) 나머지 기간인 9.57ms이다. 따라서, 선택적 소거방식은 서브필드 수를 10개로 증가시키더라도 선택적 쓰기방식에서 서브필드 수가 8 개인 경우보다도 3 배 이상의 서스테인 기간을 확보할 수 있으므로 256 계조로 밝은 화면을 구현할 수 있게 된다.
그러나 선택적 소거방식은 비표시기간인 전면 쓰기기간에 전화면이 켜지게 되므로 콘트라스트가 낮은 단점이 있다.
선택적 소거방식에 있어서, 도 3과 같이 10 개의 서브필드들(SF1내지SF10)로 구성된 한 프레임 내에 9.57ms의 서스테인기간에 전화면이 지속적으로 켜지면 피크 화이트(Peak White) 밝기에 해당하는 950cd/m2만큼의 광이 발생한다. 그리고 한프레임 내에서 1회의 리셋기간에서 발생되는 0.7cd/m2의 밝기와 전면 쓰기 기간에서 발생되는 1.5cd/m2×10(서브필드 수)의 밝기가 더해진 15.7cd/m2의 밝기가 블랙(Black)에 해당하는 밝기이다. 따라서, 한 프레임이 10 개의 서브필드들(SF1내지SF10)로 구성되면 선택적 소거방식의 암실 콘트라스트비(Contrast ratio)는 950 : 15.7=60 : 1 수준이므로 콘트라스트가 낮을 수 밖에 없다. 그 결과, 선택적 소거방식의 구동방법은 서스테인 기간이 충분히 확보되는 만큼 화면이 밝은데 비하여 콘트라스트가 나쁘기 때문에 화면이 선명하지 못하고 뿌옇게 화상이 느껴지게 된다.
이와 같이 콘트라스트가 나쁜 문제점을 극복하기 위하여, 도 4와 같이 프레임당 한 번만 전면 쓰기하고 매 서브필드(SF1내지SF10) 마다 필요 없는 방전셀들을 꺼나가는 방법이 제안된 바 있다. 그러나 이 방법은 이전 서브필드가 반드시 켜져 있어야만 다음 서브필드가 구동될 수 있으므로 계조 수가 서브필드의 개수+1 개 밖에 되지 않으므로 화질이 나쁜 문제점이 있다. 즉, 한 프레임이 10 개의 서브필드들을 포함한다면 아래의 표 1과 같이 계조 수는 11개가 된다.
계조 SF1(1) SF2(2) SF3(4) SF4(8) SF5(16) SF6(32) SF7(48) SF8(48) SF9(48) SF10(48)
0 × × × × × × × × × ×
1 ○ × × × × × × × × ×
3 ○ ○ × × × × × × × ×
7 ○ ○ ○ × × × × × × ×
15 ○ ○ ○ ○ × × × × × ×
31 ○ ○ ○ ○ ○ × × × × ×
63 ○ ○ ○ ○ ○ ○ × × × ×
111 ○ ○ ○ ○ ○ ○ ○ × × ×
159 ○ ○ ○ ○ ○ ○ ○ ○ × ×
207 ○ ○ ○ ○ ○ ○ ○ ○ ○ ×
255 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
여기서, 'SFx'는 x 번째 서브필드를 의미하며, '(y)는 해당 서브필드에 설정된 휘도 가중치를 십진수 y로 표현한 것이다. 그리고 '○'는 해당 서브필드가 켜진 상태를 나타내고 '×'는 해당 서브필드가 꺼진 상태를 나타낸다.
이 경우, 적색, 녹색 및 청색의 모든 조합을 하더라도 1331 색밖에 표현되지 않으므로 1670만 색의 트루컬러(True color)에 비하여 색표현 능력이 현저히 부족하게 된다. 이와 같은 방식의 PDP는 9.57ms의 표시기간에서 전화면이 켜질 때의 950cd/m2의 피크 화이트와 1회의 리셋기간에서 발생되는 0.7cd/m2의 밝기와 1회의 전면 쓰기 기간에서 발생되는 1.5cd/m2의 밝기가 더해진 2.2cd/m2의 블랙에 의해 430 : 1의 암실 콘트라스트비를 가진다.
전술한 바와 같이, 종래의 PDP 구동방법에 있어서 선택적 쓰기 방식은 어드레스 기간 동안 선택적으로 방전셀들을 켜기 위한 데이터펄스와 스캔펄스가 3㎲ 이상의 펄스폭을 가져야 하기 때문에 고속으로 구동할 수 없게 된다. 선택적 소거 방식은 선택적 쓰기 방식에 비하여 방전셀들을 선택적으로 끄기 위한 데이터펄스와 스캔펄스가 대략 1㎲ 정도이므로 고속으로 구동할 수 있는 장점이 있는데 반하여,비표시기간인 리셋기간에 전화면의 방전셀들을 켜기 때문에 콘트라스트가 나쁜 단점이 있다.
이와 같은 종래의 선택적 쓰기 방식이나 선택적 소거 방식 각각의 문제점을 해결하고자, 본원 출원인은 기출원된 대한민국 특허 출원 제2000-12669호, 제2000-53214호, 제2001-3003호, 제2001-6492호 등을 통하여 한 프레임 기간 내에 다수의 선택적 쓰기 서브필드와 다수의 선택적 소거 서브필드를 배치하여 고속구동과 고 콘트라스트를 모두 만족할 수 있는 방안(이하, "SWSE 방식"이라 약칭한다)을 제안한 바 있다. 그런데 기출원된 SWSE 방식의 경우에는 계조가 선형적으로 표현되지 않는 문제점이 있다.
따라서, 본 발명의 목적은 한 프레임 기간 내에 선택적 쓰기와 선택적 소거를 병행할 때 계조의 선형성을 확보할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법을 제공하는 것이다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 종래의 플라즈마 디스플레이 패널의 구동방법에 있어서 8 개의 서브필드들이 포함된 종래의 한 프레임을 나타내는 도면.
도 3은 종래의 플라즈마 디스플레이 패널의 구동방법에 있어서 10 개의 서브필드들이 포함되고 전면 쓰기 방전이 매 서브필드마다 선행되는 한 프레임 구성을 나타내는 도면.
도 4는 종래의 플라즈마 디스플레이 패널의 구동방법에 있어서 10 개의 서브필드들이 포함되고 전면 쓰기 방전이 1회 포함된 한 프레임 구성을 나타내는 도면.
도 5는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서 한 프레임의 구성을 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y,12Z : 투명전극
13Y,13Z : 버스전극 14,22 : 유전체층
16 : 보호막 18 : 하부기판
20X : 어드레스전극 24 : 격벽
26 : 형광체층 30Y : 주사전극
30Z : 유지전극
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 구동방법은 한 프레임 기간의 일부 기간 내에 쓰기 데이터펄스를 이용하여 온셀들을 선택하는 적어도 하나 이상의 선택적 쓰기 서브필드들을 배치하는 단계와, 선택적 쓰기 서브필드가 배치된 기간을 제외한 한 프레임 기간의 나머지 기간 내에 소거 데이터펄스를 이용하여 온셀들 중에서 오프셀을 선택하는 적어도 하나 이상의 선택적 소거 서브필드들을 배치하는 단계를 포함하며, 선택적 소거 서브필드들은 실제 표현하고자 하는 계조값에 비하여 낮은 휘도가중치를 갖도록 설정된다.
상기 선택적 소거 서브필드들의 휘도가중치는 선택적 쓰기 서브필드의 마지막 서브필드에서 표현되는 계조값과 대략 동일한 계조값이 표현되도록 설정된다.
상기 선택적 소거 서브필드들의 휘도 가중치는 마지막 선택적 쓰기 서브필드의 휘도 가중치보다 낮게 설정된다.
상기 선택적 소거 서브필드들의 휘도 가중치는 이전 서브필드의 휘도 가중치보다 낮게 설정된다.
상기 선택적 소거 서브필드들은 실제 표현하고자 하는 계조값을 이용하여 데이터를 맵핑한다.
본 발명의 플라즈마 디스플레이 패널의 구동방법은 데이터의 로드가 많은 서브필드에 실제 표현하고자 하는 계조값에 대응하는 휘도가중치를 설정하는 단계와, 데이터의 로드가 적은 서브필드에 실제 표현하고자 하는 계조값보다 낮은 휘도가중치를 설정하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 5를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5는 본 발명의 일반적인 SWSE 방식의 구동방법에 있어서 한 프레임의 구성을 나타내는 도면이다.
도 5를 참조하면, 한 프레임은 적어도 하나 이상의 서브필드를 포함하는 선택적 쓰기 서브필드(WSF)와, 적어도 하나 이상의 서브필드를 포함하는 선택적 소거 서브필드(ESF)를 포함한다.
선택적 쓰기 서브필드(WSF)는 m(단, m은 0보다 큰 양의 정수) 개의 서브필드들(SF1 내지 SFm)을 포함한다. m 번째 서브필드(SFm)를 제외한 제1 내지 제m-1 서브필드들(SF1 내지 SFm-1) 각각은 전화면의 셀들에 일정한 양의 벽전하를 균일하게 형성하기 위한 리셋기간, 쓰기방전을 이용하여 온셀들(on-cells)을 선택하는 선택적 쓰기 어드레스 기간(이하, 쓰기 어드레스기간), 선택된 온셀에 대하여 서스테인 방전을 일으키는 서스테인 기간 및 서스테인 방전 후 셀 내의 벽전하를 소거시키기 위한 포스트 소거기간으로 나뉘어진다. 선택적 쓰기 서브필드(WSF)의 마지막 서브필드인 제m 서브필드(SFm)는 리셋기간, 쓰기 어드레스기간 및 서스테인 기간으로 나뉘어진다. 선택적 쓰기 서브필드(WSF)의 리셋기간, 쓰기 어드레스 기간 및 소거기간은 각 서브필드(SF1 내지 SFm)마다 동일한 반면에 서스테인 기간은 미리 설정된 휘도 가중치가 동일하거나 다르게 설정될 수 있다.
선택적 소거 서브필드(ESF)는 n-m(단, n은 m 보다 큰 양의 정수) 개의 서브필드들(SFm+1 내지 SFn)을 포함한다. 제m+1 내지 제n 서브필드들(SFm+1 내지 SFn) 각각은 소거방전을 이용하여 오프셀(off-cell)을 선택하기 위한 선택적 소거 어드레스기간(이하, "소거 어드레스 기간"이라 한다) 및 온셀들에 대하여 서스테인 방전을 일으키기 위한 서스테인기간으로 나뉘어진다.
선택적 소거 서브필드(ESF)의 서브필드들(SFm+1 내지 SFn)에 있어서 소거 어드레스 기간은 동일하게 설정되고 서스테인기간은 휘도 상대비에 따라 동일하게 설정되거나 상이하게 설정될 수 있다.
어드레스를 위한 데이터 코딩방법에 대하여 설명하면 다음과 같다. 휘도 상대비(가중치)가 '20, 21, 22, 23, 24, 25'으로 각각 다르게 설정된 6 개의 선택적 쓰기 서브필드(SF1 내지 SF6)와 휘도 상대비가 '25'로 동일하게 설정된 6 개의 선택적 소거 서브필드(SF7 내지 SF12)를 한 프레임으로 구성한다고 가정할 때, 서브필드들(SF1 내지 SFn)의 조합에 의해 표현되는 계조레벨과 코딩방법은 아래의 표 2와 같다.
계조 SF1(1) SF2(2) SF3(4) SF4(8) SF5(16) SF6(32) SF7(32) SF8(32) SF9(32) SF10(32) SF11(32) SF12(32)
0∼31 바이너리코딩 × × × × × × ×
32∼63 바이너리코딩 ○ × × × × × ×
64∼95 바이너리코딩 ○ ○ × × × × ×
96∼127 바이너리코딩 ○ ○ ○ × × × ×
128∼159 바이너리코딩 ○ ○ ○ ○ × × ×
160∼191 바이너리코딩 ○ ○ ○ ○ ○ × ×
192∼223 바이너리코딩 ○ ○ ○ ○ ○ ○ ×
224∼255 바이너리코딩 ○ ○ ○ ○ ○ ○ ○
표 2에서 알 수 있는 바, 프레임의 앞쪽에 배치된 제1 내지 제5 서브필드들(SF1 내지 SF5)은 바이너리 코딩(Binary coding)으로 셀의 휘도를 결정하여 계조값을 표현한다. 그리고 제6 내지 제12 서브필드들(SF6 내지 SF12)은 소정의 계조값 이상에서 리니어 코딩(Linear coding)으로 셀의 휘도를 결정하여 계조값을 표현하게 된다. 예를 들어, 계조값 '11'에 해당하는 셀은 바이너리 코드 조합에 의하여 휘도 상대비가 각각 20(1), 21(2), 23(8)인 제1 서브필드(SF1), 제2 서브필드(SF2) 및 제4 서브필드(SF4)에서 온셀로 선택되어 켜지게 되고 나머지 서브필드들에서 오프셀로 선택되어 꺼지게 된다. 이에 비하여, 계조값 '74'에 해당하는 셀은 바이너리 코드 조합에 의하여 제2 및 제4 서브필드(SF2,SF4)에서 온셀로 선택됨과 아울러 리니어 코드 조합에 의하여 제6 및 제7 서브필드(SF6,SF7)에서 온셀로 선택되어 켜지고 나머지 서브필드들에서 오프셀로 선택되어 꺼지게 된다.
선택적 소거 서브필드(ESF)인 제7 내지 제12 서브필드들(SF7내지SF12) 각각은 다음 서브필드들로 전이될 때마다 온셀들 중에서 오프셀들을 선택하게 된다. 다시 말하여, 선택적 소거 서브필드(WSF)인 제7 내지 제12 서브필드들(SF7 내지 SF12) 각각은 이전 서브필드에서 켜졌던 온셀들 중에서 필요 없는 셀들을 순차적으로 꺼나가면서 오프셀을 선택하게 된다. 이 때문에 소정 계조값 이상으로 켜지는 온셀들은 선택적 쓰기 서브필드(WSF)의 마지막 서브필드인 제6 서브필드(SF6)나 이전 선택적 소거 서브필드(ESF)에서 반드시 켜져 있어야 한다.
예컨대, 제6 서브필드(SF6)에서 선택된 온셀들 중에서 제7 서브필드(SF7)에서 꺼지는 오프셀들이 선택되고 제7 서브필드(SF6)에서 남아 있는 온셀들 중에서 제8 서브필드(SF8)에서 꺼지는 오프셀들이 선택된다. 따라서, 선택적 소거 서브필드(ESF)의 제7 내지 제12 서브필드(SF7)에는 소거 어드레스기간 전에 전화면의 셀들을 온셀로써 켜기 위한 별도의 쓰기 방전이 필요 없게 된다.
이렇게 한 프레임이 선택적 쓰기 서브필드들(WSF)과 선택적 소거서브필드들(ESF)이 표 2와 같이 배치될 때, PDP가 VGA 급의 해상도 즉, 480 라인의 주사라인을 갖는 경우에 어드레스 기간은 총 11.52ms가 필요하다. 이에 비하여, 서스테인 기간은 3.35ms가 필요하게 된다. 여기서, 어드레스 기간은 선택적 쓰기 서브필드에 할당된 스캔펄스의 펄스폭이 3㎲이고 선택적 소거 스캔펄스에 할당된 스캔펄스의 펄스폭이 1㎲일 때, 한 프레임당 3㎲(선택적 쓰기 스캔펄스의 펄스폭)×480 라인×6(선택적 쓰기 서브필드 수)으로 산출된 8.64ms와 1μs(선택적 소거 스캔펄스의 펄스폭)×480 라인×6(선택적 소거 서브필드 수)으로 산출된 2.88ms의 합이다. 서스테인기간은 한 프레임당 11.52ms의 어드레스 기간, 0.3ms의 1회 리셋기간, 100μs×5(서브필드 수)=0.5ms의 소거기간 및 1ms의 수직동기신호(Vsync) 여유기간을 뺀(16.67ms-8.64ms-2.88ms-0.3ms-1ms-0.5ms) 나머지 기간이다.
따라서, 본 발명에 따른 PDP의 구동방법은 종래의 선택적 쓰기방식에 비하여 서브필드의 수가 늘어남으로써 동영상에서의 의사윤곽 노이즈를 줄일 수 있다. 또한, 본 발명에 따른 PDP의 구동방법은 종래의 선택적 쓰기방식에서 한 프레임 내에 8 개의 서브필드들이 포함될 때보다 3.05ms에서 3.35ms로 서스테인기간이 더 많이 확보될 수 있다.
한 프레임이 선택적 쓰기 서브필드들(WSF)과 선택적 소거 서브필드들(ESF)이 각각 표 2와 같이 배치될 때, 3.35ms의 서스테인기간에 지속적으로 전화면이 켜지면 피크 화이트(Peak White) 밝기에 해당하는 330cd/m2만큼의 광이 발생한다. 그리고 한 프레임 내에서 1회의 리셋기간에만 화면이 켜지면 블랙(Black)에 해당하는0.7cd/m2만큼의 광이 발생한다. 따라서, 본 발명에 따른 PDP의 구동방법의 암실 콘트라스트비(Contrast ratio)는 470 : 1 수준이므로 한 프레임 내에 10 개의 서브필드를 포함한 종래의 선택적 소거 방식의 콘트라스트(60 : 1)보다 콘트라스트가 향상된다. 또한, 본 발명에 따른 PDP의 구동방법에 의하면, 그 콘트라스트가 한 프레임 내에 8 개의 서브필드를 포함한 종래의 선택적 쓰기방식의 콘트라스트(430 : 1)보다도 크게 된다.
하지만, 표 2에 도시된 바와 같은 계조표현방법에서는 계조가 선형적으로 표현되지 않는 문제점이 발생된다. 이를 표 3을 참조하여 상세히 설명하기로 한다.
계조 SF1(1) SF2(2) SF3(4) SF4(8) SF5(16) SF6(32) SF7(32) SF8(32) SF9(32) SF10(32) SF11(32) SF12(32)
31 ○ ○ ○ ○ ○ × × × × × × ×
32 × × × × × ○ × × × × × ×
33 ○ × × × × ○ × × × × × ×
34 × ○ × × × ○ × × × × × ×
64 × × × × × ○ ○ × × × × ×
65 ○ × × × × ○ ○ × × × × ×
66 × ○ × × × ○ ○ × × × × ×
253 ○ × ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
254 × ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
255 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
표 2 및 표 3에 도시된 바와 같이 선택적 소거 서브필드(WSF)인 제7 내지 제12 서브필드들(SF7 내지 SF12) 각각은 이전 서브필드에서 켜졌던 온셀들 중에서 필요 없는 셀들을 순차적으로 꺼나가면서 오프셀을 선택하게 된다. 이 때문에 소정 계조값 이상으로 켜지는 온셀들은 선택적 쓰기 서브필드(WSF)의 마지막 서브필드인 제6 서브필드(SF6)나 이전 선택적 소거 서브필드(ESF)에서 반드시 켜져 있어야 한다.
이에 따라 선택적 쓰기 서브필드(WSF)의 마지막 서브필드인 제6 서브필드(SF6)는 선택적 소거 서브필드(ESF)들보다 많은 로드를 갖게 된다. 다시 말하여, 제 6서브필드(SF6)는 선택적 소거 서브필드(ESF)가 선택되기 위해서 반드시 선택되기 때문에 제 6서브필드(SF6)에서 켜지는 방전셀들은 일반적으로 제 7서브필드(SF7)에서 선택되는 방전셀들보다 많게 된다. 즉, 제 6서브필드(SF6)의 로드는 제 7서브필드(SF7)의 로드보다 많은 로드를 갖게 된다.
한편, 방전셀로 공급되는 전류(또는 전압)은 로드에 반비례되게 된다. 다시 말하여, 외부에서 동일전류를 공급하는 경우에도 로드가 많은 서브필드(예를 들어, SF6)에 공급되는 전류는 로드가 적은 서브필드(예를 들어, SF7)에 공급되는 전류보다 작게 된다. 따라서, 표 2 및 표 3과 같이 제 6서브필드(SF6) 및 제 7서브필드(SF7)에 동일 휘도가중치를 할당하는 경우 휘도가 선형적으로 증가되지 못한다. 즉, 제 6서브필드에서 '32'의 휘도 가중치에 대응하여 '32'의 계조가 표현된다면 제 7서브필드에서는 '32'의 휘도 가중치에 대응하여 '32'이상의 계조(예를 들면 '33')가 표현되게 된다.
그리고, 이와 같은 휘도 비선형 현상은 제 8 내지 제 12서브필드(SF8 내지 SF12)에도 동일하게 나타나게 된다. 다시 말하여, 제 8내지 제 12서브필드(SF8 내지 SF12)들도 이전 서브필드의 선택되는 경우에만 선택될 수 있기 때문에 이전 서브필드의 로드보다 작은 로드를 갖게 된다. 따라서, 이전 서브필드와 현재 서브필드가 동일 휘도가중치를 가지는 경우 실제 표현되는 계조는 상이하게 된다.
예를 들어, 표 3과 같이 제 6서브필드 내지 제 12서브필드(SF6 내지 SF12)의휘도 가중치가 모두 "32"로 설정되는 경우 실제 PDP에서 표현되는 계조는 "32", "33", "34", "35", "36", "37" 및 "38" 등으로 순차적으로 증가하게 되고, 이에 따라 PDP에서 선형적인 계조(또는 원하는 계조)를 표현하지 못하게 된다.
이에 따라, 본원 발명에서는 표 4와 같은 휘도가중치 부여방법에 제안된다.
계조 SF1(1) SF2(2) SF3(4) SF4(8) SF5(16) SF6(32) SF7(31) SF8(30) SF9(29) SF10(28) SF11(27) SF12(26)
31 ○ ○ ○ ○ ○ × × × × × × ×
32 × × × × × ○ × × × × × ×
33 ○ × × × × ○ × × × × × ×
34 × ○ × × × ○ × × × × × ×
64 × × × × × ○ ○ × × × × ×
65 ○ × × × × ○ ○ × × × × ×
66 × ○ × × × ○ ○ × × × × ×
253 ○ × ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
254 × ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
255 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
표 4를 참조하면, 본원 발명에서 선택적 소거 서브필드들(SF7 내지 SF12)은 마지막 선택적 쓰기 서브필드(SF6)와 동일계조를 표현하기 위하여 서로 상이한 휘도 가중치를 갖도록 설정된다. 여기서, 선택적 소거 서브필드들(SF7 내지 SF12)의 휘도가중치는 PDP의 로드를 고려하여 이전 서브필드의 휘도가중치보다 낮은 휘도가중치를 갖도록 설정된다.
이를 상세히 설명하면, 마지막 선택적 쓰기 서브필드(SF6)는 "32"의 계조를 표현하기 위하여 "32"의 휘도가중치를 갖도록 설정된다. 그리고, 첫번째 선택적 소거 서브필드(SF7)는 "32"의 계조를 표현하기 위하여 이전 서브필드(SF6)의 휘도가중치보다 낮은 휘도가중치인 "31"의 휘도가중치를 갖도록 설정된다.(실제 SF7의 휘도가중치는 "31"이하에서 다양하게 설정될 수 있다) 이와 같이 첫번째 선택적소거 서브필드(SF7)가 마지막 선택적 쓰기 서브필드(SF6)보다 낮은 휘도 가중치를 가져도 PDP의 로드(즉, 공급되는 전류(또는 전압))에 의하여 실제 표현되는 계조는 동일하게 된다. 즉, 본 발명에서는 선택적 소거 서브필드들(SF7 내지 SF12)의 휘도가중치는 PDP의 로드를 고려하여 이전 서브필드의 휘도가중치보다 낮게 설정하여 선형적인 계조를 표현할 수 있다.
예를 들어, 본발명에서는 본원 발명에서는 표 4와 같이 "32"의 계조를 선형적으로 표현하기 위하여 제 6서브필드 내지 제 12서브필드(SF6 내지 SF12)의 휘도 가중치를 "32", "31", "30", "29", "28", "27" 및 "26"으로 설정한다. 이때, 실제 제 6서브필드 내지 제 12서브필드(SF6 내지 SF12)에서는 "32"의 계조가 표현되게 된다. 한편, 표 4에서 데이터의 코딩 방법은 표 3에 도시된 코딩 방법과 동일하게 설정된다. 다시 말하여, 제 7 내지 제 12서브필드(SF6 내지 SF12)의 휘도가중치를 "32"로 가정하여 데이터를 코딩하게 된다. 따라서, 본 발명에서는 PDP의 로드를 고려하여 원하는 계조를 선형적으로 표현할 수 있다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 의하면 한 프레임내에 포함된 선택적 쓰기 서브필드 및 선택적 소거 서브필드 중 선택적 소거 서브필드의 휘도 가중치를 실제 표현하는 계조값에 비하여 낮게 설정함으로써 선형적인 계조를 표현할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (6)

  1. 한 프레임 기간의 일부 기간 내에 쓰기 데이터펄스를 이용하여 온셀들을 선택하는 적어도 하나 이상의 선택적 쓰기 서브필드들을 배치하는 단계와,
    상기 선택적 쓰기 서브필드가 배치된 기간을 제외한 상기 한 프레임 기간의 나머지 기간 내에 소거 데이터펄스를 이용하여 상기 온셀들 중에서 오프셀을 선택하는 적어도 하나 이상의 선택적 소거 서브필드들을 배치하는 단계를 포함하며,
    상기 선택적 소거 서브필드들은 실제 표현하고자 하는 계조값에 비하여 낮은 휘도가중치를 갖도록 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1항에 있어서,
    상기 선택적 소거 서브필드들의 상기 휘도가중치는 상기 선택적 쓰기 서브필드의 마지막 서브필드에서 표현되는 계조값과 대략 동일한 계조값이 표현되도록 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 2항에 있어서,
    상기 선택적 소거 서브필드들의 휘도 가중치는 상기 마지막 선택적 쓰기 서브필드의 휘도 가중치보다 낮게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 2항에 있어서,
    상기 선택적 소거 서브필드들의 휘도 가중치는 이전 서브필드의 휘도 가중치보다 낮게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 1항에 있어서,
    상기 선택적 소거 서브필드들은 상기 실제 표현하고자 하는 계조값을 이용하여 데이터를 맵핑하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 데이터의 로드가 많은 서브필드에 실제 표현하고자 하는 계조값에 대응하는 휘도가중치를 설정하는 단계와,
    데이터의 로드가 적은 서브필드에 실제 표현하고자 하는 계조값보다 낮은 휘도가중치를 설정하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR10-2003-0022364A 2003-04-09 2003-04-09 플라즈마 디스플레이 패널의 구동방법 KR100508242B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0022364A KR100508242B1 (ko) 2003-04-09 2003-04-09 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0022364A KR100508242B1 (ko) 2003-04-09 2003-04-09 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20040088241A true KR20040088241A (ko) 2004-10-16
KR100508242B1 KR100508242B1 (ko) 2005-08-17

Family

ID=37370131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0022364A KR100508242B1 (ko) 2003-04-09 2003-04-09 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100508242B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100740103B1 (ko) 2005-11-08 2007-07-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100740103B1 (ko) 2005-11-08 2007-07-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
KR100508242B1 (ko) 2005-08-17

Similar Documents

Publication Publication Date Title
KR100563463B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100433212B1 (ko) 어드레스 소비전력 저감을 위한 플라즈마 디스플레이패널의 구동방법 및 장치
KR20040056047A (ko) 선택적 쓰기 및 소거를 이용한 플라즈마 디스플레이패널의 구동방법 및 장치
KR100359015B1 (ko) 플라즈마 디스플레이 패널의 고속 구동방법
KR100488152B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100563464B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100352979B1 (ko) 플라즈마 디스플레이 패널의 고속 구동방법
KR100505980B1 (ko) 플라즈마 디스플레이 패널과 그 구동방법
KR100508242B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100373528B1 (ko) 플라즈마 디스플레이 패널의 고속 구동방법
KR100525735B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100528694B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100480470B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100262827B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법
KR20040006577A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100553934B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100488150B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR20050033197A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100511794B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493621B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040006576A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040056010A (ko) 선택적 쓰기 및 소거를 이용한 플라즈마 디스플레이패널의 구동방법 및 장치
KR20050056827A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 장치
KR20040094088A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR19990065831A (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee