KR20040087310A - 저온 게이트 스택 - Google Patents

저온 게이트 스택 Download PDF

Info

Publication number
KR20040087310A
KR20040087310A KR10-2004-7002823A KR20047002823A KR20040087310A KR 20040087310 A KR20040087310 A KR 20040087310A KR 20047002823 A KR20047002823 A KR 20047002823A KR 20040087310 A KR20040087310 A KR 20040087310A
Authority
KR
South Korea
Prior art keywords
layer
substrate
oxide layer
interfacial
oxide
Prior art date
Application number
KR10-2004-7002823A
Other languages
English (en)
Other versions
KR100920402B1 (ko
Inventor
수비 피 하우카
에릭 세로
크리토프 에프 포마레데
얀 빌렘 허버트마에스
마르코 투오미넨
Original Assignee
에이에스엠 아메리카, 인코포레이티드
에이에스엠 마이크로케미스트리 오와이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아메리카, 인코포레이티드, 에이에스엠 마이크로케미스트리 오와이 filed Critical 에이에스엠 아메리카, 인코포레이티드
Priority claimed from PCT/US2002/027230 external-priority patent/WO2003041124A2/en
Publication of KR20040087310A publication Critical patent/KR20040087310A/ko
Application granted granted Critical
Publication of KR100920402B1 publication Critical patent/KR100920402B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본발명은 집적회로와 같은 기판상에 유전체층을 형성하는 방법에 관한 것이다. 본발명의 한 관점에서는, 계면박층이 형성된다(30). 계면층은 바람직하게는 산화물층이며 high-k물질은 바람직하게는 계면층의 실질적인 성장을 일으키지 않는 공정에 의하여 증착된다. 예를 들어, 수증기가 약 300℃이하의 온도에서 high-k증착동안에 산화제 소스로 사용될 수 있다.

Description

저온 게이트 스택{Low Temperature Gate Stack}
집적회로를 제조하는데 있어 유전체 박층은 반도체 표면위에 종종 위치한다. 종래의 게이트 유전체는 높은 품질의 이산화실리콘(silicon dioxide)로 형성되며 통상적으로 "게이트 산화물"층으로 불린다. 이러한 층은 일반적으로 단일 결정 실리콘 웨이퍼나 에피텍셜 실리콘층에서부터 성장한다. 게이트 산화물은 게이트 전극과, 일반적인 트랜지스터의 소스와 게이트 영역사이의 채널영역을 용량결합시킨다.
집적회로가 소형화 될수록, 게이트 산화물 층의 두께를 줄이는 것이 바람직하다. 그러나 게이트 산화물 극박층(예를 들어 5nm이하)은 핀홀, 차지 트래핑 상태(charge trapping state), 핫 캐리어(hot carrier) 주입 영향에의 취약 등을 포함하는 높은 결함밀도(defect density)를 나타내는 것으로 밝혀졌다. 이러한 높은 결함밀도는 게이트 유전체를 통한 전류 누설과 급속한 부품 파손을 가져오는데, 이는 0.25㎛보다 작은 게이트 스페이싱을 이용한 회로 설계, 즉, 서브-쿼터-마이크론 기술에서는 받아들일 수 없는 것이다.
실험실 조건에서는 신경을 써 결함밀도를 조정할 수 있으나, 상업적 규모의 제조 조건에서는 이 같은 조정을 얻기는 힘들다. 더구나, 산화물의 완전함(integrity)이 완벽하게 유지된다 해도, 양자-기계적 영향이 게이트 산화물의 스케일링에 근복적인 제한을 가한다. 높은 필드에서, 직접 터널링은 파울러-노르트하임(Fowler-Nordheim) 터널링을 압도하며 대체적인 산화물 스케일링 한계를 정한다. 이들 스케일링 한계는 논리 회로에는 약 2nm로 예측되었고, 누설에 더 민감한 DRAM(dynamic random access memory)내의 메모리 어레이에 대해서는 약 3nm로 예측되었다. 휴 등의 "Thin Gate Oxide promise high Reliability", 세미컨덕터 인터내셔날(1998년 7월), 215-222페이지를 참조할 수 있다.
이론적으로, 게이트 유전체에 이산화실리콘보다 더 높은 유전율을 가지는 물질을 도입하는 것은 부품 스케일링을 한 걸음 나아갈 수 있게 한다. 더 높은 유전상수로 인해, 이들 물질은 더 얇은 이산화실리콘층과 같은 용량을 나타낼 수 있어서, 터널-제한(tunnel-limited) 거동없이 동등면서도 얇은 산화물 두께를 얻을 수 있다. 고유전물질의 다른 이점은 보론 통과에의 저항과 같은 확산 장벽(barrier) 특성과 높은 열전도도이다.
게이트 유전체로 Al2O3와 ZrO2와 같은 고유전율 산화물을 사용하는 것이 최근 연구의 많은 촛점이 되어 왔다. 고유전물질로부터 박막을 증착하는 것은 화학기상증착, 반응성 스퍼터링, 분자 빔 에피탁시, 원자층 증착(atomic layer deposition, ALD)을 포함하는 여러가지 방법으로 수행되어 왔다. ALD는 원자 수준에서 막두께와조성을 조정할 수 있어, 균일하고, 고도로 콘포말(conformal)한 증착을 가져오기 때문에 매우 유망한 방법이다.
ALD는 자기제한(self-limiting)적 공정으로, 반응전구체의 교대되는 펄스가 기판 표면에 포화되고, 펄스당 물질의 하나의 단일층(monolayer)만을 남긴다. 증착조건과 전구체는 자기-포화 반응이 확실히 되도록 선택되며, 한번의 펄스에서의 흡착층은 같은 펄스의 가스상의 반응물과 반응하지 않는 표면 말단(surface termination)을 남긴다. 이어지는 다른 반응물의 펄스는 이전의 말단과 반응하여 계속되는 증착이 가능하게 한다. 이렇게, 교대되는 펄스의 각 사이클은 바라는 물질의 약 하나의 분자층만을 남긴다. ALD 타입 공정의 원리는 순톨라에 의해, 예를 들어 핸드북 오브 크리스탈 그로쓰 3, 씬 필름 앤드 에피탁시, 파트 B : 그로쓰 메카니즘 앤 다이나믹스, 챕터 14, 아토믹 레이어 에피탁시, 페이지 601-63, 엘스비어 사이언스 B.V. 1994년에 개시되어 있으며, 참조로써 본발명에 결합된다.
금속 산화물을 증착하기 위한 전형적인 ALD 공정에서, 증착의 한 사이클은 기판을 금속 전구체에 노출하는 단계, 반응챔버에서 반응하지 않은 제1반응물과 반응부산물을 제거하는 단계, 기판을 산소 전구체에 노출하는 단계, 이어지는 제2제거 단계 등을 포함하다. ALD를 이용해 실리콘위에 고유전 금속 산화물를 증착하는데 주요한 문제는, 공정 초반 산소 소스에 노출되었을 때, 실리콘 표면이 금속의 단일층으로밖에 덮여지지 않는 점이라고 제안되어 왔다. 따라서, 전형적인 성장 조건에서는 이산화실리콘층이 형성된다. 이어지는 각 사이클에 있어서, 이산화실리콘 층은 성장하며, 얻을 수 있는 용량(capacitance)을 제한하는 경향이 있다. 이 잠재적인 문제에 대한 해답이 많이 제시되어 왔다. 예를 들어, 금속 알콕사이드를 이용하여 실리콘 기판상에 실리콘 산화물 계면층을 생성하지 않고 알루미늄 산화물을 증착할 수 있다는 것이 발견되었다. 여기서 금속 알콕사이드는 다른 금속 화합물과의 반응에 있어 금속 소스와 산소 소스 두가지로 모두 작용한다(리타라 등, 사이언스 288:319-321(2000)).
그러나, 교대되는 게이트 유전 물질에 대하여도 극박 실리콘 산화물 계면층(very thin silicon oxide interface layer)이 존재하는 것이 바람직하다는 것이 제안되었는데, 이는 극박 실리콘 산화물 계면층이 우수한 실리콘/산화물 계면 특성을 제공하기 때문이다. 예를 들어, 양 등(휴먼테크 논문상, 삼성전자(1999))은 알루미늄 산화물와 실리콘 기판사이에 존재하는 실리콘 산화물층이 알루미늄 산화물 단독의 경우에 비해 더 우수한 게이트 유전체를 만들어낸 것을 밝혔다. 이와 유사하게, 산화물 박층(thin oxide layer)위에 실리콘 질화물(silicon nitride)을 형성하는 것은 전체 게이트 유전체 상당 산화물 두께(overall gate dielectric equivalent thickness)를 상당히 낮추면서 결함밀도를 낮추는 것으로 발견되었다. 예를 들어, 김 등의 "Ultra Thin (<3nm) High Quality Nitride/Oxide Stack Gate Dielectrics Fabricated by In-Situ Rapid Thermal Processing," IEDM 97(1997), 페이지 463-466을 참조할 수 있다. 기판과 고유전물질사이에 산화물 계면박층을 증착하는 방법은, 예를 들어, 미국특허 제6,144,060호와 1999년 12월 23일 출원된 미국특허출원 제 09/471,761에 개시되어 있다.
열적으로 실리콘 산화물을 성장시키기 전에, 실리콘 표면은 오염을 피하고우수한 전기석 특성을 만들기 위하여 세정되는 것이 바람직하다. 다른 물질 중에서도, 표면은 '자연 산화물(native oxide)'로 알려진 자연적으로 형성된 산화물이 통상 세정된다. 잘 알려져 있듯이, 자연 산화물은 실온에서 크린 룸에서의 노출에 의해서도 실리콘 표면 위에 자연적으로 형성된다.
통상적으로, 자연 산화물은 수 옹스트롬의 실리콘 산화물로 형성되며 따라서 형성될 유전막의 상당한 부분을 차지한다. 열적 산화물이 자연 산화물을 통하여 성장하여 바라는 유전층을 완성하지만, 자연 산화물의 질과 두께는 실리콘 표면에 걸쳐 불균일하다. 더구나, 장거리 운반 그리고/또는 보관으로부터 발생되는 자연 산화물은 통상 불순물로 오염되어 있다.
이에 따라, 자연 산화물은 종종 묽은 불산 배스(bath) 또는 불산 증기 식각을 통해 표면에서 제거된다. 웨이퍼를 묽은 불산 배스에 담그는 것은 자연 산화물을 세정하고 표면이 수소 종단(hydrogen terminated)이 되도록 한다. 불소 증기 식각은 유사하게 실리콘 표면을 세정하고 댕글링 실리콘 결합 종단이 되도록 하지만, 표면의 종단은 상당한 양의 불소를 포함한다.
수소 종단은 매우 안정하지 않으며, 특히 높은 온도에서는 더욱 그러하다. 수소 원자는 탈착되어, 대기중의 오염물질을 끌어 당기는 경향이 있는 댕글링 실리콘 결합을 남기기 쉽다. 비록 수소 종단과 불소 종단이 적소에 위치하여도, 대기중의 산화제는 불소 처리와 이어지는 공정사이에 종단층을 통하여 여전히 확산될 수 있다. 따라서, 불소 처리는 웨이퍼 표면을 세정하지만 세정과 그 후 공정사이의 기간에 대하여는 표면을 적절히 보호하지 못한다.
좀 더 긴 시간 동안 깨끗한 실리콘 표면을 유지하는 하나의 방법은 실리콘 표면을 세정한 후에 실리콘 박층을 신속히 성장시키는 것이다. 위에서 언급한 바와 같이, 이산화실리콘 초박층은 실리콘 구조와 고유전율물질 사이에서 향상된 계면 특성을 제공할 수 있다. 상온에서 공기나 물같은 전형적인 산화제에 노출시키는 것과 같은 자발적인 산화물 재성장은, 매우 느린 반응이 되는데, 이는 상업 제조공정에서는 받아들일 수 없는 것이다.
잘 알려져 있듯이, 산화도중에 웨이퍼를 가열하는 것은 산화 속도를 증가시킬 수 있다. 불행히도, 500℃이상 온도에서의 열적 산화는 중요한 산화가 일어나는 수준으로 온도가 도달하기 전에 불소 처리로 남겨진 수소 종단을 탈착되게 한다. 그 사이에 실리콘 표면은 보호되지 않게 된다. 더구나 초기의 실리콘 기판의 열적 산화는, 그 메카니즘은 잘 알지는 못하지만, 이미 성장해 있는 실리콘 산화물을 통하여 산화제가 확산하는 후속 단계에 비하여 빠르게 진행된다. 이에 따라, 고유전물질 아래서 계면 향상을 위한 적절한 산화물 두께를 제공하는데 있어, 산화는 쉽게 조정되지 않으며, 바라는 두께를 쉽게 초과한다. 추가적으로, 산화물 초박층이 계면층으로 효과적으로 형성되어 있어도, 이어서 고유전물질이 증착되는 전형적인 성장조건하에서는 산화물층이 더 성장한다. 너무 두꺼운 실리콘 산화물 계면은 전체 유전상수를 더 낮게 한다.
기판과 고유전물질 사이에 이산화실리콘 초박계면층(ultra thin SiO2interface layer)을 가지는 것이 좋으나, 이산화실리콘 계면의 두께는 게이트 산화물층의 최소 두께를 결정한다. 따라서, 이산화실리콘 초박계면층을 형성하고 유지할 필요가 있다. 바람직하게는, 이 같은 방법은 단일-웨이퍼 공정 시스템과 서브-마이크론 기술과 양립되어야 하며, 종래기술과 비교하여 높은 수율과 처리량을 가져야 한다.
본발명은 집적회로에서 유전체 스택(dielectric stack)을 형성하는 방법과 장치에 관한 것이며, 더 상세하게는 고유전 물질(high-k material) 하부에 산화물 계면박층(thin oxide interfacial layer)을 형성하는 것에 관한 것이다.
도 1은 기판과 게이트 유전체 내의 고유전물질 사이에 유전물질의 초박계면을 증착하는 일반적인 공정순서를 나타낸다.
본발명의 한 관점은 기판 상에 유전 산화물 계면층을 형성하고, 유전 산화물 계면층 상에 고유전물질을 증착하여 반도체 기판 상에 게이트 유전물을 형성하는 방법에 관한 것이다. 고유전물질은 유전산화물 계면층의 두께가 실질적으로 증가하지 않는 조건에서 증착되는 것이 바람직하다.
다른 관점은, 본 발명은 실리콘 기판 상에 유전층을 형성하는 방법에 관한 것이다. 방법은 바람직하게는 기판 상에 약 15Å두께 이하의 실리콘 산화물 계면층을 성장시키는 단계와 계면층의 상부에 고유전물질을 증착하는 단계를 포함한다. 바람직하게는, 증착은 기판을 300℃이하의 온도로 유지하는 단계와 산화제로서 수증기를 공급하는 단계를 포함한다. 고유전물질을 증착하는 단계는 계면층을 15Å이하, 바람직하게는 10Å이하, 더 바람직하게는 5Å이하로 성장시킨다.
일 실시예에서 증착은 ALD 공정을 포함한다. ALD 공정은 번갈아 가는 다수의 사이클로 구성되어 있다. 각 사이클은 바람직하게는 기판과 제1반응물을 반응시키는 단계; 반응 챔버로부터 반응하지 않은 제1반응물과 가능한 반응부산물을 제거하느 단계; 기판과 수증기를 접촉시키는 단계; 반응 챔버로부터 반응하지 않은 수증기와 가능한 부산물을 제거하는 단계를 포함한다.
위에서 설명한 바와 같이, 게이트 유전체 내의 이산화실리콘을 고유전율 또는 고유전상수를 가진 (이하에서 "high-k")물질로 교체하는 것이 바람직하지만, 기판과 high-k물질사이에는 산화물 초박계면층(ultra thin oxide interfacial layer)을 포함하는 것이 유리하다. 따라서, 이전에 형성된 산화물 초박층의 두께를 증가시키지 않고 high-k물질을 증착시키는 것이 바람직하다. 이에 따라, 본발명은 기판과 high-k물질사이에 산화물 초박계면층을 형성하는 방법을 제공하는데, 여기서 계면층의 두께는 high-k물질의 증착동안 유지된다.
바람직한 실시예에서, high-k 물질로서 금속산화물을 사용함으로써, 이산화실리콘 계면층이 high-k물질의 증착동안 성장하지 않는다. 산화는 증착공정에서 사용된 산소 소스의 활성을 통하여만 일어난다. 산소 소스의 활성을 제어하여 이산화실리콘층이 더 성장하는 것을 제어한다. high-k물질은 ALD에 의해 증착될 수 있다. 일 실시예에서 온도는 바람직하게는 300℃이하로 유지되고 리간드 교환제(ligand exchange agent)로는 수증기가 사용되는데, 이에 의해 high-k물질의 증착동안 산소소스에 의한 산화가 방지된다. 다른 실시예에서는 금속유기화합물과 같은 금속화합물이 ALD반응의 산소소스물질로 사용되어, 계면층의 추가적인 성장을 방지한다. 또 다른 실시예에서는, MOCVD에 의해 이산화실리콘보다 열역학적으로 더 안정한 금속산화물이 증착될 수 있는데, 이에 의해 산소소스의 사용이 완전히 제거된다.
도 1은 본발명에 따른 일반적인 공정 순서를 나타낸 것이다. 바람직하게는 자연 산화물과 오염물질을 제거하기 위해 기판이 먼저 세정된다(10). 표면은 선택적으로 변형(20)되는데, 이는 이어지는 초박계면유전체(ultra thin interfacial dielectric)의 형성(30)을 용이하게 하기 위한 것이다. 초박계면유전체의 형성(30)에 이어, 표면은 선택적인 변형(40)이 되는데, 이는 이어지는 high-k 유전층의 증착(50)을 용이하게 하기 위한 것이다. 바람직한 방법이 아래의 실시예에서 설명되어 있으며 high-k물질 증착에 앞서 산화층 표면의 변형을 요구하지 않는다.
실리콘 기판의 경우를 예로 들었지만, 당업자는 여기에 개시된 원리가 다른 많은 경우에서 막성장을 제어하는데 응용될 수 있다는 것을 쉽게 발견할 것이다. 기판이란 용어는 어떤 층이 증착되는 표면을 모두 지칭한다. 예를 들어, 산화물박층과 high-k물질의 층은 금속표면위에 형성될 수 있다. 바람직한 기판은, 에피텍셜 실리콘층이나 단일(monolithic) 실리콘 웨이퍼의 상부와 같은 반도체 구조체이다. 이 경우에, 당업자는 반도체 기판은 집적회로내의 기구들이 형성되는 가장 낮은 수준의 반도체 물질이라는 것을 이해할 것이다.
나타낸 바와 같이, 반도체 구조체상부의 오염물질과 자연적으로 발생하는 산화물 또는 자연 산화물을 제거하기 위해, 기판은 세정된다(10). 기판을 세정하는 것은 공지의 방법 중 어느 것을 사용해도 된다. 종래에는, 게이트 산화물 성장전의 웨이퍼 세정은, 웨이퍼가 공정챔버에 장착되기 전에 엑스 시츄(ex situ)로 행해졌다. 예를 들어 웨이퍼는 염산/불산 습식 식각 배스내에서 세정될 수 있다. 다른 방법으로, 세정은 인 시츄(in situ)로 행해질 수 있다. 예를 들어, 일관된(integrated) 불산과 아세트산 증기 세정이 클러스터 툴내에의 모듈에서 행해질 수 있는데, 이는 이송시간을 줄이며 재오염 또는 재산화의 가능성을 줄여준다. 다른 가능성으로, 자연 산화물을 승화시키기 위하여 챔버내에서 수소 베이크 단계가 행해질 수 있다. 수소 베이크 동안에 금속 오염물질과 이와 유사한 것을 세정하는 데 도움을 주기 위해 소량의 염산 증기가 첨가될 수 있다. 또 다른 실시예에서, 수소 가스를 수소 라디칼로 교체하는 것과 같이, 플라즈마가 인 시츄 세정을 보조하거나 행할 수 있다. 바람직하게는 활성화되거나 여기된 종을 사용하는 것은 적절한 세정을 위한 공정 온도 범위(window)를 넓힐 수 있다.
바람직한 실시예에서, 기판은 APM(암모니움하이드록사이드/페록사이드 혼합물) 세정될 수 있다. 이 다음에는 불산 배스가 올 수 있는데, 불산 배스는 APM세정에서의 산화물을 제거하고 기판 표면을 주로 수소-종단이 되도록 한다.
세정(10)과 선택적인 표면처리(20)다음에는 기판위에 계면 유전층을 형성(30)한다. 계면 유전층은 바람직하게는 하나 또는 두개의 단일층(monolayer)으로 이루어진 초박층이다. 계면 유전체는 바람직하게는 두께가 15Å이하이며, 더 바람직하게는 10Å이하이며, 가장 바람직하게는 5Å이하이다. 유전체 산화물 초박계면층의 형성(30)은 공지의 기술로 행해질 수 있다. 이에 따라, 산화에 의해 기판으로부터 성장할 수도 있고, 또는 ALD나 CVD와 같은 공정에 의해 기판상에 증착될 수 도 있다. 바람직하게는 계면 유전체는 기판으로부터 성장한다.
계면 산화물 형성(30)이 산화에 의해 이루어진다면, 이어지는 기판의 산화와그 결과인 계면 유전체 산화물층의 성장을 완화시키는 방향으로 기판 표면이 선택적으로 처리(20)될 수 있다. 이는 2001년 2월 22일 출원된 코펜딩 출원번호 09/791,167에 개시되어 있으며 참조로서 결합된다. 세정후의 실리콘 표면에의 댕글링 결합은 주위 대기에 존재하는 기(group)나 라디칼과 결합하려는 경향이 크다. 불산처리 후에, 실리콘 댕글링 결합은 실질적으로 완벽하게 수소원자종단이나 불소종단이 된다. 수소는 존재하는 가장 작은 원자이고 불소는 가장 작은 할라이드 원자이다. 이들은 산화제가 실리콘 표면으로 확산하는데 어떠한 의미 있는 장벽도 제공하지 않는다. 그러나, 수소종단과 불소종단은 더 큰 기(group)종단과 교체될 수 있다. 이러면 표면은 부분적으로 막히고, 표면을 향한 산화물의 확산은 더 느리게 진행된다. 이는 실질적으로 산화 속도를 느리게 하는데, 특히 통상적으로 반응이 상대적으로 빠른 성장의 초기단계 동안에 속도를 느리게 한다.
리간드의 크기를 선택함으로써, 확산장벽의 투과성을 조정할 수 있고, 산화속도를 제어할 수 있고, 그리고 최종 산화물 두께를 조정할 수 있다. 또한, 산화물 두께를 증가시키는 것은 전체 확산장벽에 기여할 수 있고, 산화공정은 산화물두께에 있어 자기-제한인 경향이 있다.
한 실시예에서, 실리콘 표면을 수증기에 노출시키는 것은 댕글링 결합의 수소종단을 OH종단으로 바꾸게 된다. OH기는 수소원자보다 상당히 크고, 이미 산화 속도에 대해 강력한 완화 효과를 가지고 있다. 표면의 리간드종단에 의해 제공된 확산 장벽에 더하여, 결합세기, 극성 등과 같은 다른 영향이 산화속도에 영향을 준다. 결과적으로 단지 리간드에 의해 댕글링 결합을 차지하는 것만으로도 산화속도에 영향을 줄 수 있고 또한 영향을 준다. 일 실시예에 따르면, 리간드는 물에의 노출에 의해 형성된 OH기이다.
더 바람직하게는, 리간드는 OH 기보다 더 크고 산화을 더 완화시켜야 한다. 예를 들어, 다른 실시예에서, 리간드는 불산 세정된 표면을 메탄올, 에탄올, 프로판올과 같은 알코올 또는 알콕사이드에 노출시켜 형성되는 알콕시 테일(alkoxy tail)을 포함한다. 또 다른 실시예에서는, 리간드는 포름산 또는 아세트산과 같은 카르복시산에의 노출로 얻어진 카르복시 테일(carboxylic tail)을 포함한다. 이들 더 바람직한 실시예에서, 리간드는 표면의 산화 전에 그리고 자연 산화물(바람직하게는 불소 처리에 의한)의 세정후에 제공된다. 선택적으로, 리간드는 산화단계 동안에도 제공된다.
일 실시예에서, 위에서 설명한 선택적인 산화 완화 리간드가 있거나 또는 없거나, 계면 유전체는, 세정된 기판의 열적산화와 같이, 세정된 기판과 반응성이 있는 종(species)에 노출시켜 성장시킨 실리콘 산화물이다. 산화제 소스는 공지의 산화제 특히 산소, 물, HCOOH, HClO4와 같은 휘발성산화제를 포함한다. 산화 속도는 산소보다 더 반응성이 좋은 산화제를 제공하며/제공하거나 산화온도를 올림으로써 바람직하게 증가시킬 수 있다. 여기서, 산화온도는 50℃와 400℃사이인 것이 바람직하며, 더 바람직하게는 300℃와 400℃이다. 바람직하게는 공정온도는 산화동안에 약 400℃이하로 유지된다. 예를 들어 5Å두께의 이산화실리콘층은 기판을 400℃에서 100초동안 오존가스에 노출시켜 성장시킬 수 있다.
일 실시예에서, 산화제는 산소나 수증기 단독보다 더 강한 산화 효과를 가진다. 산화제를 이용한 산화는 더 낮은 온도, 바람직하게는 약 300℃이하, 더 바람직하게는 약 200℃이하에서 수행될 수 있다. 강력한 산화제의 예는, 본 실시예에 따라서, 오존을 포함하는 가스이다. 다른 실시예에서는, 오존을 포함하는 가스는 수증기, 산소 또는 질소나 희가스 같은 비활성가스와 혼합되어 있다. 강력한 산화제의 다른 예로는 페록사이드를 포함하는 가스가 있다. 산소를 포함하는 소스가스는 산화를 위한 여기된 종을 제공하기 위해 원격 플라즈마 생성기에 제공될 수도 있다.
다른 실시예에서, 산화제는 수증기이다. 실온에서, 수증기에서의 산화속도는 매우 느리지만 온도는 약 300℃까지 증가할 수 있다. 또한, 이 경우에 실리콘 표면위에 산화속도를 증가시키는 리간드가 제공될 수 있거나, 산소 또는 염산과 같이 할로겐을 포함하는 가스와 같이 산화 속도를 증가시키는 가스에 수증기가 혼합될 수도 있다. 오존 또는 페록사이드와 같은 더 강한 산화제가 산화동안에 제공될 수 있고 그리고/또는 약 400℃정도의 승온된 온도가 사용될 수 있다.
계면 유전체의 성장은 예를 들어 산질화 계면 유전체를 형성하기 위하여 질소 도입(예를 들어 NO나 N2O와 같이 하는 산화나, NH3를 이용한 질화)을 포함할 수 있다. 한 실시예에서, 세정후에 계면 유전체는 순수한 NO 산화제 가스를 가정할 때, 질소 가스 15slm 흐름을 유지하면서 NO 가스 1.5slm을 도입하여 성장된다. 당업자는 다른 산화제 가스(예를 들어, 산소, 물, N2O, HCOOH, HClO4, CH3NO2와 같은니트로알칸, (CH3)2CHONO2와 같은 알킬 나이트레이트, 혼합물, 희석된 산화제)의 사용에 따라 흐름 속도가 조정될 수 있다는 것을 이해할 것이다. 온도와 압력은 각각 780℃와 50 Torr로 유지되며, 질소 흐름도 비슷하게 유지된다. 약 20초가 지나면, 기판으로부터 실리콘 산질화물이 성장하여 두께가 0.5nm가 된다. 질소 그리고/또는 산소 라디칼이 산화물, 질화물 또는 산질화물의 성장에 사용될 수 있다. 바람직한 실시예에서 실리콘 산화물의 가장 바깥쪽 층은 이후의 산화물 성장에 저항하는 질화물층으로 질화되어 있다. 따라서, 계면 유전층은 바람직하게는 SiOx, SiNy, 그리고 SiOxNy를 포함한다.
산화가 완료된 후에, 표면으로의 산화제(산화도중에 리간드가 공급되었다면 리간드 포함)공급은 중단되고, 기판은 비활성가스로 퍼지된다. 기판으로부터 성장하였기 때문에, 계면 유전체층은 반도체 기판과 양립되며, 경계면 차지 트랩핑 사이트(interface charge trapping site)를 방지하는 역할도 한다.
계면 유전층의 형성에 이어, 사용되었다면, 선택적인 표면반응(20)에 의해 제공된 표면종단이 제거된다. 일 실시예에서 유기 리간드는 -OH종단으로 교체된다.
계면 산화물층은 공지의 다른 방법으로도 형성될 수 있다. 예를 들어, 기판의 산화이 아닌 제어된 증착에 의하여 형성될 수 있다. 일 실시예에서 이산화실리콘의 계면 유전층은 원자층증착(ALD)에 의하여 증착된다. 다른 실시예에서 이산화실리콘의 계면 유전층은 기판의 화학산화에 의해 성장한다.
하부에 위치하는 계면 유전층의 추가적인 성장을 방지하면서 제2유전박층을층착시켜 제어된 두께와 선택적인 -OH종단을 가진, 이산화실리콘층과 같은, 계면 유전층의 형성이 이어진다. 하부에 위치하는 계면 유전층은 제2유전층의 증착동안 평균 10Å이하로 성장하는 것이 바람직하며, 5Å이하로 성장하는 것이 더 바람직하며, 제2유전층의 증착동안 전혀 성장되지 않는 것이 가장 바람직하다. 계면유전층의 상부에 증착된 층은 high-k물질인 것이 바람직하다. high-k물질은 실리콘 산화물보다 더 높은 유전상수를 가지는데, 5보다 큰 유전상수를 갖는 것이 바람직하며, 10보다 큰 유전상수를 갖는 것이 더 바람직하다. 계면 유전층위에 증착된 high-k물질은 계면유전층을 실질적으로 성장시키지 않고 증착될 수 있으며 어떠한 high-k물질이라도 무방하다. high-k물질로는 금속산화물이 바람직하다. 본발명에 사용될 수 있는 high-k물질의 예는 ZrO2, HfO2, Al2O3, Ta2O5, TiO2, BST, ST, SBT, Nb2O5, La2O3, 그리고 Sc, Y, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu의 산화물, 금속산화물의 고체용액과 금속산화물의 나노라미네이트(nanolaminate)이다.
몇 개의 단일층인 목표 두께를 얻기 위해 하부에 놓이는 계면유전층의 두께를 단일층 스케일로 조정하는 것은, 이와 같은 high-k 응용에 특별히 유용한데, 이는 총 두께가 얻을 수 있는 용량(capacitance)을 제한하고, 두께의 변화가 화합물 유전체의 전체적인 균일성에 심각한 영향을 주기 때문이다. 불균일성은 필요한 해당 산화물 두께보다 큰 두께를 가져오는데, 누설을 피하기 위한 최소한의 두께가 사용되어야 하기 때문에, 불균일한 산화물은 어떤 곳에서는 과도하게 두껍다. 더구나, 과도한 게이트 유전체의 변화는 궁극적으로 생산량을 감소시킨다.
이에 따라, 계면 산화물층을 더 이상 성장시키지 않는 어떠한 증착공정도 high-k 유전층을 형성하는데 사용될 수 있다. 하부에 위치하는 층의 추가적인 산화가 발생하지 않는 조건을 유지해준다면 예를 들어, ALD, CVD, PVD, MOCVD, MBE 또는 다른 공지의 방법도 high-k물질을 증착하는데 사용될 수 있다. 이러한 방법은 약 400℃이하에서 행해지는 것이 바람직하며, 더욱 바람직하게는 약 300℃이하, 가장 바람직하게는 200℃이하에서 행해진다. 제2층은 더 높은 유전상수로 인하여 세이트 유전체의 전체 스케일링을 가능하게 하는 동시에 장벽특성과 핫 캐리어(hot carrier) 영향에 대한 저항에 기여한다.
사용된 소스 화학물질에 따라서, high-k물질의 증착전에 추가적인 표면처리가 선택적으로 제공된다. 예를 들어, 여기된 종 처리는 계면층의 표면종단을 변형시키고 이어지는 증착을 증진시킨다.
바람직한 실시예에서, high-k물질의 증착은 ALD 타입 증착 공정에 의해 수행되는데, 여기서는 반응물의 교대되는 펄스가 표면을 포화시키고, 각 사이클은 유전체물질의 하나의 단일층만을 남긴다. 간단히 말해서, 기판은 소스 화학물질의 교대적으로 반복되는 표면반응을 겪는 것이다. 각 사이클은 자기-제한 식으로 기판위의 층에 증착하고 반응하고 또는 흡착한다. 바람직하게 각 사이클은 최소한 2개의 별개의 상(phase)을 포함하는데, 여기서 각 상은 자기 제한 효과를 가진 포화반응이다. 바람직한 조건에서 표면에 결합할 수 있는 양이 가용한 사이트의 수 그리고 부수적으로 화학흡착된 종(리간드 포함)의 물리적 크기에 의해 결정되는 반응물을 선택한다. 펄스에 의해 남겨진 층은 그 펄스의 잔여 화학물질과는 반응하지 않는 표면과 함께 자기-종료된다. 자기-제한 반응이 완료된 후, 반응하지 않은 소스 화학물질은 반응공간에서 제거되고 기판은 다음 반응물에 노출된다.
기판 표면상에서의 최대의 스텝 커버리지는 각 펄스에서 소스 화학물질 분자의 약 단일 분자층만이 화학흡착되었을 때 얻어진다. 각 이어지는 펄스는 유사한 자기-제한 또는 자기-종료 식으로 앞선 펄스에 의해 남겨진 표면과 반응한다. 일련의 펄스는 유전층이 원하는 두께로 성장할 때 까지 반복된다.
수증기는, 이전 펄스의 리간드 종단을 교체하면서, 바람직하게는 산소 소스로 사용된다. 왜냐하면, 수증기는 300℃이하에서는 얇은 계면 산화물을 실질적으로 더이상 성장시키지 않기 때문이다. 산화물 재성장은 high-k 증착의 초기단계동안에 특히 문제되는데, 산화제는 high-k 물질과 얇은 계면 산화물의 몇개의 단일층을 쉽게 확산할 수 있기 때문이다. 아래의 예에서, 알루미늄 소스의 펄스나 지르코늄 소스의 펄스는, 중간에 개재되는 퍼지 펄스가 있는 상태에서, 수증기 펄스와 함께 교대 반복된다. 바람직한 실시예에서 제2유전층은 트리메칠 알루미늄(TMA)과 물로부터 증착된 Al2O3를 포함한다.
high-k 유전체가 증착되는 온도는 계면유전층의 두께가 증가하지 않도록 충분히 낮은 온도를 유지하는 것이 바람직하다. 따라서, high-k물질의 증착은 약 400℃이하에서 수행되는 것이 바람직하다. 70℃에서 300℃사이에서 증착이 수행되는 것이 더 바람직하며, 200℃에서 300℃사이에서 행해지는 것이 가장 바람직하다. 일실시예에서, 온도는 계면 유전체 성장동안 열적산화가 행해지는 온도에서부터high-k 유전체 증착동안의 약 300℃이하로 낮추어진다. 공정중의 압력은 약 1Torr 와 80Torr사이에서 유지되는 것이 바람직하며, 더 바람직하게는 약 10Torr이다.
일 실시예에서, 실리콘 웨이퍼는 ALD공정을 위해 설계된, 펄사 2000 반응기(미국 ASM 아메리카로부터 상업적으로 입수가능)의 반응 공간으로, 계면 산화물으 성장 전 또는 후에 도입된다. 반응 공간은 기계적 진공펌프로 진공으로 된다. 진공후에 반응공간의 압력은 약 5 내지 10mbar(절대값)로 조정되고 순도 99.9999%의 질소가스가 흐르게 된다. 그리고서 반응공간은 300℃보다 낮은 온도에서 안정화된다. 교대 반복되며 외부소스로부터 증기화된 트리메칠알루미늄((CH3)3Al)과 물의 증기 펄스가, 반응공간으로 도입되고 기판 표면과 반응한다. 소스 화학물질 펄스는 흐르는 질소 가스와 함께 서로 분리된다.
각 펄스 사이클은 4개의 기본적 단계로 구성된다.
* (CH3)3Al 펄스
* 질소 퍼지
* 물 펄스
* 질소 퍼지
알루미늄 산화물증착 사이클의 예가 표 1에 요약되어 있다.
사이클의 수가 층의 두께를 결정한다. (CH3)3Al과 물로부터의 Al2O3성장속도는 통상적으로 300℃에서 0.1nm/사이클 또는 1Å/사이클, 또는 약 3 내지 4사이클/단일층에 가깝다(Al2O3는 약 3Å의 벌크 격자 파라미터를 가진다). 각 TMA 펄스로 남겨진 메칠 종단은 각 펄스의 흡착을 자기-종료하고 가능한 화학흡착 사이트를 감소시키는데, 각 펄스로는 단일층형성에 모자르게 된다. 펄스 사이클은 원하는 층 두께를 형성하기 위해 충분히 반복된다. 알루미늄 산화물은 게이트 유전체에서 유일한 high-k물질로만 작용하거나 하나 또는 그 이상의 부가적인 유전층을 형성하기 전에 장벽 박층으로 작용한다.
다른 실시예에서, ZrO2가 ALD 타입 공정에 의해 증착된다. ZrCl4증기가 반응챔버로 도입되고 웨이퍼 표면에 1.5초동안 노출된다. 이는 아래 표2에 펄스 A로 언급되어 있다. 반응챔버는 과잉의 ZrCl4과 부산물을 반응챔버로부터 제거하기 위해 질소가스로 3초동안 퍼지된다. 이것은 퍼지 A로 언급되어 있다. 그리고 수증기가반응챔버로 도입되고 웨이퍼 표면에 3초동안 노출된다. 이는 펄스 B로 언급되어 있다. 잔유 물(water)과 반응부산물은 4초동안의 반응 챔버 퍼지로 제거된다. 이는 퍼지 B로 언급되어 있다. 각 반응상 동안에 반응물은, 다른 인자를 고려하여, 표면을 포화시키기에 충분한 양이 공급된다.
high-k 증착사이클의 예가 표2에 요약되어 있다.
평균 증착속도는 300℃에서 약 0.59Å/사이클이다. 표 2의 사이클은 펄스 A, 퍼지 A, 펄스 B, 퍼지 B로 구성되어 있으며, 원하는 두께의 층을 형성하기 위해 필요한 횟수만큼 반복된다.
더욱 일반적으로, 공정에서의 온도는 약 200℃ 에서 300℃ 사이인 것이 바람직하다. 무결정 ZrO2층에 대하여는, 온도는 200℃에서 250℃사이인 것이 바람직하며, 가장 바람직하게는 약 225℃이다. 결정막에 대하여는 온도는 이 범위의 높은 쪽, 즉 250℃에서 300℃사이인 것이 바람직하며, 가장 바람직하게는 약 300℃이다. 당업자라면 비결정과 결정 조성의 혼합물은 이들 둘 영역의 범위 내에 있다는 것을이해할 것이다. 예시한 공정은 대부분 결정 ZrO2막을 형성한다.
위의 예에서, 각 ZrCl4펄스에 의해 형성되는 금속 단일층은 염소와 자기-종료되는데, 이는 바람직한 조건에서 과잉의 ZrCl4와 쉽게 반응하지 않는다. 바람직한 산소 소스 가스는 리간드 교환반응에서 산소상 동안에 염소-종단 표면과 반응하거나 그 위에 흡착한다. 여기서 리간드 교환반응은 이전에 흡착된 지르코늄 클로라이드 복합체 공급에 의해 제한된다. 더우기 산화는 포화상에서 과잉의 산화제와 더 이상 반응하지 않는 하이드록실 그리고 산소 브리지 종결을 남긴다.
바람직하게는 약 20Å과 60Å사이의 ZrO2를 성장시키기 위해 충분한 사이클이 수행된다. 더 바람직하게는 20Å가 40Å사이로 키우기 위해, 더 바람직하게는 약 30Å으로 성장시키기 위해 수행된다. 층의 유전상수는 약 18 과 24사이이다.
high-k 유전체 증착에 이어, 증착된 유전층은 선택적으로 이 층의 품질을 향상시키기 위해 어닐링된다. 예를 들어, 증착된 유전층은 고온의 산소 어닐링을 겪게 되는데, 이에 의해 층을 결정화하고 금속 누설 경로가 되었을 산소 빈자리(vacancy)를 채우게 된다. 어닐링 단계는 폭발의 위험이나 일련의 반응물 사이에 바라지 않는 반응이 일어나는 위험을 최소화하도록 설계된 반응기내에서 인 시츄로 행해지는 것이 바람직하다. 바람직하게는 어닐링은 계면 산화물층의 추가적인 성장을 방지하는 조건에서 수행된다.
두 금속 화합물을 사용하는 ALD 공정이 high-k 층을 증착하는데 사용될 수 있는데, 여기서 두 금속 화합물의 하나는 다른 금속 화합물과는 잘 반응하나 기판을 산화시키지 않는 산소 소스 물질이다. 이러한 공정은 2000년 10월 13일 출원된 미국 특허 출원 제 09/687,355호에 개시되어 있으며 여기에 참조로서 결합된다. 이 방법에서 기판의 표면은 금속 소스 물질과 산소 소스 물질과 교대로 반응한다. 그러나 산소 소스 물질은 바람직하게는 적어도 하나의 유기 리간드를 가지고 산소는 최소한 하나의 보론, 실리콘 또는 금속 원자와 결합된 금속 알콕사이드, 금속 화합물이다. 금속 알콕사이드는 금속 할라이드 또는 금속 알킬과 같은 제2 금속화합물과 반응할 때 산소와 금속 소스의 두 가지로 작용한다. 이 공정에서 high-k 금속 산화물은 하부기판의 추가적인 산화없이 증착될 수 있으며 이에 따라 계면 산화물층에 더 이상의 성장은 없다.
산소가 없이 금속 전구체의 직접 분해에 의해 high-k물질이 증착될 수 있다. 이들 금속 전구체는 바람직하게는 금속과 산소 모두를 포함하며 따라서 추가 산소없이 금속 산화물을 형성할 수 있다. 이 경우에, 산화제가 없는 것은 계면 산화물층의 추가적인 성장을 방지한다. 바람직한 금속 전구체는 유기금속 화합물이다. 그리고 또한 이들은 휘발성 무수 금속 질화물일 수 있다.
추가적으로, high-k물질은 금속유기화학증기증착(MOCVD)에 의해 증착될 수 있다. 이 같은 MOCVD 공정에서, 사용된 산화제는 공정이 수행되는 온도에서 계면 산화물층을 실질적으로 성장시키지 않는다.
유전체 증착후에는 유전체 스택위에 트랜지스터 게이트 전극의 형성이 이어진다. 전극 형성 역시 인 시츄로 행해지는 것이 유리하다. 이에 따라, 유전체 스택만이 인 시츄로 형성되는 것이 아니라, 바람직한 실시예에서의 반응기와 방법은 트랜지스터 게이트 스택 형성의 모든 단계를 인 시츄 공정이 가능하게 하다. 이에 따라 계면 유전체 성장과 제2 high-k 유전체 증착은 인 시츄로 수행될 수 있다. 선택적으로, 웨이퍼 세정, 유전체층의 증착, 어닐링, 그리고 전극 형성의 일부 또는 전부는 인 시츄로 수행될 수 있는데, 이는 곧, 단계들간에 대기에 노출됨 없이 동일한 공정 챔버 또는 클러스터 툴내에서 수행된다는 것이다.
비록 앞서의 발명이 특정한 바람직한 실시예로서 설명되었지만, 다른 실시예도 당업자에게는 명백할 것이다. 예를 들어, 집적회로에서 게이트 유전체를 형성하기 위한 공정이 명확하게 제공되면, 당업자는 캐퍼시터를 위한 실리콘 하부 전극위에 high-k유전체를 형성하는 것과 같은 다른 경우에도 같은 원리가 적용될 수 있다는 것을 이해할 것이다. 추가적으로, 다른 조합, 생략, 교체 그리고 변형은, 여기에 개시된 관점에 비추어 명확할 것이다. 따라서, 본 발명은 바람직한 실시예의 언급에 한정되는 것이 아니며, 첨부되는 청구범위를 참조로 정의되는 것이다.
본발명은 집적회로에서 유전체 스택(dielectric stack)을 형성하는 방법과 장치에 이용된다.

Claims (43)

  1. 반도체 기판상에 게이트 유전체를 형성하는 방법에 있어서,
    상기 기판 상에 계면 유전산화물층(interfacial dielectric oxide layer)을 형성하는 단계; 그리고
    상기 계면 유전산화물층의 상부에 high-k 층을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
    여기서, 상기 high-k층의 증착은, 상기 high-k층의 증착동안에 상기 계면 유전산화물층의 두께가 실질적으로 증가하지 않는 조건에서 수행된다.
  2. 제 1항에 있어서,
    상기 high-k층이 증착되는 온도는 300℃이하인 것을 특징으로 하는 방법.
  3. 제 2항에 있어서,
    상기 증착은 산소 소스로서 물을 기판에 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제 1항에 있어서,
    상기 계면 유전산화물층의 두께는 약 15Å 이하인 것을 특징으로 하는 방법.
  5. 제 4항에 있어서,
    상기 계면 유전산화물층의 두께는 약 10Å 이하인 것을 특징으로 하는 방법.
  6. 제 5항에 있어서,
    상기 계면 유전산화물층의 두께는 약 5Å 이하인 것을 특징으로 하는 방법.
  7. 제 1항에 있어서,
    상기 계면 유전산화물층은 이산화 실리콘(SiO2)인 것을 특징으로 하는 방법.
  8. 제 7항에 있어서,
    상기 계면 유전산화물층은 상기 기판의 열적 산화에 의해 형성된 것을 특징으로 하는 방법.
  9. 제 8항에 있어서,
    상기 열적 산화는 산화-완화 표면 종결(oxidation-moderating surface termination)을 통한 산화를 포함하는 것을 특징으로 하는 방법.
  10. 제 1항에 있어서,
    상기 증착은 원자층증착(ALD)공정을 포함하는 것을 특징으로 하는 방법.
  11. 제 10항에 있어서,
    상기 ALD 공정은,
    반응챔버내에서 기판과 제1반응물을 접촉시키는 단계;
    상기 반응챔버로부터 반응하지 않은 상기 제1반응물을 제거하는 단계;
    상기 기판과 제2반응물을 접촉시키는 단계;
    상기 반응챔버로부터 반응하지 않은 상기 제2반응물을 제거하는 단계를 포함하는 사이클을 복수 포함하는 것을 특징으로 하는 방법.
  12. 제 11항에 있어서,
    상기 제2반응물은 수증기인 것을 특징으로 하는 방법.
  13. 제 12항에 있어서,
    상기 ALD 공정은 300℃이하에서 수행되는 것을 특징으로 하는 방법.
  14. 제 13항에 있어서,
    상기 high-k층은 Al2O3를 포함하는 것을 특징으로 하는 방법.
  15. 제 14항에 있어서,
    상기 제1반응물은 트리메칠 알루미늄(TMA)이고 상기 제2반응물은 물인 것을 특징으로 하는 방법.
  16. 제 13항에 있어서,
    상기 high-k층은 ZrO2를 포함하는 것을 특징으로 하는 방법.
  17. 제 16항에 있어서,
    상기 제1반응물은 ZrCl4이고 상기 제2반응물은 물인 것을 특징으로 하는 방법.
  18. 기판의 표면상에 화합물 유전체층을 형성하는 방법에 있어서,
    약 15Å이하 두께의 산화물층을 형성하는 단계;
    상기 산화물층의 추가적인 성장없이, 상기 산화물층의 상부에 high-k물질을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  19. 제 18항에 있어서,
    상기 산화물층의 두께는 약 10Å 이하인 것을 특징으로 하는 방법.
  20. 제 19항에 있어서,
    상기 산화물층의 두께는 약 5Å 이하인 것을 특징으로 하는 방법.
  21. 제 18항에 있어서,
    상기 산화물층을 형성하기 전에 상기 기판을 세정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  22. 제 18항에 있어서,
    상기 기판은 실리콘 기판인 것을 특징으로 하는 방법.
  23. 제 22항에 있어서,
    상기 산화물층은 상기 실리콘 기판의 열적 산화에 의하여 형성되는 것을 특징으로 하는 방법.
  24. 제 18항에 있어서,
    상기 high-k물질은, 상기 기판이 제1금속포함 화합물과 제2산화 화합물에 순차적으로 그리고 교대적으로 노출되는 순차적 표면반응을 포함하는 ALD 타입 공정에 의해 증착되는 것을 특징으로 하는 방법.
  25. 제 24항에 있어서,
    상기 제2산화 화합물은 금속 유기 화합물인 것을 특징으로 하는 방법.
  26. 제 24항에 있어서,
    상기 제1금속포함 화합물은 금속 할라이드이며, 상기 제2산화 화합물은 금속 알콕사이드인 것을 특징으로 하는 방법.
  27. 제 24항에 있어서,
    상기 제1금속포함 화합물과 상기 제2산화 화합물은 모두 금속 알콕사이드인 것을 특징으로 하는 방법.
  28. 제 24항에 있어서,
    상기 제1금속포함 화합물은 ZrO2, HfO2, Ta2O5, TiO2, BST, ST, SBT, Al2O3, Nb2O5, La2O3로 이루어진 군에서 선택되는 것을 특징으로 하는 방법.
  29. 제 24항에 있어서,
    상기 제2산화 화합물은 수증기인 것을 특징으로 하는 방법.
  30. 제 24항에 있어서,
    온도는 300℃이하인 것을 특징으로 하는 방법.
  31. 제 18항에 있어서,
    상기 high-k물질은 금속 소스 화합물의 직접 분해에 의해 증착되는 것을 특징으로 하는 방법.
  32. 제 18항에 있어서,
    상기 high-k물질은 CVD와 MOCVD로 이루어진 군 중에서 선택되는 공정에 의하여 증착되는 것을 특징으로 하는 방법.
  33. 제 32항에 있어서,
    온도는 300℃이하인 것을 특징으로 하는 방법.
  34. 제 32항에 있어서,
    산화제로 수증기가 사용되는 것을 특징으로 하는 방법.
  35. 제 18항에 있어서,
    상기 산화물층은 이산화 실리콘을 포함하는 것을 특징으로 하는 방법.
  36. 제 35항에 있어서,
    상기 산화물층은 질소를 더 포함하는 것을 특징으로 하는 방법.
  37. 제 18항에 있어서,
    상기 high-k물질의 증착 전에, 상기 산화물층 상의 표면종단(surface termination)을 변형하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  38. 실리콘 기판에 유전층을 형성하는 방법에 있어서,
    상기 기판상에 약 15Å이하의 두께를 가지는 실리콘 산화물 계면층(silicon oxide interface layer)을 성장시키는 단계;
    상기 실리콘 산화물 계면층의 상부에 high-k물질을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
    여기서, 상기 증착은 상기 기판을 약 300℃이하로 유지하는 단계와 산화제로서 수증기를 공급하는 단계를 포함한다.
  39. 제 38항에 있어서,
    상기 증착은 ALD 공정을 포함하는 것을 특징으로 하는 방법.
  40. 제 39항에 있어서,
    상기 ALD공정은,
    상기 기판과 제1반응물을 접촉시키는 단계;
    반응챔버로부터 반응하지 않은 상기 제1반응물을 제거하는 단계;
    상기 기판을 수증기와 접촉시키는 단계; 그리고
    상기 반응챔버로부터 반응하지 않은 상기 수증기를 제거하는 단계를 포함하는 사이클을 다수 포함하는 것을 특징으로 하는 방법.
  41. 제 38항에 있어서,
    상기 실리콘 산화물 계면층은 상기 high-k물질의 증착 동안 약 15Å이하로 성장하는 것을 특징으로 하는 방법.
  42. 제 41항에 있어서,
    상기 실리콘 산화물 계면층은 약 10Å이하로 성장하는 것을 특징으로 하는 방법.
  43. 제 42항에 있어서,
    상기 실리콘 산화물 계면층은 약 5Å이하로 성장하는 것을 특징으로 하는 방법.
KR1020047002823A 2001-08-31 2002-08-26 저온 게이트 스택 KR100920402B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US60/316,562 2001-08-31
PCT/US2002/027230 WO2003041124A2 (en) 2001-08-31 2002-08-26 Method of fabricating a gate stack at low temperature

Publications (2)

Publication Number Publication Date
KR20040087310A true KR20040087310A (ko) 2004-10-13
KR100920402B1 KR100920402B1 (ko) 2009-10-07

Family

ID=50098024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047002823A KR100920402B1 (ko) 2001-08-31 2002-08-26 저온 게이트 스택

Country Status (1)

Country Link
KR (1) KR100920402B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865581B1 (ko) * 2005-02-24 2008-10-28 가부시키가이샤 히다치 고쿠사이 덴키 반도체장치의 제조방법 및 기판처리장치
CN106960779A (zh) * 2015-11-16 2017-07-18 台湾积体电路制造股份有限公司 处理工艺以及系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013553A (en) * 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
US6015739A (en) 1997-10-29 2000-01-18 Advanced Micro Devices Method of making gate dielectric for sub-half micron MOS transistors including a graded dielectric constant

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865581B1 (ko) * 2005-02-24 2008-10-28 가부시키가이샤 히다치 고쿠사이 덴키 반도체장치의 제조방법 및 기판처리장치
CN106960779A (zh) * 2015-11-16 2017-07-18 台湾积体电路制造股份有限公司 处理工艺以及系统
US10388515B2 (en) 2015-11-16 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Treatment to control deposition rate
CN106960779B (zh) * 2015-11-16 2019-12-10 台湾积体电路制造股份有限公司 处理工艺以及系统
US10867789B2 (en) 2015-11-16 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Treatment to control deposition rate
US11342177B2 (en) 2015-11-16 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Treatment to control deposition rate

Also Published As

Publication number Publication date
KR100920402B1 (ko) 2009-10-07

Similar Documents

Publication Publication Date Title
JP4746269B2 (ja) 低温度におけるゲートスタック製造方法
JP4566559B2 (ja) 誘電層の形成方法
US7972977B2 (en) ALD of metal silicate films
KR101442212B1 (ko) 금속 실리케이트 막들의 원자층 증착
JP4281082B2 (ja) 堆積前の表面調整方法
KR100591507B1 (ko) 나노층 박막의 원자층 증착
US6818517B1 (en) Methods of depositing two or more layers on a substrate in situ
JP4700181B2 (ja) 原子層蒸着法を用いた薄膜形成方法
US7202166B2 (en) Surface preparation prior to deposition on germanium
US7851285B2 (en) Non-volatile memory device and method for fabricating the same
JP5307513B2 (ja) Ａｌｄ法又はｃｖｄ法による金属含有膜の調製
KR20180041083A (ko) 반도체 표면의 패시베이션 방법 및 관련 시스템들
JP2008174842A (ja) 原子層蒸着法を用いた薄膜形成方法
JP4887604B2 (ja) 半導体装置の製造方法
KR100920402B1 (ko) 저온 게이트 스택
KR100780605B1 (ko) 탄탈륨지르코늄산화막을 구비한 반도체소자 및 그의 제조방법
EP1425785A2 (en) Method of fabricating a gate stack at low temperature

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130906

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 10