KR20040085296A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20040085296A
KR20040085296A KR1020030019939A KR20030019939A KR20040085296A KR 20040085296 A KR20040085296 A KR 20040085296A KR 1020030019939 A KR1020030019939 A KR 1020030019939A KR 20030019939 A KR20030019939 A KR 20030019939A KR 20040085296 A KR20040085296 A KR 20040085296A
Authority
KR
South Korea
Prior art keywords
driver integrated
pins
liquid crystal
crystal display
integrated circuit
Prior art date
Application number
KR1020030019939A
Other languages
English (en)
Other versions
KR100701073B1 (ko
Inventor
송정민
성낙현
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020030019939A priority Critical patent/KR100701073B1/ko
Publication of KR20040085296A publication Critical patent/KR20040085296A/ko
Application granted granted Critical
Publication of KR100701073B1 publication Critical patent/KR100701073B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 소오스 드라이버와 게이트 드라이버 집적회로를 액정표시장치의 패널상에 직접 실장시키는 COG 기술의 적용시 문제되는 소오스 드라이버 집적회로 등의 핀 배치에 관한 것으로, 액정표시장치의 패널상에 실장된 복수개의 소오스 드라이버 집적회로(N개)와 복수개의 게이트 드라이버 집적회로를 구비하는 본 발명의 액정표시장치에 있어서, 소오스 및 게이트 드라이버 집적회로 각각의 좌우측 상단에는 PCB에 탑재된 제어부로부터 전송되는 데이터 및 제어 신호를 수신하는 핀이 배치되고, 좌우측 하단에는 상기 제어부로부터 전송되는 전원전압을 수신하는 핀이 배치되고, 하부측에는 채널핀이 배치된다.
본 발명에서는 COG 기술에 의하여 각 드라이버 집적회로를 액정표시장치의 패널상에 실장함으로써 액정표시장치 모듈의 경박단소화, 생산비용 저감, 및 고신뢰성을 이룰 수 있다.

Description

액정표시장치{Liquid crystal display}
본 발명은 액정표시장치에서의 칩온글래스(COG)에 관한 것으로, 특히 소오스 드라이버와 게이트 드라이버 집적회로를 액정표시장치의 패널상에 직접 실장시키는 COG 기술의 적용시 문제되는 소오스 드라이버 집적회로 등의 핀 배치에 관한 것이다.
일반적인 액정표시장치는 도 1 과 같이 데이터 신호를 공급하는 소오스 PCB 와 주사 신호를 공급하는 게이트 PCB 와 이들 소오스 및 게이트 PCB 로 전송하기 위해 사용하는 FPC 를 구비하고 있으며, 도시된 바와같이 이들은 액정표시장치의패널과는 분리되어 있음을 알 수 있다. 이는 액정표시장치의 경박단소화 추세와 관련하여 매우 불리한 구조를 갖추고 있음을 알 수 있다.
또한, 도 2 는 도 1 의 액정표시장치의 구조를 개선한 또 다른 종래의 액정표시장치의 구조를 도시하는 것으로, 도시된 바와같이 소오스 PCB 에서 생성된 신호를 게이트 PCB 로 전송하기 위하여 일반적으로 사용하는 FPC 를 대신하여 패널 내부에 배선하는 방법과 주사 신호를 공급하는 게이트 PCB 대신에 패널 내부에 배선하여 신호를 공급하는 액정표시장치의 구조가 개시되어 있다. 그러나, 이 경우에도 여전히 캐리어에 탑재된 소오스 집적회로는 PCB 를 이용하고 있으며 따라서 데이터를 전송하기 위해서는 COF 를 이용하여야 한다.
그런데, 이러한 구조는 액정표시장치 모듈의 경박단소화, 생산비용 저감, 및 고신뢰성을 추구하여야 하는 현재의 추세에 부합하지 않는다는 문제점이 있다.
본 발명은 이러한 문제점을 해결하기 위하여 제안된 것으로 소오스 드라이버 집적회로등을 COG 라는 패키지 기술을 이용하여 액정표시장치의 패널상에 탑재시킴으로써 액정표시장치 모듈의 경박단소화, 생산비용 저감, 및 고신뢰성을 이루고자 한다.
또한, 본 발명은 소오스 드라이버 집적회로를 구동하는 신호선을 액정표시장치의 패널상에 형성시켜 소오스 및 게이트 PCB 와 같은 외부 회로를 사용하지 않는 액정표시장치를 제공하고자 한다.
도 1 및 도 2 는 종래의 액정표시장치를 도시하는 구성도.
도 3 및 4 는 COG 기술에 의하여 액정표시장치의 패널상에 실장된 복수개의 소오스 드라이버 집적회로와 복수개의 게이트 드라이버 집적회로를 구비하는 액정표시장치를 간단히 도시한 본 발명의 제 1 및 제 2 실시예를 도시하는 도면.
도 5a, 5b 및 도 6a, 6b 은 본 발명에서 사용되는 드라이버 집적회로의 핀 구성 및 배선 연결을 설명하는 도면.
본 발명의 일실시예인 액정표시장치의 패널상에 실장된 복수개의 소오스 드라이버 집적회로(N개)와 복수개의 게이트 드라이버 집적회로를 구비하는 액정표시장치는 소오스 및 게이트 드라이버 집적회로 각각의 좌우측 상단에는 PCB에 탑재된 제어부로부터 전송되는 데이터 및 제어 신호를 수신하는 핀이 배치되고, 좌우측 하단에는 상기 제어부로부터 전송되는 전원전압을 수신하는 핀이 배치되고, 하부측에는 채널핀이 배치된다.
본 발명에서, 제어부에서 출력되는 데이터 및 제어 신호와 전원전압은 제어부의 출력핀과 N/2 번째 소오스 드라이버 집적회로의 우측 상하단에 배치된 핀 사이의 배선을 통하여 전송되며, 제어부에서 출력되는 데이터 및 제어 신호와 전원전압은 상기 제어부의 또 다른 출력핀과 (N/2)+1 번째 소오스 드라이버 집적회로의 좌측 상하단에 배치된 핀 사이의 배선을 통하여 전송된다.
본 발명의 제 2 실시예인 액정표시장치의 패널상에 실장된 복수개의 소오스 드라이버 집적회로(N개)와 복수개의 게이트 드라이버 집적회로를 구비하는 액정표시장치는 소오스 및 게이트 드라이버 집적회로 각각의 상부측 좌우단에는 PCB에 탑재된 제어부로부터 전송되는 데이터 및 제어 신호를 수신하는 핀이 배치되고, 좌우측에는 상기 제어부로부터 전송되는 전원전압을 수신하는 핀이 배치되고, 하부측에는 채널핀이 배치된다.
본 발명에서, 제어부에서 출력되는 상기 데이터 및 제어 신호는 상기 제어부의 출력핀과 N/2 번째 소오스 드라이버 집적회로의 상부측 우단에 배치된 핀 사이의 배선을 통하여 전송되고, 전원전압은 N/2 번째 소오스 드라이버 집적회로의 우측에 배치된 핀 사이의 배선을 통하여 전송되고, 제어부에서 출력되는 상기 데이터 및 제어 신호는 상기 제어부의 또 다른 출력핀과 (N/2)+1 번째 소오스 드라이버 집적회로의 상부측 좌단에 배치된 핀 사이의 배선을 통하여 전송되고, 전원전압은 (N/2)+1 번째 소오스 드라이버 집적회로의 좌측에 배치된 핀 사이의 배선을 통하여 전송된다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.
도 3 은 COG 기술에 의하여 액정표시장치의 패널상에 실장된 복수개의 소오스 드라이버 집적회로와 복수개의 게이트 드라이버 집적회로를 구비하는 액정표시장치를 간단히 도시한 본 발명의 일실시예이다.
도시된 바와같이, PCB 상에 탑재된 제어부는 FPC 를 통하여 소오스 드라이버 집적회로와 연결된다. 복수개의 소오스 드라이버 집적회로는 직렬로 연결되어 있으며, 게이트 드라이버 집적회로 또한 직렬 연결되어 있다. 최좌측의 소오스 드라이버와 최상단의 게이트 드라이버 집적회로는 도시된 바와같이 COG 기술에 의하여 형성된 배선으로 연결된다.
도 4는 COG 기술에 의하여 액정표시장치의 패널상에 실장된 복수개의 소오스 드라이버 집적회로와 복수개의 게이트 드라이버 집적회로를 구비하는 액정표시장치를 간단히 도시한 본 발명의 제 2 실시예이다.
도시된 바와같이, PCB 상에 탑재된 제어부는 FPC 를 통하여 소오스 드라이버집적회로 및 게이트 드라이버 집적회로와 연결된다. 복수개의 소오스 드라이버 집적회로는 직렬로 연결되어 있으며, 게이트 드라이버 집적회로 또한 직렬 연결되어 있다. 일실시예와는 달리, 최상단의 게이트 드라이버 FPC 를 통하여 제어부와 직접 연결된다.
본 발명의 일실시예 및 제 2 실시예에 있어서, PCB 상에 탑재된 제어부로부터 RGB 데이터 신호, 제어 신호(CPH, MPOL, LOAD, Carry 등), 전원전압(VBS, VCS, VCOM, Gamma voltage 등)을 Windoe type 의 FPC 를 이용하여 액정표시장치의 패널상에 실장된 소오스 및 게이트 드라이버 집적회로로 전송하게 된다.
도 5a 와 도 5b 는 본 발명의 실시예에서 사용되는 소오스 및 게이트 드라이버의 핀 구조 및 제어부와의 배선 관계에 대한 일시시예를 설명하는 도면이다.
도 5a 에 도시된 바와같이, 각 소오스 및 게이트 드라이버 집적회로의 좌우측 상단에는 PCB에 탑재된 제어부로부터 전송되는 데이터 및 제어 신호를 수신하는 핀이 배치되고, 좌우측 하단에는 제어부로부터 전송되는 전원전압을 수신하는 핀이 배치되고, 하부측에는 채널핀이 배치되어 있다.
도 5b 에 있어서, 제어부에서 출력되는 상기 데이터 및 제어 신호와 전원전압은 상기 제어부의 출력핀과 N/2 번째 소오스 드라이버 집적회로(8 개의 소오스 드라이버가 있는 경우 4 번째 소오스 드라이버)의 우측 상하단에 배치된 핀 사이의 배선을 통하여 전송된다. 또한, 제어부에서 출력되는 상기 데이터 및 제어 신호와 전원전압은 상기 제어부의 또 다른 출력핀과 (N/2)+1 번째 소오스 드라이버 집적회로(8 개의 소오스 드라이버가 있는 경우 5 번째 소오스 드라이버)의 좌측 상하단에배치된 핀 사이의 배선을 통하여 전송된다. 도 5b 에서, N/2 번째 소오스 드라이버 집적회로 및 (N/2)+1 번째 소오스 드라이버 집적회로의 핀과 와 상기 제어부의 출력핀은 전술한 바와같이 FPC 로서 연결된다.
도 6a 와 도 6b 는 본 발명의 실시예에서 사용되는 소오스 및 게이트 드라이버의 핀 구조 및 제어부와의 배선 관계에 대한 제 2시시예를 설명하는 도면이다.
도 6a 에 도시된 바와같이, 각 소오스 및 게이트 드라이버 집적회로의 상부측 좌우단에는 PCB에 탑재된 제어부로부터 전송되는 데이터 및 제어 신호를 수신하는 핀이 배치되고, 좌우측에는 상기 제어부로부터 전송되는 전원전압을 수신하는 핀이 배치되고, 하부측에는 채널핀이 배치되어 있다.
도 6b 에 있어서, 제어부에서 출력되는 데이터 및 제어 신호는 제어부의 출력핀과 N/2 번째 소오스 드라이버 집적회로(8 개의 소오스 드라이버가 있는 경우 4 번째 소오스 드라이버)의 상부측 우단에 배치된 핀 사이의 배선을 통하여 전송되고, 전원전압은 N/2 번째 소오스 드라이버 집적회로의 우측에 배치된 핀 사이의 배선을 통하여 전송된다. 또한, 제어부에서 출력되는 상기 데이터 및 제어 신호는 상기 제어부의 또 다른 출력핀과 (N/2)+1 번째 소오스 드라이버 집적회로(8 개의 소오스 드라이버가 있는 경우 5 번째 소오스 드라이버)의 상부측 좌단에 배치된 핀 사이의 배선을 통하여 전송되고, 전원전압은 (N/2)+1 번째 소오스 드라이버 집적회로의 좌측에 배치된 핀 사이의 배선을 통하여 전송된다. 도 6b 에서, N/2 번째 소오스 드라이버 집적회로 및 (N/2)+1 번째 소오스 드라이버 집적회로의 핀과 상기 제어부의 출력핀은 FPC 로서 연결된다.
도 5b 와 도 6b 은 제어부와 소오스 드라이버 집적회로가 FPC 를 통하여 연결되는 구조를 주로 도시하나, 도 4의 경우에와 같이 제어부와 게이트 드라이버 집적회로가 FPC 를 통하여 연결되는 경우에도 사실상 동일한 연결 방법을 선택하여 구성할 수 있다.
이상에서 알 수 있는 바와같이, 종래의 경우와 같이 PCB 를 사용하지 않는 대신, 본 발명에서는 COG 기술에 의하여 각 드라이버 집적회로를 액정표시장치의 패널상에 실장함으로써 액정표시장치 모듈의 경박단소화, 생산비용 저감, 및 고신뢰성을 이룰 수 있다.

Claims (5)

  1. 액정표시장치의 패널상에 실장된 복수개의 소오스 드라이버 집적회로(N개)와 복수개의 게이트 드라이버 집적회로를 구비하는 액정표시장치에 있어서,
    상기 소오스 및 게이트 드라이버 집적회로 각각의 좌우측 상단에는 PCB에 탑재된 제어부로부터 전송되는 데이터 및 제어 신호를 수신하는 핀이 배치되고, 좌우측 하단에는 상기 제어부로부터 전송되는 전원전압을 수신하는 핀이 배치되고, 하부측에는 채널핀이 배치되며,
    상기 제어부에서 출력되는 상기 데이터 및 제어 신호와 전원전압은 상기 제어부의 출력핀과 N/2 번째 소오스 드라이버 집적회로의 우측 상하단에 배치된 핀 사이의 배선을 통하여 전송되며,
    상기 제어부에서 출력되는 상기 데이터 및 제어 신호와 전원전압은 상기 제어부의 또 다른 출력핀과 (N/2)+1 번째 소오스 드라이버 집적회로의 좌측 상하단에 배치된 핀 사이의 배선을 통하여 전송되는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 N/2 번째 소오스 드라이버 집적회로 및 (N/2)+1 번째 소오스 드라이버 집적회로의 핀과 와 상기 제어부의 출력핀은 FPC 로서 연결되는 것을 특징으로 하는 액정표시장치.
  3. 액정표시장치의 패널상에 실장된 복수개의 소오스 드라이버 집적회로(N개)와복수개의 게이트 드라이버 집적회로를 구비하는 액정표시장치에 있어서,
    상기 소오스 및 게이트 드라이버 집적회로 각각의 상부측 좌우단에는 PCB에 탑재된 제어부로부터 전송되는 데이터 및 제어 신호를 수신하는 핀이 배치되고, 좌우측에는 상기 제어부로부터 전송되는 전원전압을 수신하는 핀이 배치되고, 하부측에는 채널핀이 배치되는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 제어부에서 출력되는 상기 데이터 및 제어 신호는 상기 제어부의 출력핀과 N/2 번째 소오스 드라이버 집적회로의 상부측 우단에 배치된 핀 사이의 배선을 통하여 전송되고, 전원전압은 N/2 번째 소오스 드라이버 집적회로의 우측에 배치된 핀 사이의 배선을 통하여 전송되고,
    상기 제어부에서 출력되는 상기 데이터 및 제어 신호는 상기 제어부의 또 다른 출력핀과 (N/2)+1 번째 소오스 드라이버 집적회로의 상부측 좌단에 배치된 핀 사이의 배선을 통하여 전송되고, 전원전압은 (N/2)+1 번째 소오스 드라이버 집적회로의 좌측에 배치된 핀 사이의 배선을 통하여 전송되는 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서, 상기 N/2 번째 소오스 드라이버 집적회로 및 (N/2)+1 번째 소오스 드라이버 집적회로의 핀과 상기 제어부의 출력핀은 FPC 로서 연결되는 것을 특징으로 하는 액정표시장치.
KR1020030019939A 2003-03-31 2003-03-31 액정표시장치 KR100701073B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030019939A KR100701073B1 (ko) 2003-03-31 2003-03-31 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030019939A KR100701073B1 (ko) 2003-03-31 2003-03-31 액정표시장치

Publications (2)

Publication Number Publication Date
KR20040085296A true KR20040085296A (ko) 2004-10-08
KR100701073B1 KR100701073B1 (ko) 2007-03-29

Family

ID=37368310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030019939A KR100701073B1 (ko) 2003-03-31 2003-03-31 액정표시장치

Country Status (1)

Country Link
KR (1) KR100701073B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104930A2 (ko) * 2008-02-21 2009-08-27 Lee Sung Ho 내로우 비엠을 갖는 액정표시장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104930A2 (ko) * 2008-02-21 2009-08-27 Lee Sung Ho 내로우 비엠을 갖는 액정표시장치
WO2009104930A3 (ko) * 2008-02-21 2009-12-10 Lee Sung Ho 내로우 비엠을 갖는 액정표시장치
KR100960129B1 (ko) * 2008-02-21 2010-05-27 이성호 내로우 비엠을 갖는 액정표시장치

Also Published As

Publication number Publication date
KR100701073B1 (ko) 2007-03-29

Similar Documents

Publication Publication Date Title
KR100453306B1 (ko) 표시 소자 구동 장치 및 이를 이용한 표시 장치
KR100497047B1 (ko) 표시장치
EP1947502B1 (en) Liquid crystal display panel having power supply lines and liquid crystal display
KR101136159B1 (ko) 집적회로 및 그를 구비하는 액정표시장치
KR100855810B1 (ko) 액정표시장치
KR100449305B1 (ko) 표시 모듈
KR20090103190A (ko) 표시장치
JP4997593B2 (ja) 表示装置
KR101931248B1 (ko) 표시장치 및 그 제조방법
KR20070057301A (ko) 연성 인쇄 회로용 커넥터와, 그에 삽입되는 연성 인쇄 회로및 이를 갖는 표시 장치
US20030030604A1 (en) Liquid crystal display
KR20020004511A (ko) 가요성 인쇄회로 필름
US20080239229A1 (en) Circuit board and liquid crystal display including the same
US8441469B2 (en) Liquid crystal display device
KR100831114B1 (ko) 액정 표시 장치
KR102360171B1 (ko) 구동 드라이버
KR100836543B1 (ko) 표시 장치
KR100701073B1 (ko) 액정표시장치
KR19980058484A (ko) 액정표시모듈
JP3618184B2 (ja) 液晶表示モジュール及びインターフェイス回路ブロック
KR100246855B1 (ko) 휴대용 컴퓨터의 lcd모듈
US20240005834A1 (en) Driver and electro-optic device
US7903223B2 (en) Display panel module
KR20110003156A (ko) 액정표시장치
KR20050032279A (ko) 라인 온 글래스형 액정표시소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 14