KR20040082243A

KR20040082243A - 호스트 버스를 이용한 테스트 포트 억세스 장치

Info

Publication number: KR20040082243A
Application number: KR1020030016936A
Authority: KR
Inventors: 이재철
Original assignee: 엘지전자 주식회사
Priority date: 2003-03-18
Filing date: 2003-03-18
Publication date: 2004-09-24

Abstract

본 발명은, 호스트 버스를 이용한 테스트 포트 억세스 장치에 관한 것으로, 디지털 녹화기 등에 포함 구성되는 호스트 씨피유에, 새로운 칩 세트를 테스트하거나 또는 데이터 다운로드를 위한 입/출력포트를 할당하는 경우, 상기 칩 세트에 할당된 4 개의 JTAG(Joint Test Action Group) 포트들 중, TDO 포트와의 직접 연결을 위한 하나의 포트만을 추가 할당하고, 상기 JTAG 포트들 중 TCK 포트와는 CPLD를 통해 간접적으로 연결 접속함과 아울러, 상기 JTAG 포트들 중 TDI 포트와 TMS 포트와는 호스트 버스를 통해 간접적으로 연결 접속함으로써, 새로운 칩(Chip) 세트를 테스트하거나 또는 데이터 다운로드를 위해 할당되는 호스트 씨피유의 입/출력포트를 최소화시킬 수 있게 되며, 또한 호스트 씨피유에 남아있는 입/출력포트의 개수가 4 개 미만인 경우에도, JTAG 포트들을 정상적으로 모두 억세스 할 수 있게 되는 매우 유용한 발명인 것이다.

Description

호스트 버스를 이용한 테스트 포트 억세스 장치 {Apparatus for accessing test ports using a host bus}

본 발명은, 디지털 녹화기 내에 포함 설치되는 칩(Chip) 세트를 테스트하거나 또는 데이터 다운로드를 위한 테스트 포트를 억세스하는 호스트 버스를 이용한 테스트 포트 억세스 장치에 관한 것이다.

최근에는, 하드 디스크(HDD)와 같은 대용량 기록매체에 MPEG 데이터 스트림을 기록 및 재생할 수 있는 디지털 녹화기가 개발 출시되어 상용화되고 있는 데, 상기 디지털 녹화기에는, 도 1에 도시한 바와 같이, 호스트 버스(Host Bus)를 통해 연결 접속된 호스트 씨피유(10), MPEG 엔코더(20), MPEG 디코더(30), 하드 디스크(40), 그리고 콤플렉스 프로그램어블 논리소자(Complex Programmable Logic Device)(50)이 포함 구성될 수 있다.

한편, 상기 호스트 씨피유(10)에서는, 사용자의 선택에 따라, 현재의 동작 모드를 하드 디스크 기록 모드로 설정한 후, 상기 MPEG 엔코더(20)를 동작 제어하여, 외부 입력 신호를 MPEG 데이터 스트림으로 엔코딩한 후, 상기 하드 디스크(40)에 기록 저장하는 일련의 기록 동작을 수행하게 된다.

또한, 상기 호스트 씨피유(10)에서는, 사용자의 선택에 따라, 현재의 동작 모드를 하드 디스크 재생 모드로 설정한 후, 상기 MPEG 디코더(30)를 동작 제어하여, 상기 하드 디스크(40)에 기록된 MPEG 데이터 스트림을 독출한 후, 원래의 비디오 및 오디오 데이터 스트림으로 복원 재생하는 일련의 재생 동작을 수행하게 된다.

그리고, 상기 호스트 씨피유(10)에서는, 도 2에 도시한 바와 같이, 새로운 칩 세트, 예를 들어 파일드 프로그램어블 게이트 어레이(FPGA: Filed Programmable Gate Array) 칩(60)이 추가로 설치되는 경우, 상기 FPGA 칩(60)을 테스트하기 위해 할당된 JTAG(Joint Test Action Group) 포트들, 예를 들어 TDI(Test Data In) 포트, TMS(Test Mode Select) 포트, TDO(Test Data Out) 포트, TCK(Test Clock) 포트들을 억세스하게 된다.

그러나, 상기와 같이 4 개의 JTAG 포트들(TDI,TMS,TDO,TCK)을 각각 억세스하기 위하여, 호스트 씨피유에 4 개의 입/출력포트(P1,P2,P3,P4)를 할당 사용하게 되는 경우, 다른 칩 세트들과의 인터페이스를 위한 입/출력포트 수가 크게 감소하게 되는 문제점이 발생하게 되며, 또한, 상기 호스트 씨피유에 남아있는 입/출력포트의 개수가 4 개 미만인 경우에는, 상기 JTAG 포트들을 정상적으로 모두 억세스 할 수 없게 되는 문제점이 발생하게 된다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창작된 것으로서, 디지털 녹화기 내에 포함 설치되는 칩(Chip) 세트를 테스트하거나 또는 데이터 다운로드를 위해 할당되는 호스트 씨피유의 입/출력포트(I/O Port)를 최소화시킬 수 있도록 하기 위한 호스트 버스를 이용한 테스트 버스 억세스 장치를 제공하는 데그 목적이 있는 것이다.

도 1은 일반적인 디지털 복합 영상기기에 대한 구성을 도시한 것이고,

도 2는 일반적인 디지털 복합 영상기기에서의 테스트 포트 억세스 장치에 대한 실시예를 도시한 것이고,

도 3은 본 발명에 따른 호스트 버스를 이용한 테스트 포트 억세스 장치에 대한 실시예를 도시한 것이다.

※ 도면의 주요부분에 대한 부호의 설명

10 : 호스트 씨피유 20 : MPEG 엔코더

30 : MPEG 디코더 40 : 하드 디스크

50 : CPLD 60 : FPGA 칩

상기와 같은 목적을 달성하기 위한 본 발명에 따른 호스트 버스를 이용한 테스트 포트 억세스 장치는, 호스트 씨피유에, 새로운 칩 세트를 테스트하거나 또는 데이터 다운로드를 위한 입/출력포트를 할당하되, 상기 칩 세트에 할당된 4 개의 JTAG 포트들 중, TDO 포트와의 직접 연결을 위한 하나의 포트만을 추가 할당하고, 상기 JTAG 포트들 중 TCK 포트와는 CPLD를 통해 간접적으로 연결 접속함과 아울러, 상기 JTAG 포트들 중 TDI 포트와 TMS 포트와는 호스트 버스를 통해 간접적으로 연결 접속되는 것을 특징으로 한다.

이하, 본 발명에 따른 호스트 버스를 이용한 테스트 포트 억세스 장치에 대한 바람직한 실시예에 대해, 첨부된 도면을 참조하여 상세히 설명한다.

우선, 본 발명에 따른 호스트 버스를 이용한 테스트 포트 억세스 장치는, 도1을 참조로 전술한 바 있는 디지털 녹화기에 적용될 수 있으며, 또한 호스트 버스가 구비된 다양한 디지털 전자기기 등에 적용 가능하다.

도 3은, 본 발명에 따른 호스트 버스를 이용한 테스트 포트 억세스 장치에 대한 실시예를 도시한 것으로, 예를 들어 디지털 녹화기에는, 도 1을 참조로 전술한 바와 같이, 호스트 버스를 통해 연결 접속되는 호스트 씨피유(10), MPEG 엔코더(20), MPEG 디코더(30), 하드 디스크(40), 콤플렉스 프로그램어블논리소자(CPLD)(50)이 포함 구성됨과 아울러, 새로운 칩 세트, 예를 들어 FPGA 칩(60)이 추가 구성될 수 있다.

또한, 상기 FPGA 칩(60)에는, 테스트를 위한 4 개의 TDI 포트, TMS 포트, TDO 포트, TCK 포트들이 할당되되, 상기 호스트 씨피유(10)에는, 상기 FPGA 칩에 할당된 TDO 포트와의 직접 연결을 위한 하나의 포트(P3)만이 추가로 할당된다.

그리고, 상기 FPGA 칩에 할당된 TCK 포트와의 연결 접속을 위한 입/출력포트를 별도로 할당하지 않고, 대신 상기 CPLD(50)를 통해 간접적으로 연결 접속되며, 또한 상기 FPGA 칩에 할당된 TDI 포트와 TMS 포트와의 연결 접속을 위한 입/출력포트를 별도로 할당하지 않고, 대신 호스트 버스를 통해 간접적으로 연결 접속된다.

이에 따라, 상기 호스트 씨피유(10)에서는, 상기 FPGA 칩(50)을 테스트하기 위한 입/출력포트를 하나만 추가로 할당 사용할 수 있게 되는 데, 상기 TDI 포트와 TMS 포트를 통해 입/출력되는 신호는, 테스트 클럭(Test Clock)의 라이징 에지(Rising Edge)에서만 의미를 가지므로, TDI 및 TMS의 신호 값이 중간에 변하더라도 테스트 클럭이 변하지 않으면, JTAG 포트를 억세스하는 데 아무런 문제가 발생하지 않게 된다.

또한, 상기 호스트 씨피유(10)에서는, 임의의 특정 어드레스에 데이터를 기록할 때에만, 상기 CPLD(50)에서 테스트 클럭 펄스가 생성되도록 하며, 이때 호스트 버스에 연결되어 있는 TDI 포트와 TMS 포트를 통해 특정 값의 버스 데이터 값을 출력하게 된다.

이상, 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 당업자라면, 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서, 또다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.

상기와 같이 구성 및 이루어지는 본 발명에 따른 호스트 버스를 이용한 테스트 포트 억세스 장치는, 디지털 녹화기 등이 포함 구성되는 호스트 씨피유에, 새로운 칩 세트를 테스트하거나 또는 데이터 다운로드를 위한 입/출력포트를 할당하는 경우, 상기 칩 세트에 할당된 4 개의 JTAG(Joint Test Action Group) 포트들 중, TDO 포트와의 직접 연결을 위한 하나의 포트만을 추가 할당하고, 상기 JTAG 포트들 중 TCK 포트와는 CPLD를 통해 간접적으로 연결 접속함과 아울러, 상기 JTAG 포트들 중 TDI 포트와 TMS 포트와는 호스트 버스를 통해 간접적으로 연결 접속함으로써, 새로운 칩(Chip) 세트를 테스트하거나 또는 데이터 다운로드를 위해 할당되는 호스트 씨피유의 입/출력포트를 최소화시킬 수 있게 되며, 또한 호스트 씨피유에 남아있는 입/출력포트의 개수가 4 개 미만인 경우에도, JTAG 포트들을 정상적으로 모두 억세스 할 수 있게 되는 매우 유용한 발명인 것이다.

Claims

호스트 씨피유에, 새로운 칩 세트를 테스트하거나 또는 데이터 다운로드를 위한 입/출력포트를 할당하되,

상기 칩 세트에 할당된 4 개의 JTAG 포트들 중, TDO 포트와의 직접 연결을 위한 하나의 포트만을 추가 할당하고,

상기 JTAG 포트들 중 TCK 포트와는 CPLD를 통해 간접적으로 연결 접속함과 아울러,

상기 JTAG 포트들 중 TDI 포트와 TMS 포트와는 호스트 버스를 통해 간접적으로 연결 접속되는 것을 특징으로 하는 호스트 버스를 이용한 테스트 포트 억세스 장치.
제 1항에 있어서,

상기 호스트 씨피유에서는, 임의의 특정 어드레스에 데이터를 기록할 때에만, 상기 CPLD에서 테스트 클럭 펄스가 생성되도록 하는 것을 특징으로 하는 호스트 버스를 이용한 테스트 포트 억세스 장치.
제 1항에 있어서,

상기 호스트 씨피유에서는, 상기 호스트 버스에 연결되어 있는 TDI 포트와 TMS 포트를 통해 특정 값의 버스 데이터를 출력하는 것을 특징으로 하는 호스트 버스를 이용한 테스트 포트 억세스 장치.