KR20040081662A - 반도체 칩 테스트용 프로브 장치 - Google Patents

반도체 칩 테스트용 프로브 장치 Download PDF

Info

Publication number
KR20040081662A
KR20040081662A KR1020030016283A KR20030016283A KR20040081662A KR 20040081662 A KR20040081662 A KR 20040081662A KR 1020030016283 A KR1020030016283 A KR 1020030016283A KR 20030016283 A KR20030016283 A KR 20030016283A KR 20040081662 A KR20040081662 A KR 20040081662A
Authority
KR
South Korea
Prior art keywords
probe card
semiconductor chip
probe
pattern
circuit pattern
Prior art date
Application number
KR1020030016283A
Other languages
English (en)
Other versions
KR100511659B1 (ko
Inventor
엄재석
Original Assignee
(주)글로벌써키트
엄재석
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)글로벌써키트, 엄재석 filed Critical (주)글로벌써키트
Priority to KR10-2003-0016283A priority Critical patent/KR100511659B1/ko
Publication of KR20040081662A publication Critical patent/KR20040081662A/ko
Application granted granted Critical
Publication of KR100511659B1 publication Critical patent/KR100511659B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147Sealing or impregnating, e.g. of pores

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 반도체 칩의 테스트에 이용되는 프로브 카드의 회로패턴을 함침시켜 프로브 카드의 평탄도를 향상시킬 수 있도록 한 반도체 칩 테스트용 프로브 장치를 제공한다.
이는 프로브 카드의 회로패턴을 함침기술을 이용하여 패턴이 함침되도록 하거나 또는 통상의 패턴 돌출 형태의 인쇄회로기판과 이에 함침기술을 적용하여 패턴이 돌출된 형태와 패턴이 함침된 형태를 혼합 적용하여 완성되는 프로브 카드의 표면은 패턴이 함침된 형태로 되게 하거나 또는 통상의 패턴 돌출 형태의 인쇄회로기판에 절연물질을 씌우고, 이 절연물질을 그라인딩하여 결국 패턴 함침기술을 이용한 것과 마찬가지로 그 표면은 패턴 함침 형태로 하여 프로브 카드의 평탄도를 향상시킨 것이며, 이에 따라 테스트 성능을 향상시킬 수 있게 된다.

Description

반도체 칩 테스트용 프로브 장치{PROVING APPARATUS FOR SEMICONDUCTOR CHIP TEST}
본 발명은 반도체 칩 테스트용 프로브 장치에 관한 것으로, 특히 프로브 카드의 회로패턴을 함침시켜 프로브 카드의 평탄도를 향상시킬 수 있도록 한 반도체 칩 테스트용 프로브 장치에 관한 것이다.
일반적으로 반도체 집적회로소자를 제작할 때에는 소자의 제작 공정중, 제작 후, 그리고 리드프레임을 붙이기 전에 그 전체적 또는 부분적인 전기적 특성이 설계와 일치하도록 제조되었는지를 시험하게 된다.
이러한 시험에 사용되는 장비가 프로브 장치이며, 일반적인 프로브 장치를 도 1에 도시하였다.
이에 도시한 바와 같이, 탐침(3)과 프로브 장치를 연결하는 회로가 형성되어 있는 프로브 카드(2)가 진공흡착 또는 나사(4)에 의한 나사체결방식으로 핸들러(1)에 장착되어 도시하지 않은 지지대 상에 위치되어 있는 반도체 칩(5)의 전기적 특성을 시험할 수 있도록 되어 있다.
즉, 상기 핸들러(1)가 이동하거나 또는 반도체 칩(5)을 지지하는 지지대가 이동하여 상기 탐침(3)이 반도체 칩(5)의 패드(6)와 접촉되도록 하고, 프로브 장치의 주장치에서 반도체 칩(5)의 전기적 특성을 측정하기 위한 전기적 신호를 발생시키면 이는 상기 핸들러(1)를 통해 프로브 카드(2)로 전달되고, 프로브 카드(2)에서 탐침(3)으로 전달되어 탐침(3)을 통해 반도체 칩(5)의 패드(6)로 전달된다. 그 후 상기 반도체 칩(5)에서 나오는 전기적 응답신호는 상기의 역순으로 이동하여 프로브 장치의 주장치로 전달된다.
이러한 일반적인 프로브 장치에서 전기적 신호 전달기능을 수행하는 프로브 카드(2)는 일반적인 인쇄회로기판과 마찬가지로 회로패턴이 돌출된 형태로 되어 있다.
즉, 통상의 인쇄회로기판은 도 2에 도시한 바와 같이, 소정의 두께를 갖는 동박을 에폭시로 형성된 기판에 접착시킨 다음, 소정 회로패턴의 레지스트를 프린트한 후, 화학적 에칭을 통해 불필요한 부분의 동박을 제거하고, 남은 레지스트를 용제나 알카리 용액으로 제거하여 배선기판을 형성하게 되는 것으로, 회로패턴(p)이 돌출된 형태이다.
이와 같이, 패턴이 돌출된 형태의 인쇄회로기판 구조로 된 프로브 카드(2)는 화학적 에칭 및 추가적인 전해도금에 의해 패턴이 형성되므로 패턴의 높이가 일정치 않을 수 있어 프로브 카드(2)의 평탄도가 떨어지는 단점이 있었다.
또한, 통상 프로브 카드(2)는 도 3과 같이 다층 인쇄회로기판 구조로 형성되는데, 상기와 같이 패턴의 높이가 일정치 않을 수 있어 이에 따라 다층 구조의 프로브 카드(2) 역시 평탄도가 떨어지게 되며, 이에 따라 탐침(3)이 반도체 칩(5)의 패드(6)에 균일하게 접촉하지 못해 전기적 신호 전달력이 떨어져 결국 테스트 성능이 저하되는 문제점이 있었다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 본 발명은 프로브 카드의 회로패턴을 함침시켜 프로브 카드의 평탄도를 향상시킴으로써 테스트 성능을 향상시킬 수 있도록 한 반도체 칩 테스트용 프로브 장치를 제공함에 그 목적이 있다.
도 1은 일반적인 반도체 칩 테스트용 프로브 장치를 나타낸 도.
도 2는 일반적인 패턴 돌출 형태의 인쇄회로기판을 나타낸 도.
도 3은 일반적인 다층 구조의 프로브 카드의 개략 구성도.
도 4는 본 발명에 따른 반도체 칩 테스트용 프로브 장치를 나타낸 도.
도 5a 내지 도 5e는 본 발명의 일 실시 예에 따른 프로브 카드의 제작 과정을 나타낸 도.
도 6a 내지 도 6d는 본 발명의 다른 실시 예에 따른 프로브 카드의 제작 과정을 나타낸 도.
도 7a 내지 도 7c는 본 발명의 또 다른 실시 예에 따른 프로브 카드의 제작 과정을 나타낸 도.
<도면의 주요부분에 대한 부호의 설명>
1 : 핸들러 3 : 탐침
5 : 반도체 칩 6 : 패드
20 : 프로브 카드 100 : 인쇄회로기판
101,102 : 금속판 103 : 레지스트
104 : 니켈층 105 : 동층
106 : 절연수지 107 : 절연물질
이러한 목적을 달성하기 위한 본 발명에 따른 반도체 칩 테스트용 프로브 장치는, 반도체 칩의 전기적 특성을 측정하기 위해 프로브 카드를 장착한 반도체 칩 테스트용 프로브 장치에 있어서, 상기 프로브 카드는 두 개의 금속판을 서로 평행하게 배치하고, 상기 금속판의 대향되는 면에 프로브 카드의 제작을 위한 회로패턴을 형성하며, 상기 각 금속판 사이에 절연수지를 삽입하여 압착한 후, 상기 양 금속판을 제거하여 상기 절연수지의 내부에 상기 회로패턴이 함침된 구조로 된 것을 특징으로 한다.
본 발명의 다른 실시 예에 의하면, 반도체 칩의 전기적 특성을 측정하기 위해 프로브 카드를 장착한 반도체 칩 테스트용 프로브 장치에 있어서, 상기 프로브 카드는 프로브 카드의 제작을 위한 회로패턴이 그 외부로 돌출된 인쇄회로기판를마련하고, 상기 인쇄회로기판의 상하에 프로브 카드의 제작을 위한 회로패턴이 형성된 금속판을, 상기 인쇄회로기판의 회로패턴과 상기 금속판의 회로패턴이 서로 마주보도록 배치한 후, 상기 각 금속판과 인쇄회로기판의 사이에 절연수지를 삽입하여 압착한 후, 상기 양 금속판을 제거하여서 된 구조로 된 것을 특징으로 한다.
본 발명의 또 다른 실시 예에 의하면, 반도체 칩의 전기적 특성을 측정하기 위해 프로브 카드를 장착한 반도체 칩 테스트용 프로브 장치에 있어서, 상기 프로브 카드는 프로브 카드의 제작을 위한 회로패턴이 그 외부로 돌출된 인쇄회로기판를 마련하고, 상기 인쇄회로기판의 상하에 상기 인쇄회로기판의 회로패턴이 보이지 않도록 절연물질을 도포한 후, 상기 절연물질과 인쇄회로기판의 회로패턴이 동일 두께가 되도록 상기 절연물질을 제거하여 상기 회로패턴이 함침된 구조로 된 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조로 하여 상세히 설명한다.
도 4는 본 발명에 따른 반도체 칩 테스트용 프로브 장치를 도시한 것이다.
이에 도시한 바와 같이, 탐침(3)과 프로브 장치를 연결하는 회로가 형성되어 있는 프로브 카드(20)가 진공흡착 또는 나사(4)에 의한 나사체결방식으로 핸들러(1)에 장착되어 도시하지 않은 지지대 상에 위치되어 있는 반도체 칩(5)의 전기적 특성을 시험할 수 있도록 되어 있는 것으로, 그 전체적인 형태는 도 1의 종래의 프로브 장치와 동일하나, 프로브 카드(20)의 회로패턴을 종래와 같은 돌출형태가 아닌 함침 형태로 하여 프로브 카드(20)의 평탄도를 향상시킬 수 있도록 한 것이다.
도 5는 본 발명에 따른 프로브 카드(20)의 일 실시 예의 제작 과정을 나타낸 것으로, 프로브 카드(20)의 회로패턴을 함침기술로 형성한 실시 예이다.
이러한 함침기술은 본출원인이 선출원한 국내특허출원번호 제 2002-24947 호의 기술을 바탕으로 하며, 이를 도 5a 및 도 5e의 공정도를 참조로 그 제작과정을 설명한다.
먼저, 도 5a와 같이, 두 개의 금속판(101),(102)을 서로 평행하게 배치하고, 금속판(101),(102)의 서로 대향되는 일측면에 프로브 카드(20)의 제작을 위한 회로패턴을 형성할 수 있는 레지스트(103)를 도포한다.
그 후, 도 5b와 같이, 금속판(101),(102)의 레지스트(103)를 제외한 면에 니켈을 도금하여 각각 니켈층(104)을 형성하고, 니켈층(104)에 구리를 도금하여 동층(105)으로 형성된 회로패턴을 형성한다. 여기서, 상기 니켈층(104)은 생략하여도 무방하다.
상기 동층(105)이 형성되면, 용제나 알카리 용액 등의 세정액을 이용하여 레지스트(103)를 제거한다. 그러면 도 5c와 같이, 각각의 금속판(101),(102)에는 니켈층(104)과 동층(105)으로 형성된 회로패턴만 남게 된다.
이러한 상태에서 도 5d와 같이, 금속판(101)과 금속판(102)의 사이에 에폭시 레진과 같은 프리플렉(Prepreg) 형태의 절연수지(106)를 삽입한 후, 압착하며, 절연수지(106)가 경화되면, 화학약품을 사용하여 양 금속판(101),(102)을 용해시켜 분리한다.
그 후, 솔더 마스크 등과 같이 부가적인 층들의 형성과 함께 회로패턴이 형성된 영역에 금도금함으로써, 도 5e와 같은, 회로패턴이 함침된 형태의 프로브 카드(20)가 완성된다.
즉, 상기 프로브 카드(20)는 절연수지(106)의 내부 양측에 상기 레지스트(103)의 도포 및 구리 도금에 의해 형성된 회로패턴이 함침된 형태로 되며, 이와 같이 프로브 카드(20)의 회로패턴이 함침 형태로 되므로 프로브 카드(20)의 평탄도가 향상되는 것이다.
도 6은 본 발명에 따른 프로브 카드(20)의 다른 실시 예를 도시한 것으로, 프로브 카드(20)를 통상적인 인쇄회로기판과 같이 패턴이 돌출된 형태와 상기 실시 예처럼 패턴이 함침된 형태를 혼합한 혼합 형태로 구현한 실시 예이다.
이는 도 6a와 같이 통상의 패턴 돌출 형태의 인쇄회로기판의 제작과정을 거쳐 프로브 카드(20)의 제작을 위한 인쇄회로기판(100)을 마련하고, 상기 도 5a 및 도 5b의 과정을 거쳐 도 5c와 같이 각각의 금속판(101),(102)에 니켈층(104)과 동층(105)으로 형성된 회로패턴만 남게 된 것을 상기 인쇄회로기판(100)의 상하에 배치한다(도 6b). 여기서도 역시 상기 니켈층(104)은 생략하여도 무방하다.
이러한 상태에서 도 6c와 같이, 금속판(101)과 인쇄회로기판(100)의 사이, 금속판(102)과 인쇄회로기판(100)의 사이에 절연수지(106)를 삽입한 후, 압착하며, 절연수지(106)가 경화되면, 화학약품을 사용하여 양 금속판(101),(102)을 용해시켜 분리한다.
그 후, 솔더 마스크 등과 같이 부가적인 층들의 형성과 함께 회로패턴이 형성된 영역에 금도금함으로써, 도 6d와 같은, 프로브 카드(20)가 완성된다.
즉, 도 6에 따른 프로브 카드(20)는 통상의 패턴 돌출 형태의 인쇄회로기판(100)을 위치시키고, 그 상하에 상기 실시 예와 같은 함침기술을 이용하여 패턴이 함침된 형태의 인쇄회로기판을 형성하여 결국 패턴 돌출 형태와 패턴 함침 형태의 혼합 형태로 프로브 카드(20)가 제작되도록 된 것으로, 이 실시 예도 역시 상기 도 5의 실시 예와 마찬가지로 그 표면은 패턴이 함침된 형태이므로 프로브 카드(20)의 평탄도가 향상되는 것이다.
도 7은 본 발명의 또 다른 실시 예로, 패턴 돌출 형태의 인쇄회로기판에 솔더 마스크 잉크와 같은 절연물질을 도포하여 이를 그라인딩하여 그 표면의 평탄도가 향상되도록 한 실시 예이다.
먼저, 상기 도 6의 실시 예와 마찬가지로 통상의 패턴 돌출 형태의 인쇄회로기판의 제작과정을 거쳐 프로브 카드(20)의 제작을 위한 인쇄회로기판(100)을 제작한다(도 7a).
그리고 상기 인쇄회로기판(100)의 상하에 인쇄회로기판(100)의 패턴이 보이지 않도록 솔더 마스크 잉크와 같은 절연물질(107)을 도포한다(도 7b).
그 후, 상기 절연물질(107)과 인쇄회로기판(100)의 회로패턴이 동일 두께가 되도록 상기 절연물질(107)을 제거한다.
상기 절연물질(107)은 기계적으로 그라인딩하여 제거하거나 또는 화학약품을 이용한 화학적 방법과 기계적인 그라인딩 방법을 병행하여 제거할 수 있으며, 이와 같이 소정의 솔더 마스크 잉크(107)가 제거되면 도 5e나 도 6d 처럼 패턴이 함침된 형태의 프로브 카드(20)가 완성된다(도 7c).
이 실시 예도 역시 상기 실시 예와 마찬가지로 그 표면은 패턴이 함침된 형태처럼 되므로 프로브 카드(20)의 평탄도가 향상된다.
본 발명은 상기에 기술된 실시 예에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.
이상에서 살펴본 바와 같이 본 발명에 따른 반도체 칩 테스트용 프로브 장치는, 프로브 카드의 패턴을 함침시켜 프로브 카드의 평탄도를 향상시킴으로써 테스트 성능을 향상시킬 수 있음은 물론, 프로브 카드의 평탄도가 향상됨에 따라 핸들러에 진공흡착시 진공흡착력이 향상되며, 패턴이 함침 형태이므로 패턴의 손상을 방지할 수 있게 된다.

Claims (5)

  1. 반도체 칩의 전기적 특성을 측정하기 위해 프로브 카드를 장착한 반도체 칩 테스트용 프로브 장치에 있어서,
    상기 프로브 카드는 두 개의 금속판을 서로 평행하게 배치하고, 상기 금속판의 대향되는 면에 프로브 카드의 제작을 위한 회로패턴을 형성하며, 상기 각 금속판 사이에 절연수지를 삽입하여 압착한 후, 상기 양 금속판을 제거하여 상기 절연수지의 내부에 상기 회로패턴이 함침된 구조로 된 것을 특징으로 하는 반도체 칩 테스트용 프로브 장치.
  2. 반도체 칩의 전기적 특성을 측정하기 위해 프로브 카드를 장착한 반도체 칩 테스트용 프로브 장치에 있어서,
    상기 프로브 카드는 프로브 카드의 제작을 위한 회로패턴이 그 외부로 돌출된 인쇄회로기판를 마련하고, 상기 인쇄회로기판의 상하에 프로브 카드의 제작을 위한 회로패턴이 형성된 금속판을, 상기 인쇄회로기판의 회로패턴과 상기 금속판의 회로패턴이 서로 마주보도록 배치한 후, 상기 각 금속판과 인쇄회로기판의 사이에 절연수지를 삽입하여 압착한 후, 상기 양 금속판을 제거하여서 된 구조로 된 것을 특징으로 하는 반도체 칩 테스트용 프로브 장치.
  3. 반도체 칩의 전기적 특성을 측정하기 위해 프로브 카드를 장착한 반도체 칩테스트용 프로브 장치에 있어서,
    상기 프로브 카드는 프로브 카드의 제작을 위한 회로패턴이 그 외부로 돌출된 인쇄회로기판를 마련하고, 상기 인쇄회로기판의 상하에 상기 회로패턴이 보이지 않도록 절연물질을 도포한 후, 상기 절연물질과 인쇄회로기판의 회로패턴이 동일 두께가 되도록 상기 절연물질을 제거하여 상기 회로패턴이 함침된 구조로 된 것을 특징으로 하는 반도체 칩 테스트용 프로브 장치.
  4. 제 3 항에 있어서, 상기 절연물질을 기계적 그라인딩으로 제거하는 것을 특징으로 하는 반도체 칩 테스트용 프로브 장치.
  5. 제 3 항에 있어서, 상기 절연물질을 화학약품과 기계적 그라인딩으로 제거하는 것을 특징으로 하는 반도체 칩 테스트용 프로브 장치.
KR10-2003-0016283A 2003-03-15 2003-03-15 반도체 칩 테스트용 프로브 장치 KR100511659B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0016283A KR100511659B1 (ko) 2003-03-15 2003-03-15 반도체 칩 테스트용 프로브 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0016283A KR100511659B1 (ko) 2003-03-15 2003-03-15 반도체 칩 테스트용 프로브 장치

Publications (2)

Publication Number Publication Date
KR20040081662A true KR20040081662A (ko) 2004-09-22
KR100511659B1 KR100511659B1 (ko) 2005-08-31

Family

ID=37365760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0016283A KR100511659B1 (ko) 2003-03-15 2003-03-15 반도체 칩 테스트용 프로브 장치

Country Status (1)

Country Link
KR (1) KR100511659B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934013B1 (ko) * 2009-10-29 2009-12-28 주식회사 에스디에이 프로브 카드 평탄도 검사방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934013B1 (ko) * 2009-10-29 2009-12-28 주식회사 에스디에이 프로브 카드 평탄도 검사방법

Also Published As

Publication number Publication date
KR100511659B1 (ko) 2005-08-31

Similar Documents

Publication Publication Date Title
US7253023B2 (en) Multilayer wiring circuit board
US7936567B2 (en) Wiring board with built-in component and method for manufacturing the same
US8129828B2 (en) Wiring substrate with reinforcement
US6954985B2 (en) Method for plugging holes in a printed circuit board
US20100163168A1 (en) Method for manufacturing wiring board with built-in component
JP3467394B2 (ja) バーンイン用ウェハカセット及びプローブカードの製造方法
JP2007258542A (ja) 配線基板
US20080197866A1 (en) Method of Manufacturing Needle for Probe Card Using Fine Processing Technology, Needle Manufactured by the Method, and Probe Card Comprising the Needle
KR20090012664A (ko) 금속 베이스 패키지 기판과 이를 이용한 3차원 다층 패키지모듈 및 그 제조방법
US20040101666A1 (en) Inspection contact sheet and method of fabricating the same
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
JP2002124319A (ja) 異方導電性フィルムおよびそれを用いた半導体素子または電子部品の検査方法
KR100671541B1 (ko) 함침 인쇄회로기판 제조방법
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
KR100511659B1 (ko) 반도체 칩 테스트용 프로브 장치
KR101019423B1 (ko) 매립형 패턴을 이용한 인쇄회로기판 제조방법
KR100682578B1 (ko) 프로브카드용 인쇄회로기판의 제조방법
JP2000002746A (ja) プローブ構造
KR20140025824A (ko) 전자 칩이 내장된 회로기판의 제조 방법
KR20050073074A (ko) 반도체 패키지 기판 및 그 제조 방법
JPH09281145A (ja) 異方性導電材を有する検査治具及びその製造方法
JP3699420B2 (ja) 配線基板、その製造法及び測定装置
KR100541035B1 (ko) 프로브 카드용 인쇄회로기판 제조방법 및 이에 의해제조되는 인쇄회로기판
JPH10260222A (ja) 電極接触部材
JP2001194417A (ja) 電極を有する基板並びにそれを用いた検査治具、検査装置及びアダプタ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee