KR20040080789A - Ｘ－ｒａｙ 검출기용 박막 트랜지스터 어레이 기판 및 그제조 방법 - Google Patents

Ｘ－ｒａｙ 검출기용 박막 트랜지스터 어레이 기판 및 그제조 방법 Download PDF

Info

Publication number
KR20040080789A
KR20040080789A KR1020030015766A KR20030015766A KR20040080789A KR 20040080789 A KR20040080789 A KR 20040080789A KR 1020030015766 A KR1020030015766 A KR 1020030015766A KR 20030015766 A KR20030015766 A KR 20030015766A KR 20040080789 A KR20040080789 A KR 20040080789A
Authority
KR
South Korea
Prior art keywords
gate
pixel electrode
storage capacitor
line
electrode
Prior art date
Application number
KR1020030015766A
Other languages
English (en)
Other versions
KR100961942B1 (ko
Inventor
추교섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030015766A priority Critical patent/KR100961942B1/ko
Publication of KR20040080789A publication Critical patent/KR20040080789A/ko
Application granted granted Critical
Publication of KR100961942B1 publication Critical patent/KR100961942B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

더욱 상세하게는, 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판의 제조 방법에서는 절연 기판 위에 게이트 전극을 가지는 게이트선을 형성하고, 게이트선을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막 상부에 반도체층을 형성하고, 게이트선과 교차하는 데이터선과 드레인 전극 및 데이터선과 분리되어 있는 공통 신호선을 형성한다. 이어, 게이트 절연막의 상부에 유지 축전기용 제1 화소 전극을 형성하고, 그 상부에 보호막과 감광성 유기 물질의 층간 절연막을 차례로 적층한다. 이어, 층간 절연막을 노광 및 현상하여 유지 축전기용 제1 화소 전극 상부의 보호막을 드러내는 개구부를 형성한 후, 보호막을 패터닝하여 드레인 전극을 드러내는 접촉 구멍을 형성한다. 이어, 드레인 전극과 연결되며, 개구부에서 보호막을 사이에 두고 유지 축전기용 제1 화소 전극과 중첩하는 유지 축전기용 제2 화소 전극을 형성한다.

Description

Ｘ－ｒａｙ 검출기용 박막 트랜지스터 어레이 기판 및 그 제조 방법{a thin film transistor array panel for X-ray detector and a method for manufacturing the same}
본 발명은 박막 트랜지스터 어레이 기판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는, 엑스레이(X-ray)를 검출하기 위해 사용되는 엑스레이 검출기의 한 기판인 박막 트랜지스터 어레이 기판 및 그 제조 방법에 관한 것이다.
엑스레이를 검출하기 위해 사용되는 엑스레이 검출기도 박막 트랜지스터를 스위칭 소자로 사용하고 있어 박막 트랜지스터 어레이를 가지고 있는 기판을 포함하고 있다.
이러한 엑스레이 검출기의 박막 트랜지스터 어레이 기판에는 입사되는 전기파나, 자기파 등 외부 방사선의 신호 강도에 비례하여, 내부적으로 전기적인 신호 즉, 전자 및 정공쌍을 생성하는 광 도전막이 구비되어 있다. 매트릭스 배열을 가지는 각각의 화소에는 광 도전막에서 생성된 전하를 축적하는 유지 축전기가 배치되어 박막 트랜지스터와 전기적으로 연결되어 있으며, 박막 트랜지스터를 제어하기 위해 주사 신호 또는 스캐닝 신호를 전달하는 게이트선과 박막 트랜지스터의 제어 신호에 따라 유지 축전기에 축적되어 있는 전하를 외부로 전달하는 데이터선이 각각 박막 트랜지스터에 전기적으로 연결되어 서로 교차하고 있다.
이러한 X-ray 검출기의 박막 트랜지스터 어레이 기판은 통상적으로 마스크를 이용한 사진 식각 공정으로 반복 실시하여 배선 또는 박막을 패터닝하거나 층간의 절연막을 패터닝하여 배선 또는 박막을 드러내는 접촉 구멍을 형성하여 완성하는데, 제조 비용을 최소화하기 위해서는 식각 공정의 수를 최소화하는 것이 바람직하다.
본 발명에 과제는 이러한 문제점을 해결하기 위한 것으로서, 제조 비용을 최소화할 수 있는 X-ray 검출기용 박막 트랜지스터 어레이 기판 및 그 제조 방법을 제공하는 것이다.
도 1은 본 발명의 실시예에 따른 광도전성 반도체층을 포함하는 X-ray 검출기용 박막 트랜지스터 어레이 기판의 구조를 도시한 배치도이고,
도 2는 도 1에서 II-II' 선을 따라 절단한 단면도이고,
도 3a, 4a, 5a, 6a, 7a 및 8a는 본 발명의 실시예에 따른 X-ray 검출기용 박막 트랜지스터 어레이 기판을 제조하는 중간 과정에서의 박막 트랜지스터 어레이 기판의 배치도이고,
도 3b는 도 3a에서 IIIb-IIIb' 선을 따라 절단한 단면도이고,
도 4b는 도 4a에서 IVb-IVb' 선을 따라 잘라 도시한 도면으로서 도 3b의 다음 단계를 도시한 단면도이고,
도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 4b의 다음 단계를 도시한 단면도이고,
도 6b는 도 6a에서 VIb-VIb' 선을 따라 잘라 도시한 도면으로서 도 5b의 다음 단계를 도시한 단면도이고,
도 7b는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 6b의다음 단계를 도시한 단면도이고,
도 8b는 도 8a에서 VIIIb-VIIIb' 선을 따라 잘라 도시한 도면으로서 도 7b의 다음 단계를 도시한 단면도이다.
이러한 과제를 해결하기 위한 본 발명에 따른 X-ray 검출기용 박막 트랜지스터 어레이 기판에 감광성 유기 물질을 이용하여 사진 노광 공정만으로 배선의 일부를 드러내는 접촉구를 가지는 층간 절연막을 형성한다.
더욱 상세하게는, 절연 기판 위에 게이트 전극을 가지는 게이트선을 형성하고, 게이트선을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막 상부에 반도체층을 형성하고, 게이트선과 교차하는 데이터선과 드레인 전극 및 데이터선과 분리되어 있는 공통 신호선을 형성한다. 이어, 게이트 절연막의 상부에 유지 축전기용 제1 화소 전극을 형성하고, 그 상부에 보호막과 감광성 유기 물질의 층간 절연막을 차례로 적층한다. 이어, 층간 절연막을 노광 및 현상하여 유지 축전기용 제1 화소 전극 상부의 보호막을 드러내는 개구부를 형성한 후, 보호막을 패터닝하여 드레인 전극을 드러내는 접촉 구멍을 형성한다. 이어, 드레인 전극과 연결되며, 개구부에서 보호막을 사이에 두고 유지 축전기용 제1 화소 전극과 중첩하는 유지 축전기용 제2 화소 전극을 형성한다.
이때, 유지 축전기용 제1 또는 제2 화소 전극은 투명한 도전 물질로 형성하는 것이 바람직하다.
또한, 유지 축전기용 제1 또는 제2 화소 전극과 동일한 층에 게이트선 또는 데이터선의 끝 부분과 연결되는 접촉 보조 부재를 더 형성할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 X-ray 검출기용 박막 트랜지스터 어레이 기판 및 그의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 본 발명의 실시예에 따른 X-ray 검출기용 박막 트랜지스터 어레이 기판의 구조를 도 1 및 도 2를 참조하여 개략적으로 설명한다.
도 1은 본 발명의 실시예에 따른 X-ray 검출기용 박막 트랜지스터 어레이 기판의 구조를 개략적으로 도시한 배치도이고, 도 2는 도 1에서 II-II' 선을 따라 절단한 단면도이다.
절연 기판(110) 위에 다른 물질과 접촉 특성이 우수한 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 탄탈륨 또는 티타늄 등으로 이루어진 하부 도전막(201)과 낮은 비저항을 가지는 알루미늄 또는 알루미늄 합금의 도전 물질로 이루어진 상부 도전막(202)으로 이루어진 다수의 게이트선(121)이 형성되어 있다. 각 게이트선(121)의 복수의 가지(123)는 박막 트랜지스터의 게이트 전극(123)을 이룬다. 게이트선(121)의 한쪽 끝 부근에 위치한 부분(125)은 외부의 게이트 구동 회로의 출력 단자에 연결되며 구동 회로로터의 게이트 신호 또는 스캐닝 신호를 게이트선(121)에 전달한다.
기판(110) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 게이트선(121)을 덮고 있다.
게이트 전극(123)의 게이트 절연막(140) 상부에는 수소화 비정질 규소 등으로 이루어진 선형의 반도체(150)가 형성되어 있으며, 반도체(150)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위로 만들어진 복수 쌍의 저항성 접촉 부재(163, 165)가 형성되어 있다. 각 쌍의 저항성 접촉 부재(163, 165)는 해당 게이트 전극(123)을 중심으로 서로 분리되어 있다.
저항성 접촉체(163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있다. 데이터선(171)과 드레인 전극(175)은 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 티타늄 탄탈륨 등과 같이 저저항을 가지는 동시에 화학적 및 물리적인 특성이 우수한 도전 물질로 이루어진 도전막을 포함한다. 데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 데이터선(171)의 복수의 가지(173)는 각 쌍의 저항성 접촉 부재(163, 165) 중 하나(163)의 상부까지 연장되어 박막 트랜지스터의 소스 전극(173)을 이룬다. 데이터선(171)의 한쪽 끝 부근에 위치한 부분(179)은 외부의 데이터 구동 회로의 출력 단자에 연결되며 구동 회로로터의 화상 신호를 데이터선(171)에 전달한다. 박막 트랜지스터의 드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대쪽 저항성 접촉 부재(165) 상부에 위치한다. 또한, 데이터선(171)과 동일한 층에는 데이터선(171)과 분리되어 세로 방향으로 뻗어 있으며 외부에서 접지되거나 공통 전압이 전달되는 공통 신호선(174)이 형성되어 있다.
게이트선(121)과 데이터선(171)으로 정의되는 화소 영역에는 공통 신호선(174)과 연결되어 있으며, 광도전성 반도체층(도시하지 않음)에서 생성되는 전하를 저장하는 유지 축전기용 제1 화소 전극(191)이 형성되어 있다. 유지 축전기용 제1 화소 전극(191)은 일반적으로 IZO(indium zinc oxide) 또는 ITO(indium tin oxide) 등과 같은 투명한 도전 물질로 이루어져 있다. 유지 축전기용 제1 화소 전극(191)과 동일한 층에는 데이터선의 끝 부분(179)과 연결되어 있으며, 데이터 구동 회로의 출력 단자와 실질적으로 연결되는 데이터 접촉 보조 부재(199)가 형성되어 있다.
데이터선(171), 드레인 전극(175), 유지 축전기용 제1 화소 전극(191) 및 데이터 접촉 보조 부재(199)와 드러난 반도체(150) 상부에는 질화 규소 또는 산화 규소로 이루어진 보호막(810)이 형성되어 있다.
보호막(810)에는 드레인 전극(175) 및 데이터 접촉 보조 부재(199)를 각각 드러내는 접촉 구멍(185, 187)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(125)을 드러내는 접촉 구멍(182)이 형성되어 있다.
보호막(810) 상부에는 감광성 유기 절연 물질로 이루어진 층간 절연막(820)이 형성되어 있다.
층간 절연막(820)에는 데이터 접촉 보조 부재(199)를 드러내는 접촉 구멍(189)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(125)을 드러내는 접촉 구멍(183)이 형성되어 있다. 또한, 층간 절연막(820)에는 드레인 전극(175)을 드러내며, 유지 축전기용 제1 화소 전극(191) 상부의 보호막(810)을 드러내는 개구부(181)가 형성되어 있다.
층간 절연막(820) 또는 보호막(810)의 상부에는 접촉 구멍(185)을 통하여 드레인 전극(175)과 전기적으로 연결되어 있으며 화소 영역에 위치하는 유지 축전기용 제2 화소 전극(192)이 형성되어 있다. 또한, 층간 절연막(820) 위에는 접촉 구멍(182, 183)을 통하여 각각 게이트선(171)의 끝 부분(125)과 연결되어 있는 게이트 접촉 보조 부재(192)가 형성되어 있다. 여기서, 유지 축전기용 제2 화소전극(192)과 게이트 접촉 보조 부재(192)는 투명한 도전 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등으로 이루어져 있다. 이때, 제1 화소 전극(191)과 제2 화소 전극(192)은 보호막(810)을 사이에 두고 서로 중첩되어 유지 축전기를 이루며, 보호막(810)은 유전체 기능을 가진다. 이때, 제2 화소 전극(192)은 감광성 유기 절연 물질의 층간 절연막(820)을 사이에 두고 게이트선(121) 및 데이터선(171)과 중첩되어 화소의 개구율을 극대화하고 있으나, 그렇지 않을 수도 있다.
도면으로 나타나지 않았지만, 유지 축전기용 제2 화소 전극(192)의 상부에는 전자 또는 정공을 생성하는 광도전성 반도체층이 전면적으로 형성되어 있으며, 광도전성 반도체층과 절연층을 사이에 두고 중첩되어 있는 바이어스 전극이 형성되어 있다.
이러한 본 발명의 실시예에 따른 X-ray 검출기용 박막 트랜지스터 어레이 기판에서, 광도전성 반도체층(도시하지 않음)은 입사되는 전기파나, 자기파등 외부 방사선의 신호강도에 비례하여, 내부적으로 전기적인 신호 즉, 전자 및 정공쌍을 생성한다. 즉, 광도전성 반도체층은 외부의 신호, 특히 엑스레이를 검출하여 전기적인 신호로 변환하는 변환기의 역할을 한다. X-ray에 의해 생성된 전하는 광도전성 반도체층의 상부에 위치하는 바이어스 전극(도시하지 않음)에 인가된 전압(Ev)에 의해 광도전성 반도체층의 하부에 위치하는 제2 화소 전극(192)에 모여지고, 이러한 전하는 제1 화소 전극(191)과 제2 화소 전극(192)을 포함하는 유지 축전기에 저장된다.
그러면, 이러한 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 1 및 도 2와 도 3a 내지 도 8b를 참고로 하여 상세히 설명한다.
먼저, 도 3a 및 3b에 도시한 바와 같이, 기판(110) 위에 크롬의 하부 도전막(201)과 알루미늄 합금의 금속 중, 2 at%의 Nd를 포함하는 Al-Nd를 포함하는 표적을 이용하여 2,500Å 정도의 두께로 상부 도전막(202)을 차례로 스퍼터링(sputtering)으로 적층하고 패터닝하여 20-80°범위의 경사각의 테이퍼 구조를 가지는 게이트선(121)을 형성한다.
다음, 도 4a 및 도 4b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(140), 비정질 규소로 이루어진 반도체층, 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 반도체층과 도핑된 비정질 규소층을 패터닝하여 게이트 전극(123)과 마주하는 게이트 절연막(140) 상부에 선형의 반도체(150)와 도핑된 비정질 규소층(160)을 형성한다. 여기서, 게이트 절연막(140)은 질화 규소를 250~1500℃ 온도 범위, 2,000∼5,000Å 정도의 두께로 적층하여 형성하는 것이 바람직하다.
다음, 도 5a 내지 도 5b에 도시한 바와 같이, 알루미늄 또는 알루미늄 합금 또는 몰리브덴 또는 몰리브덴 합금 또는 크롬 등으로 이루어진 도전막을 2,500Å 정도의 두께로 스퍼터링(sputtering)을 통하여 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(121)과 교차하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)과 복수의 공통 신호선(174)을 형성한다. 각 데이터선(171)은 도핑된 비정질 규소층(160) 상부까지 연장되어 있는 소스 전극(173)을 포함한다. 드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(123)을 중심으로 소스 전극(173)과 마주한다.
이어, 도핑된 비정질 규소층(160) 중에서 데이터선(171) 및 드레인 전극(175)으로 가려지지 않은 부분을 제거하여 선형의 도핑된 비정질 규소층(160) 각각을 게이트 전극(123)을 중심으로 두 개의 저항성 접촉 부재(163, 165)로 분리시키는 한편, 그 아래의 반도체(150) 부분을 노출시킨다. 이어, 반도체(150)의 노출된 부분 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 6a 및 도 6b에서 보는 바와 같이, 투명한 도전 물질을 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 유지 축전기용 제1 화소 전극(191)과 데이터선의 끝 부분(179)과 접촉하는 데이터 접촉 보조 부재(199)를 형성한다. 이때, 공통 신호선(174)의 끝 부분(176)과 접촉하는 보조 부재(196)도 함께 형성한다.
이어, 도 7a 및 도 7b에서 보는 바와 같이, 데이터선(171), 드레인 전극(175), 공통 신호선(174), 유지 축전기용 제1 화소 전극(191) 및 데이터 접촉 보조 부재(199)가 형성되어 있는 게이트 절연막(140)의 상부에 질화 규소를 적층하여 보호막(810)을 형성하고, 그 상부에 BCB 또는 PFCB 또는 아크릴계 또는 폴리이미드 등의 감광성 유기 절연 물질을 적층하여 층간 절연막(820)을 형성한다. 이때, 보호막(810)은 유지 축전기의 유전체 기능을 가지며, 박막 트랜지스터의 특성을 확보하기 위해 이후에 형성되는 유기 물질이 반도체(150)에 접촉하는 것을 방지하는 기능을 가진다. 이어, 감광성 유기 물질의 층간 절연막(820)을 사진 공정으로 노광하고 현상하여 화소 영역의 보호막(810)을 드러내는 개구부(181)와 게이트선의 끝 부분(125), 데이터 접촉 보조 부재(199) 및 접촉 보조 부재(196) 상부의 보호막(810)을 드러내는 접촉 구멍(183, 186, 189)을 형성한다. 본 발명의 실시예에 따른 제조 방법에서는, 층간 절연막(820)을 감광성 유기 물질로 형성하여 사진 현상 공정만으로 개구부(181)와 접촉 구멍(183, 186, 189)을 형성할 수 있고 별도의 식각 공정을 생략할 수 있어 제조 공정을 단순화할 수 있다.
이어, 도 8a 및 도 8b에서 보는 바와 같이, 마스크를 이용한 사진 식각 공정으로 드러난 보호막(810)을 패터닝하여 드레인 전극(175), 게이트선의 끝 부분(125), 데이터 접촉 보조 부재(199) 및 접촉 보조 부재(196)를 드러내는 접촉 구멍(182, 187, 184, 185)을 형성한다.
이어, 도 1 및 도 2에서 보는 바와 같이, 알루미늄 전면 식각 공정을 실시하여 접촉 구멍(182)을 통하여 드러난 게이트선의 끝 부분(125)에서 알루미늄 또는 알루미늄 합금의 상부막(202)을 제거한 다음, 기판(110)의 상부에 투명한 도전 물질을 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 접촉 구멍(185)을 통하여 드레인 전극(175)과 연결되는 유지 축전기용 제2 화소 전극(192)과 접촉 구멍(182)을 통하여 게이트선의 끝 부분(125)과 연결되는 게이트 접촉 보조 부재(192)를 형성한다.
이후의 제조 공정에서는 유지 축전기용 제2 화소 전극(192)을 덮는 절연막을 형성한 후, 그 상부에 a-Se 등의 광도전성 반도체를 적층하고 그 상부에 바이어스전극을 형성하여 X-ray 검출기를 완성한다.
따라서, 본 발명에 따른 X-ray 검출기용 박막 트랜지스터 어레이 기판 및 그 제조 방법에서는 층간 절연막을 감광성 유기 물질로 형성함으로써 층간 절연막을 사진 현상 공정만으로 패터닝함으로써 제조 공정을 단순화할 수 있고, 제조 비용을 최소화할 수 있다.

Claims (7)

  1. 절연 기판 위에 형성되어 있으며, 게이트 전극을 가지는 게이트선,
    상기 게이트선을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 반도체층,
    상기 게이트 절연막 상부에 형성되어 상기 게이트선과 교차하여 화소 영역을 정의하며, 적어도 일부는 상기 반도체층 상부에 위치하는 데이터선,
    상기 게이트 전극을 중심으로 상기 데이터선과 분리되어 있으며, 적어도 일부는 상기 반도체층 상부에 위치하는 드레인 전극,
    상기 데이터선과 분리되어 있는 공통 신호선,
    상기 공통 신호선과 연결되어 있는 유지 축전기용 제1 화소 전극,
    상기 유지 축전기용 제1 화소 전극을 덮는 보호막,
    상기 보호막 상부에 감광성 유기 물질로 형성되어 있으며, 상기 유지 축전기용 제1 화소 전극 상부의 상기 보호막을 드러내는 개구부를 층간 절연막,
    상기 드레인 전극과 연결되어 있으며, 상기 개구부에서 상기 보호막을 사이에 두고 상기 유지 축전기용 제1 화소 전극과 중첩하는 유지 축전기용 제2 화소 전극
    을 포함하는 X-ray 검출기용 박막 트랜지스터 어레이 기판.
  2. 제1항에서,
    상기 유지 축전기용 제2 화소 전극의 가장자리는 상기 게이트선 및 상기 데이터선과 중첩하는 X-ray 검출기용 박막 트랜지스터 어레이 기판.
  3. 제1항에서,
    상기 유지 축전기용 제2 화소 전극의 가장자리와 상기 게이트선 및 상기 데이터선은 상기 보호막 및 상기 층간 절연막을 사이에 두고 중첩하는 X-ray 검출기용 박막 트랜지스터 어레이 기판,
  4. 제3항에서,
    상기 게이트선 또는 상기 데이터선의 끝 부분과 연결되어 있으며 상기 유지 축전기용 제1 또는 제2 화소 전극과 동일한 층에 위치하는 접촉 보조 부재를 더 포함하는 X-ray 검출기용 박막 트랜지스터 어레이 기판.
  5. 절연 기판 위에 게이트 전극을 가지는 게이트선을 형성하는 단계,
    상기 게이트선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 상부에 반도체층을 형성하는 단계,
    상기 게이트 절연막 상부에 상기 게이트선과 교차하는 데이터선과 드레인 전극 및 상기 데이터선과 분리되어 있는 공통 신호선을 형성하는 단계,
    상기 게이트 절연막의 상부에 유지 축전기용 제1 화소 전극을 형성하는 단계,
    상기 유지 축전기용 제1 화소 전극을 덮는 보호막과 감광성 유기 물질의 층간 절연막을 형성하는 단계,
    상기 층간 절연막을 노광 및 현상하여 상기 유지 축전기용 제1 화소 전극 상부의 상기 보호막을 드러내는 개구부를 형성하는 단계,
    상기 보호막을 패터닝하여 상기 드레인 전극을 드러내는 접촉 구멍을 형성하는 단계,
    상기 드레인 전극과 연결되며, 상기 개구부에서 상기 보호막을 사이에 두고 상기 유지 축전기용 제1 화소 전극과 중첩하는 유지 축전기용 제2 화소 전극을 형성하는 단계
    을 포함하는 X-ray 검출기용 박막 트랜지스터 어레이 기판의 제조 방법.
  6. 제5항에서,
    상기 유지 축전기용 제1 또는 제2 화소 전극은 투명한 도전 물질로 형성하는 X-ray 검출기용 박막 트랜지스터 어레이 기판의 제조 방법.
  7. 제3항에서,
    상기 유지 축전기용 제1 또는 제2 화소 전극과 동일한 층에 상기 게이트선 또는 상기 데이터선의 끝 부분과 연결되는 접촉 보조 부재를 형성하는 단계를 더 포함하는 X-ray 검출기용 박막 트랜지스터 어레이 기판의 제조 방법.
KR1020030015766A 2003-03-13 2003-03-13 Ｘ－ｒａｙ 검출기용 박막 트랜지스터 어레이 기판 및 그제조 방법 KR100961942B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030015766A KR100961942B1 (ko) 2003-03-13 2003-03-13 Ｘ－ｒａｙ 검출기용 박막 트랜지스터 어레이 기판 및 그제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030015766A KR100961942B1 (ko) 2003-03-13 2003-03-13 Ｘ－ｒａｙ 검출기용 박막 트랜지스터 어레이 기판 및 그제조 방법

Publications (2)

Publication Number Publication Date
KR20040080789A true KR20040080789A (ko) 2004-09-20
KR100961942B1 KR100961942B1 (ko) 2010-06-10

Family

ID=37365384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030015766A KR100961942B1 (ko) 2003-03-13 2003-03-13 Ｘ－ｒａｙ 검출기용 박막 트랜지스터 어레이 기판 및 그제조 방법

Country Status (1)

Country Link
KR (1) KR100961942B1 (ko)

Also Published As

Publication number Publication date
KR100961942B1 (ko) 2010-06-10

Similar Documents

Publication Publication Date Title
KR100796795B1 (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
US8324624B2 (en) Thin film transistor array substrate for an X-ray detector and method of fabricating the same
US6740884B2 (en) Imaging array and methods for fabricating same
US20040241895A1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US20070102770A1 (en) Thin film transistor array panel and manufacturing method thereof
US6797961B2 (en) X-ray detector and method of fabricating the same
KR100310179B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US6777685B2 (en) Imaging array and methods for fabricating same
KR101012792B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR100980015B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7307301B2 (en) Imaging array
US6559506B1 (en) Imaging array and methods for fabricating same
JPH0783098B2 (ja) 光イメ−ジ検出器の製造方法及びこの製造方法により製造される２次元マトリクス検出器
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US7402810B2 (en) X-ray detecting device and fabricating method thereof
KR100580398B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100796754B1 (ko) Ｘ-ｒａｙ 검출기용 박막 트랜지스터 어레이 기판 및 그제조 방법
KR100961942B1 (ko) Ｘ－ｒａｙ 검출기용 박막 트랜지스터 어레이 기판 및 그제조 방법
KR20190028195A (ko) 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 및 그 제조 방법
KR100864490B1 (ko) 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판
KR100878238B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100935673B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100878278B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20050014057A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 10