KR20040080238A - 반도체소자의 형성방법 - Google Patents
반도체소자의 형성방법 Download PDFInfo
- Publication number
- KR20040080238A KR20040080238A KR1020030015136A KR20030015136A KR20040080238A KR 20040080238 A KR20040080238 A KR 20040080238A KR 1020030015136 A KR1020030015136 A KR 1020030015136A KR 20030015136 A KR20030015136 A KR 20030015136A KR 20040080238 A KR20040080238 A KR 20040080238A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate electrode
- forming
- semiconductor device
- semiconductor substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 125000006850 spacer group Chemical group 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229920003169 water-soluble polymer Polymers 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims description 6
- 230000003667 anti-reflective effect Effects 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 abstract 5
- 239000006117 anti-reflective coating Substances 0.000 abstract 3
- 238000005530 etching Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- -1 spacer nitride Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자의 형성방법에 관한 것으로,
반도체소자의 고집적화에 따라 게이트전극 사이에서 제거되지 않는 잔류물을 제거하여 후속 공정을 용이하게 실시할 수 있도록 하기 위하여,
반도체기판 상부에 게이트전극을 형성하고 그 측벽에 스페이서를 형성한 다음, 전체표면상부에 반사방지막을 도포하고 그 상부에 감광막을 도포한 다음, 노광 및 현상공정으로 상기 감광막 및 반사방지막을 제거하되, 상기 현상공정은 순수와 현상액을 이용하여 실시하고 상기 반도체기판의 노출된 부분에 불순물을 이온주입하는 공정으로 예정된 동작 특성을 갖는 반도체소자를 형성하여 반도체소자의 특성 및 신뢰성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 발명은 반도체소자의 형성방법에 관한 것으로, 특히 반도체소자의 고집적화에 따라 디자인룰 ( design rule ) 이 작아지고 그에 따른 게이트전극 사이의 간격이 좁아지게 되어 리소그래피 공정이나 식각공정시 게이트전극 사이의 간격에 감광막과 잔류물이 유발될 수 있으며 상기 잔류물을 제거하여 후속 공정을 용이하게 실시할 수 있도록 하는 기술에 관한 것이다.
종래기술에 따른 반도체소자의 형성방법을 간략하게 설명하면 다음과 같다.
먼저, 반도체기판 상에 패드산화막 및 질화막을 형성하고 소자분리마스크를 이용한 사진식각공정으로 상기 질화막, 패드산화막 및 일정두께의 반도체기판을 식각하여 트렌치를 형성한다.
상기 트렌치를 매립하는 소자분리막을 형성하고 전체표면상부에 게이트산화막, 게이트전극용 도전층 및 게이트전극용 하드마스크층을 적층한다.
게이트전극 마스크를 이용한 사진식각공정으로 상기 적층구조를 식각하여 게이트전극을 형성한다.
상기 게이트전극을 포함한 전체표면상부에 스페이서용 절연막을 증착한다.
상기 스페이서용 절연막을 이방성 식각하여 상기 게이트전극 측벽에 스페이서를 형성한다.
여기서, 상기 게이트전극 측벽의 스페이서간의 공간이 반도체소자의 고집적화에 따라 점점 좁아지게 되고,
상기 스페이서간의 공간에 남는 잔류물은 쉽게 제거되지 않는다. 이때, 상기 잔류물은 리소그래피 공정시 형성되거나 식각공정시 형성되어 남게 된다.
그 다음, 상기 게이트전극 상부의 하드마스크층 및 스페이서를 마스크로 하여 상기 반도체기판의 활성영역에 반도체소자의 동작에 필요한 불순물을 이온주입한다.
그러나, 상기 불순물의 이온주입 공정시 상기 스페이서간에 구비되는 잔류물이 이온주입 장벽 역할을 하여 상기 반도체기판에 필요한 만큼의 불순물이 주입되지 못하게 됨으로써 소자의 특성 및 신뢰성을 저하시키게 된다.
후속 공정으로, 전체표면상부에 하부절연층을 형성하고 이를 통하여 상기 게이트전극 사이의 반도체기판에 접속되는 비트라인 및 캐패시터를 형성한다.
상기한 바와 같이 종래기술에 따른 반도체소자의 형성방법은,
게이트전극 측벽 스페이서간의 반도체기판 상에 구비되는 잔류물로 인하여 불순물 이온주입 공정이 예정된 만큼 이루어지지 못하므로 후속 공정으로 완성된 반도체소자의 동작 특성을 저하시키고 그에 따른 반도체소자의 특성 및 신뢰성을 저하시키며 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 이러한 종래기술의 문제점을 해결하기 위하여, 반사방지막 ( anti reflection coating, ARC ) 을 이용하여 게이트전극의 측벽에 스페이서의 잔류물을 제거함으로써 후속 공정을 용이하게 실시할 수 있도록 하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e 는 본 발명의 실시예에 따른 반도체소자의 형성방법을 도시한 단면도.
<도면의 주요부분에 대한 부호 설명>
11 : 반도체기판 13 : 소자분리막
15 : 게이트산화막 17 : 게이트전극용 폴리실리콘막
19 : 게이트전극용 금속층 21 : 게이트전극용 하드마스크층
23 : 스페이서 25 : 반사방지막
27 : 감광막
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 형성방법은,
반도체기판 상부에 게이트전극을 형성하고 그 측벽에 스페이서를 형성하는 공정과,
전체표면상부에 반사방지막을 도포하고 그 상부에 감광막을 도포하는 공정과,
노광 및 현상공정으로 상기 감광막 및 반사방지막을 제거하되, 상기 현상공정은 순수와 현상액을 이용하여 실시하는 공정과,
상기 반도체기판의 노출된 부분에 불순물을 이온주입하는 공정을 포함하는 것과,
상기 반사방지막은 수용성 고분자막인 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.
도 1a 내지 도 1e 는 본 발명의 실시예에 따른 반도체소자의 형성방법을 도시한 단면도이다.
도 1a 를 참조하면, 반도체기판(11) 상에 패드산화막(도시안됨) 및 질화막(도시안됨)을 형성한다.
소자분리 마스크(도시안됨)를 이용한 사진식각공정으로 상기 질화막, 패드산화막 및 일정두께의 반도체기판(11)을 식각하여 트렌치(12)를 형성한다.
상기 트렌치(12)를 매립하는 소자분리막(13)을 형성한다. 이때, 상기 소자분리막(13)의 형성방법은 상기 트렌치(12)를 매립하는 산화막(도시안됨)을 전체표면상부에 형성하고 상기 질화막을 식각장벽으로 하는 평탄화식각공정을 실시한 다음, 상기 질화막을 인산용액으로 제거하고 습식 세정하여 상기 패드산화막을 제거하는 것이다.
전체표면상부에 게이트산화막(15), 게이트전극용 폴리실리콘막(17) 및 게이트전극용 금속층(19) 및 게이트전극용 하드마스크층(21)을 적층한다. 이때, 상기 게이트산화막(15)은 실리콘산화막으로서, 열산화공정으로 형성하거나 증착하여형성한다. 상기 게이트전극용 하드마스크층(21)은 실리콘 질화막으로 형성한다.
여기서, 게이트전극용 도전층은 폴리실리콘막(17), 폴리사이드구조, 금속층(19) 또는 폴리실리콘막(17)/금속층(19)의 구조로 형성한다.
그 다음, 게이트전극 마스크(도시안됨)를 이용한 사진식각공정으로 상기 적층구조를 식각하여 상기 적층구조를 갖는 게이트전극을 형성한다.
상기 게이트전극을 포함한 전체표면상부에 스페이서용 질화막(도시안됨)을 증착하고 이를 이방성 식각하여 상기 게이트전극의 측벽에 스페이서(23)를 형성한다.
여기서, 상기 게이트전극의 패터닝 공정이나 스페이서(23) 형성공정시 상기 게이트전극 측벽의 스페이서(23) 사이로 노출되는 반도체기판(11) 상에 잔류물(24)이 형성된다.
도 1b를 참조하면, 셀 마스크(도시안됨)를 이용한 노광 및 현상공정으로 셀부(도시안됨)를 오픈 ( open ) 시키는 감광막패턴(도시안됨)을 형성한다.
상기 셀부의 반도체기판(11) 상부에 반사방지막(25)을 형성한다. 이때, 상기 반사방지막(25)은 노광 공정시 광원의 파장에 대한 굴절율이 감광막과 유사한 수용성 고분자막으로서, 계면에서의 반사파를 상쇄 간섭하여 제거하고 정재파 현상 ( standing wave effect )을 감소시켜 CD 균일성을 향상시키는 역할을 한다.
도 1c를 참조하면, 상기 반사방지막(25) 상부에 감광막(27)을 도포한다.
도 1d를 참조하면, 셀 마스크를 이용한 노광 공정으로 상기 감광막(27)을 노광시키고 현상하여 상기 감광막(27) 및 반사방지막(25)을 제거한다. 이때, 상기 스페이서(23)간의 잔류물(24)도 제거된다.
상기 현상 공정은 순수 ( de-ionized water, DI water ) 와 현상액 ( developer )을 이용하여 실시하며, 상기 반사방지막(25)은 수용성 고분자이므로 모두 제거된다.
도 1e를 참조하면, 상기 게이트전극용 하드마스크층(21) 및 스페이서(23)를 마스크로 하여 상기 반도체기판(11)에 필요한 불순물을 이온주입한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 형성방법은,
게이트전극 사이에 잔류된 불필요한 잔류물을 제거하여 후속 공정을 용이하게 함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다.
Claims (2)
- 반도체기판 상부에 게이트전극을 형성하고 그 측벽에 스페이서를 형성하는 공정과,전체표면상부에 반사방지막을 도포하고 그 상부에 감광막을 도포하는 공정과,노광 및 현상공정으로 상기 감광막 및 반사방지막을 제거하되, 상기 현상공정은 순수와 현상액을 이용하여 실시하는 공정과,상기 반도체기판의 노출된 부분에 불순물을 이온주입하는 공정을 포함하는 반도체소자의 형성방법.
- 제 1 항에 있어서,상기 반사방지막은 수용성 고분자막인 것을 특징으로 하는 반도체소자의 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030015136A KR20040080238A (ko) | 2003-03-11 | 2003-03-11 | 반도체소자의 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030015136A KR20040080238A (ko) | 2003-03-11 | 2003-03-11 | 반도체소자의 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040080238A true KR20040080238A (ko) | 2004-09-18 |
Family
ID=37364979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030015136A KR20040080238A (ko) | 2003-03-11 | 2003-03-11 | 반도체소자의 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040080238A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9379019B2 (en) | 2014-10-06 | 2016-06-28 | Samsung Electronics Co., Ltd. | Methods of manufacturing a semiconductor device |
-
2003
- 2003-03-11 KR KR1020030015136A patent/KR20040080238A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9379019B2 (en) | 2014-10-06 | 2016-06-28 | Samsung Electronics Co., Ltd. | Methods of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100650828B1 (ko) | 반도체 소자의 리세스 게이트 형성 방법 | |
| KR101076777B1 (ko) | 반도체 소자의 제조 공정 | |
| KR20040080238A (ko) | 반도체소자의 형성방법 | |
| KR100668509B1 (ko) | 비대칭 스텝구조의 게이트를 갖는 반도체소자의 제조 방법 | |
| KR100760925B1 (ko) | 반도체 소자 형성방법 | |
| US7517755B2 (en) | Method for fabricating semiconductor device | |
| KR100274355B1 (ko) | 반도체소자의워드라인형성방법 | |
| KR100513371B1 (ko) | 반도체소자의 층간절연막 형성방법_ | |
| KR100381030B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100321758B1 (ko) | 반도체소자의제조방법 | |
| KR20020058512A (ko) | 반도체 소자의 제조 방법 | |
| KR100313960B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100353530B1 (ko) | 반도체 소자의 제조방법 | |
| KR100307536B1 (ko) | 디램의 셀트랜지스터 제조방법 | |
| KR100298463B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR940001255B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| KR100364794B1 (ko) | 반도체소자의 제조방법 | |
| KR100870293B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20020053528A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR20040008769A (ko) | 반도체소자의 형성방법 | |
| KR20060127310A (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR20020017423A (ko) | 반도체 소자의 제조방법 | |
| KR20020049344A (ko) | 반도체 소자의 제조방법 | |
| KR20010084672A (ko) | 감광막 패턴을 사용하는 자기정렬 콘택 형성방법 | |
| KR20030002649A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |