KR20040076974A - 박막 트랜지스터 어레이 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20040076974A
KR20040076974A KR1020030012320A KR20030012320A KR20040076974A KR 20040076974 A KR20040076974 A KR 20040076974A KR 1020030012320 A KR1020030012320 A KR 1020030012320A KR 20030012320 A KR20030012320 A KR 20030012320A KR 20040076974 A KR20040076974 A KR 20040076974A
Authority
KR
South Korea
Prior art keywords
gate
electrode
thin film
film transistor
array substrate
Prior art date
Application number
KR1020030012320A
Other languages
English (en)
Inventor
장윤경
조흥렬
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030012320A priority Critical patent/KR20040076974A/ko
Publication of KR20040076974A publication Critical patent/KR20040076974A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

본 발명은 기판 구조 및 제조공정을 단순화시킬 수 있는 박막트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다.
본 발명에 따른 박막 트랜지스터 어레이 기판은 이중층 구조를 갖는 게이트 라인 및 게이트 전극과; 상기 게이트 라인 및 게이트 전극을 따라 그 위에 형성된 게이트 절연 패턴과; 상기 게이트 절연 패턴을 사이에 두고 상기 게이트 전극과 중첩된 반도체 패턴과; 상기 게이트 절연 패턴을 사이에 두고 게이트 라인과 교차하는 데이터 라인과; 상기 데이터 라인과 접속된 소스전극, 상기 소스 전극과 상기 반도체 패턴을 사이에 두고 대향하는 드레인 전극과, 상기 게이트 라인과 데이터 라인의 교차구조로 마련되는 셀영역에 형성된 화소전극을 구비하는 것을 특징으로 한다.

Description

박막 트랜지스터 어레이 기판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY SUBSTRATE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 박막 트랜지스터 어레이 기판과 그 제조방법에 관한 것으로, 특히 기판 구조 및 제조공정을 단순화시킬 수 있는 박막트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널은 서로 대향하는 박막 트랜지스터 어레이 기판 및 칼러필터 어레이기판과, 두 기판 사이에 일정한 셀갭 유지를 위해 위치하는 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
박막 트랜지스터 어레이 기판은 게이트 라인들 및 데이터 라인들과, 그 게이트 라인들과 데이터 라인들의 교차부마다 스위치소자로 형성된 박막 트랜지스터와, 액정셀 단위로 형성되어 박막 트랜지스터에 접속된 화소 전극 등과, 그들 위에 도포된 배향막으로 구성된다. 게이트 라인들과 데이터 라인들은 각각의 패드부를 통해 구동회로들로부터 신호를 공급받는다. 박막 트랜지스터는 게이트 라인에 공급되는 스캔신호에 응답하여 데이터 라인에 공급되는 화소전압신호를 화소 전극에 공급한다.
칼라필터 어레이 기판은 액정셀 단위로 형성된 칼라필터들과, 칼러필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 액정셀들에 공통적으로 기준전압을 공급하는 공통 전극 등과, 그들 위에 도포되는 배향막으로 구성된다.
액정패널은 박막 트랜지스터 어레이 기판과 칼라필터 어레이 기판을 별도로 제작하여 합착한 다음 액정을 주입하고 봉입함으로써 완성하게 된다.
이러한 액정패널에서 박막 트랜지스터 어레이 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정패널 제조단가 상승의 중요원인이 되고 있다. 이를 해결하기 위하여, 박막 트랜지스터 어레이 기판은 마스크 공정수를 줄이는 방향으로 발전하고 있다. 이는 하나의 마스크 공정이 증착공정, 세정공정, 포토리쏘그래피 공정, 식각공정, 포토레지스트 박리공정, 검사공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이에 따라,최근에는 박막 트랜지스터 어레이 기판의 표준 마스크 공정이던 5 마스크 공정에서 하나의 마스크 공정을 줄인 4 마스크 공정이 대두되고 있다.
도 1은 4 마스크 공정을 채용한 박막 트랜지스터 어레이 기판을 예를 들어 도시한 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 어레이 기판은 하부기판(42) 위에 게이트 절연막(44)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(18)을 구비한다. 그리고, 박막 트랜지스터 어레이 기판은 화소전극(18)과 이전단 게이트 라인(2)의 중첩부에 형성된 스토리지 캐패시터(20)와, 게이트 라인(2)에 접속되는 게이트 패드부(26)와, 데이터 라인(4)에 접속되는 데이터 패드부(34)를 구비한다.
박막 트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(16)에 접속된 드레인 전극(12)과, 게이트 전극(8)과 중첩되고 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(14)을 구비한다. 활성층(14)은 데이터 패드(36), 스토리지 상부전극(22), 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12)과 중첩되게 형성되고 소스 전극(10)과 드레인 전극(12) 사이의 채널부를 더 포함한다. 활성층(14) 위에는 데이터 패드(36), 스토리지 전극(22), 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12)과 오믹접촉을 위한 오믹접촉층(48)이 더 형성된다.이러한 박막 트랜지스터(6)는 게이트 라인(2)에 공급되는 게이트 신호에 응답하여 데이터 라인(4)에 공급되는 화소전압 신호가 화소 전극(18)에 충전되어 유지되게 한다.
화소 전극(18)은 보호막(50)을 관통하는 제1 컨택홀(16)을 통해 박막 트랜지스터(6)의 드레인 전극(12)과 접속된다. 화소 전극(18)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(18)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(20)는 이전단 게이트라인(2)과, 그 게이트라인(2)과 게이트 절연막(44), 활성층(14) 및 오믹접촉층(48)을 사이에 두고 중첩되는 스토리지 상부전극(22)과, 그 스토리지 상부전극(22)과 보호막(50)을 사이에 두고 중첩됨과 아울러 그 보호막(50)에 형성된 제2 컨택홀(24)을 경유하여 접속된 화소전극(22)으로 구성된다. 이러한 스토리지 캐패시터(20)는 화소 전극(18)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 유지되도록 도움을 주게 된다.
게이트 라인(2)은 게이트 패드부(26)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드부(26)는 게이트 라인(2)으로부터 연장되는 게이트 패드(28)와, 게이트 절연막(44) 및 보호막(50)을 관통하는 제3 컨택홀(30)을 통해 게이트 패드(28)에 접속된 게이트 패드 보호전극(32)으로 구성된다.
데이터 라인(4)은 데이터 패드부(34)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드부(34)는 데이터 라인(4)으로부터 연장되는 데이터 패드(36)와, 보호막(50)을 관통하는 제4 컨택홀(38)을 통해 데이터 패드(36)와 접속된 데이터 패드 보호전극(40)으로 구성된다.
이러한 구성을 가지는 박막 트랜지스터 기판의 제조방법을 4마스크 공정을 이용하여 상세히 하면 도 3a 내지 도 3d에 도시된 바와 같다.
도 3a를 참조하면, 하부기판(42) 상에 게이트 패턴들이 형성된다.
하부기판(42) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 게이트라인(2), 게이트전극(8), 게이트 패드(28)를 포함하는 게이트 패턴들이 형성된다. 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조로 이용된다.
도 3b를 참조하면, 게이트 패턴들이 형성된 하부기판(42) 상에 게이트 절연막(44), 활성층(14), 오믹접촉층(48), 그리고 소스/드레인 패턴들이 순차적으로 형성된다.
게이트 패턴들이 형성된 하부기판(42) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(44), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다.
소스/드레인 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(4), 소스 전극(10), 그 소스 전극(10)과 일체화된 드레인 전극(12), 스토리지 하부전극(22)을 포함하는 소스/드레인 패턴들이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹접촉층(48)과 활성층(14)이 형성된다.
그리고, 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 소스/드레인 패턴 및 오믹접촉층(48)이 식각된다. 이에 따라, 채널부의 활성층(14)이 노출되어 활성층(14)이 활성화되지 않는 경우 소스 전극(10)과 드레인 전극(12)이 전기적으로 분리된다.
이어서, 스트립 공정으로 소스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.
게이트 절연막(44)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy), 구리(Cu), 알루미늄계 금속 등이 이용된다. 도 3c를 참조하면, 소스/드레인 패턴들이 형성된 게이트 절연막(44) 상에 제1 내지 제4 콘택홀들(16, 24, 30, 38)을 포함하는 보호막(50)이 형성된다.
소스/드레인 패턴들이 형성된 게이트 절연막(44) 상에 PECVD 등의 증착방법으로 보호막(50)이 전면 형성된다. 보호막(50)은 제3 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 패터닝됨으로써 제1 내지 제4 컨택홀들(16, 24, 30, 38)이 형성된다. 제1 컨택홀(16)은 보호막(50)을 관통하여 드레인 전극(12)이 노출되게 형성되고, 제2 컨택홀(24)은 보호막(50)을 관통하여 스토리지 상부전극(22)이 노출되게 형성된다. 제3 컨택홀(30)은 보호막(50) 및 게이트 절연막(44)을 관통하여 게이트 패드(28)가 노출되게 형성된다. 제4 컨택홀(38)은 보호막(50)을 관통하여 데이터 패드(36)가 노출되게 형성된다.
보호막(50)의 재료로는 게이트 절연막(94)과 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용된다.
도 3d를 참조하면, 보호막(50) 상에 투명전극 패턴들이 형성된다.
보호막(50) 상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된다. 이어서 제4 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패텅님됨으로써 화소전극(18), 게이트 패드 보호전극(32), 데이터 패드 보호전극(40)을 포함하는 투명전극 패턴들이 형성된다. 화소 전극(18)은 제1 컨택홀(16)을 통해 드레인 전극(12)과 전기적으로 접속되고, 제2 컨택홀(24)을 통해 이전단 게이트라인(2)과 중첩되는 스토리지 상부전극(22)과 전기적으로 접속된다. 게이트 패드 보호전극(32)는 제3 컨택홀(30)을 통해 게이트 패드(28)과 전기적으로 접속된다. 데이터 패드 보호전극(40)는 제4 컨택홀(38)을 통해 데이터 패드(36)와전기적으로 접속된다. 투명전극 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.
이와 같이 종래의 박막 트랜지스터 기판 및 그 제조방법은 4마스크 공정을 채용함으로써 5마스크 공정을 이용한 경우보다 제조공정수를 줄임과 아울러 그에 비례하는 제조단가를 절감할 수 있게 된다. 그러나, 4 마스크 공정 역시 여전히 제조공정이 복잡하여 원가 절감에 한계가 있으므로 제조공정을 더욱 단순화하여 제조단가를 더욱 줄일 수 있는 박막 트랜지스터 기판 및 그 제조방법이 요구된다.
따라서, 본 발명의 목적은 기판 구조 및 제조공정을 단순화시킬 수 있는 박막트랜지스터 어레이 기판 및 그 제조방법을 제공하는 것이다.
도 1은 통상적인 액정표시장치에 포함되는 박막 트랜지스터 어레이 기판의 일부분을 도시한 평면도.
도 2은 도 1에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도.
도 3a 내지 도 3d는 도 2에 도시된 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 도시한 단면도.
도 4는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도.
도 5는 도 4에 도시된 박막 트랜지스터 어레이 기판을 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도.
도 6a 및 도 6b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 7a 및 도 7b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 8a 내지 도 8c는 제2 마스크 공정을 구체적으로 설명하기 위한 단면도.
도 9a 및 도 9b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 10는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도.
도 11는 도 10에 도시된 박막 트랜지스터 어레이 기판을 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도.
도 12는 본 발명의 제3 실시 예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도.
도 13은 도 12에 도시된 박막 트랜지스터 어레이 기판을 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도.
도 14는 본 발명의 제4 실시 예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도.
도 15는 도 14에 도시된 박막 트랜지스터 어레이 기판을 Ⅲ-Ⅲ'선을 따라 절단하여 도시한 단면도.
도 16a 및 도 16b는 본 발명의 제4 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 17a 및 도 17b는 본 발명의 제4 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 18a 내지 도 18c는 제2 마스크 공정을 구체적으로 설명하기 위한 단면도들.
도 19a 및 도 19b는 본 발명의 제4 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 20는 본 발명의 제5 실시 예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도.
도 21는 도 20에 도시된 박막 트랜지스터 어레이 기판을 Ⅲ-Ⅲ''선을 따라 절단하여 도시한 단면도.
도 22는 본 발명의 제6 실시 예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도.
도 23은 도 22에 도시된 박막 트랜지스터 어레이 기판을 Ⅲ-Ⅲ'선을 따라 절단하여 도시한 단면도.
도 24 및 도 25는 각기 본 발명의 제7 실시 예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도 및 단면도.
도 26 및 도 27은 각기 본 발명의 제8 실시 예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도 및 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
2, 52 : 게이트 라인 4, 74 : 데이터 라인
6, 90 : 박막 트랜지스터 8, 54 : 게이트 전극
10, 76 : 소스 전극 12, 78 : 드레인 전극
14, 64 : 활성층 16 : 제1 컨택홀
18, 60 : 화소전극 20, 92, 192 : 스토리지 캐패시터
22, 80 : 스토리지 상부전극 24 : 제2 컨택홀
26, 94 : 게이트 패드부 28 : 게이트 패드
30 : 제3 컨택홀 32 : 게이트 패드 보호전극
34, 96 : 데이터 패드부 36 : 제1 데이터 패드
38 : 제4 컨택홀 40 : 데이터 패드 보호전극
42, 52 : 하부기판 44 : 게이트 절연막
48, 66 : 오믹접촉층 68 : 반도체층
상기 목적을 달성하기 위하여, 본 발명에 따른 박막 트랜지스터 어레이 기판은 이중층 구조를 갖는 게이트 라인 및 게이트 전극과; 상기 게이트 라인 및 게이트 전극을 따라 그 위에 형성된 게이트 절연 패턴과; 상기 게이트 절연 패턴을 사이에 두고 상기 게이트 전극과 중첩된 반도체 패턴과; 상기 게이트 절연 패턴을 사이에 두고 게이트 라인과 교차하는 데이터 라인과; 상기 데이터 라인과 접속된 소스전극, 상기 소스 전극과 상기 반도체 패턴을 사이에 두고 대향하는 드레인 전극과,상기 게이트 라인과 데이터 라인의 교차구조로 마련되는 셀영역에 형성된 화소전극을 구비하는 것을 특징으로 한다.
상기 게이트 라인과 접속되고 상기 게이트 절연 패턴이 형성된 컨택홀을 통해 노출된 게이트 패드와; 상기 데이터 라인과 접속된 데이트 패드를 추가로 구비하는 것을 특징으로 한다.
상기 게이트 라인과, 그 게이트 라인과 상기 게이트 절연 패턴을 사이에 두고 중첩되게 형성되며 상기 화소전극과 접속된 스토리지 상부전극을 포함하는 스토리지 캐패시터를 추가로 구비하는 것을 특징으로 한다.
상기 게이트 라인 및 게이트 전극은 투명도전막과 상기 투명전도막 보다 저항치가 작은 저저항 금속층의 이중층 구조로 형성된 것을 특징으로 한다.
상기 게이트 패드는 투명도전막과 상기 투명전도막 보다 저항치가 작은 저저항 금속층의 이중층 구조로 형성된 것을 특징으로 한다.
상기 게이트 패드는 투명도전막의 단일층구조로 형성된 것을 특징으로 한다.
상기 게이트 전극, 소스전극, 드레인 전극, 반도체 패턴을 포함하는 박막 트랜지스터와 중첩되도록 형성된 패턴 스페이서를 추가로 구비하는 것을 특징으로 한다.
상기 패턴 스페이서는 유기물질로 구성되는 것을 특징으로 한다.
상기 패턴 스페이서는 유기물질과 무기물질로 이루어지는 이중층 구조를 갖는 것을 특징으로 한다.
상기 데이트 라인과 데이터 패드는 동일금속으로 형성된 것을 특징으로 한다.
상기 데이트 라인과 데이터패드는 서로 다른 금속으로 형성되며, 상기 데이터패드는 상기 투명도전막과 동일 금속인 것을 특징으로 한다.
본 발명에 따른 박막 트랜지스터 어레이 기판의 제조방법은 제1 마스크 공정을 이용하여 기판 상에 게이트 라인 및 게이트 전극과 화소전극을 형성하는 단계와; 제2 마스크 공정을 이용하여 상기 게이트 라인 및 게이트 전극을 따라 그 위에 게이트 절연 패턴을 형성하고, 상기 게이트 전극과 중첩되도록 반도체 패턴을 형성하는 단계와; 제3 마스크 공정을 이용하여 상기 게이트 라인과 교차하는 데이터 라인과 상기 데이터 라인과 접속되는 소스전극과, 상기 화소전극과 접속되는 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 게이트 라인 및 게이트 전극과 화소전극을 형성하는 단계는 상기 기판 상에 투명도전막을 도포하고 제1 마스크로 투명도전막을 패터닝하는 단계와, 상기 패터닝된 투명도전막 중 상기 게이트 라인 및 게이트 전극에 포함된 투명도전막 위에 전기도금을 이용하여 저저항 금속층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 게이트 라인과 접속된 게이트 패드를 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 게이트 패드는 투명도전막과 상기 투명전도막 보다 저항치가 작은 저저항 금속층의 이중구조로 형성된 것을 특징으로 한다.
상기 게이트 라인 및 게이트 전극과 화소전극을 형성하는 단계는 상기 기판상에 투명도전막과 저저항 금속층을 순차적으로 도포하는 단계와, 상기 제1 마스크로 상기 투명도전막 및 저저항 금속층을 패터닝하여 상기 게이트 라인 및 게이트 전극과, 저저항 금속층이 형성된 상기 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 게이트 절연 패턴을 마스크로 상기 화소전극 위의 저저항 금속층을 식각하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 게이트 라인과 접속된 게이트 패드를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
상기 게이트 패드는 투명도전막으로 형성된 것을 특징으로 한다.
상기 데이터 라인과 접속된 데이트 패드로 구성된 데이터 패드부를 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 게이트 라인과, 게이트 라인과 상기 게이트 절연 패턴을 사이에 두고 중첩되며 상기 화소전극과 접속된 스토리지 상부전극을 포함하는 스토리지 캐패시터를 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 게이트 전극, 소스전극, 드레인 전극, 반도체 패턴을 포함하는 박막 트랜지스터에 중첩되도록 패턴 스페이서를 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 패턴 스페이서는 유기물질로 구성되는 것을 특징으로 한다.
상기 패턴 스페이서는 유기물질과 무기물질로 이루어지는 이중층 구조를 갖는 것을 특징으로 한다.
상기 데이트 라인과 데이트 패드는 동일금속으로 형성된 것을 특징으로 한다.
상기 데이트 라인과 데이터패드는 서로 다른 금속으로 형성되며, 상기 데이터패드는 투명도전막물질인 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 4 내지 도 23을 참조하여 상세하게 설명하기로 한다.
도 4는 본 발명의 제1실시 예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도이고, 도 5는 도 4에 도시된 박막 트랜지스터 어레이 기판을 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도이다.
도 4 및 도 5에 도시된 박막 트랜지스터 어레이 기판은 하부기판(51) 위에 게이트 절연 패턴(62)을 사이에 두고 교차하게 형성된 게이트 라인(52) 및 데이터 라인(74)과, 그 교차부마다 형성된 박막 트랜지스터(90)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(60)을 구비한다. 그리고, 박막 트랜지스터 어레이 기판은 화소전극(60)에 접속된 스토리지 상부전극(80)과 전단 게이트 라인(52)의 중첩부에 형성된 스토리지 캐패시터(92)와, 게이트 라인(52)에 접속되는 게이트 패드(56)와, 데이터 라인(74)에 접속되는 데이터 패드(84)를 구비한다.
박막 트랜지스터(90)는 게이트 라인(52)에 접속된 게이트 전극(54)과, 데이터 라인(74)에 접속된 소스 전극(76)과, 화소 전극(60)에 접속된 드레인 전극(78)과, 게이트 전극(54)과 게이트 절연 패턴(62)을 사이에 두고 중첩되고 소스 전극(76)과 드레인 전극(78) 사이에 채널을 형성하는 활성층(64)을 구비한다. 그리고, 활성층(64)과 소스전극(76) 및 드레인 전극(78)과의 오믹접촉층(68)을 더 구비한다. 이러한 박막 트랜지스터(90)는 게이트 라인(52)에 공급되는 게이트 신호에 응답하여 데이터 라인(74)에 공급되는 화소전압 신호가 화소 전극(60)에 충전되어 유지되게 한다.
게이트 라인(52), 게이트 전극(54)은 투명도전막(55)과 투면도전막(55)보다 저항치가 작은 저저항 금속층(53)이 적층된 구조로 형성된다.
화소 전극(60)은 하부기판(51) 상에 형성되어 박막 트랜지스터(90)의 드레인 전극(78)과 접속된다. 화소 전극(60)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(60)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(92)는 전단 게이트 라인(52)과, 그 게이트 라인(52)과 게이트 절연 패턴(62)을 사이에 두고 중첩되며 화소전극(60)과 접속된 스토리지 상부전극(80)으로 구성된다. 이러한 스토리지 캐패시터(92)는 화소 전극(60)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 유지되도록 도움을 주게 된다.
게이트 라인(52)은 게이트 패드부(94)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드(94)는 게이트 라인(52)으로부터 연장되고 게이트 절연 패턴(62)에 형성된 컨택홀(91)을 통해 노출된다. 게이트 패드(56)는 게이트 라인(52)과 같이 이중층 구조를 갖는 투명도전막(55)과 저저항 금속층(53)으로 구성된다.
데이터 라인(74)은 데이터 패드(84)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드(84)는 데이터 라인(74)으로부터 연장되어 형성된다.
이러한 구성을 가지는 박막 트랜지스터 어레이 기판은 3마스크 공정으로 형성된다. 3마스크 공정을 이용한 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판 제조방법은 게이트 패턴들과 화소전극을 형성하기 위한 제1 마스크 공정과, 게이트 절연패턴과 활성층 및 오믹접촉층을 형성하기 위한 제2 마스크 공정과, 소스/드레인 패턴들을 형성하기 위한 제3 마스크 공정을 포함하게 된다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판 제조방법 중 제1 마스크 공정으로 형성된 게이트 패턴들과 화소전극(60)을 도시한 평면도 및 단면도이다.
하부기판(51) 상에 스퍼터링 방법 등의 증착방법을 통해 투명전극 물질이 증착된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 투명전극 물질이 패터닝됨으로써 화소전극(60)과 투명도전막(55)이 형성된다. 투명도전막 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.
화소전극(60) 및 투명도전막(55)이 형성된 기판 상에 게이트 패턴에 포함되는 투명도전막(55)을 공통으로 연결한 후 전기도금을 실시함으로 투명도전막(55)위에만 저저항 금속층(53)이 증착된다. 이에 따라, 투명전도막(55)과 저저항 금속층(53)으로 구성된 게이트 라인(52), 게이트 전극(54), 게이트 패드(56)를 포함하는 게이트 패턴들이 형성된다. 여기서, 저저항 금속으로는 구리(Cu), 몰리브덴(Mo), 알루미늄계 금속 등이 이용된다.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판 제조방법 중 제2 마스크 공정으로 형성된 게이트 절연 패턴(62)과 반도체 패턴(68)을 포함하는 기판의 평면도 및 단면도이다.
게이트 패턴들과 화소전극(60)이 형성된 하부기판(52) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연층, 비정질 실리콘층, n+ 비정질 실리콘층이 순차적으로 형성된다. 게이트 절연층의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 이어서, 제2 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 n+ 비정질 실리콘층, 비정질 실리콘층, 게이트 절연층을 패터닝됨으로써 게이트 패턴을 따라 게이트 절연 패턴(62)이 형성되고, 게이트 전극(54)과 게이트 절연 패턴(62)을 사이에 두고 중첩되는 반도체 패턴(68)이 형성된다. 반도체 패턴(68)은 활성층(64)과 오믹접촉층(66)이 이중으로 적층된 구조를 갖는다.
이러한 제2 마스크 공정을 상세히 하면 도 8a 내지 8c에 도시된 바와 같다
도 8a와 같이, 게이트 패턴들과 화소전극(60)이 형성된 하부기판(52) 상에 게이트 절연층(61), 비정질 실리콘층(63), n+ 비정질 실리콘층(65)이 순차적으로 형성된다. 그리고, 포토레지스트를 전면 도포한 다음 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴(70)을 형성하게 된다. 이 경우, 제2 마스크로는 특정영역에서 회절 노광부를 갖는 회절 노광 마스크를 이용하게 된다. 이와 달리, 제2 마스크로는 특정영역에서 반투과부를 갖는 반투과 마스크를 이용하기도 한다. 이러한 제2 마스크에 의해 박막 트래지스터의 채널부에 대응하는 차단영역(70A)이 상기 채널부를 제외한 게이트 패턴에 대응하는 회절노광영역(70B)보다 높은 높이를 갖게 된다.
이어서, 포토레지스트 패턴(70)을 마스크로 이용한 식각공정으로 도 8b와 같이, n+ 비정질 실리콘층(65), 비정질 실리콘층(63) 및 게이트 절연층(67)이 동시에 패터닝됨으로써 게이트 패턴과 중첩되는 게이트 절연 패턴(62)과 게이트 전극(54)과 중첩되는 반도체 패턴(68)을 형성하게 된다.
그 다음, 도 8c에 와 같이 산소(O2) 플라즈마를 이용한 애싱(Ashing) 공정으로 포토레지스트 패턴(70)이 선택적으로 제거된 다음, 잔존하는 포토레지스트 패턴(70)을 마스크로 이용한 식각공정으로 반도체 패턴(68)이 제거된다. 상세히 하면, 산소(O2) 플라즈마를 이용한 애싱공정으로 포토레지스트 패턴(70)에서 회절 노광 영역(70B)은 제거됨과 아울러 차단 영역(70A)은 높이가 낮아진 상태로 남아있게 된다. 이렇게 차단 영역(70A)만이 잔존하는 포토레지스트 패턴(70)을 마스크로 이용한 건식 식각공정으로 노출된 반도체 패턴을 제거하게 된다. 이에 따라, 반도체 패턴은 게이트 전극(54)과 중첩되고, 중첩되는 않은 부분은 제거된다. 그리고, 차단영역(70A)만이 잔존하는 포토레지스트 패턴(70)은 스트립 공정으로 제거된다.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판 제조방법 중 제3 마스크 공정으로 형성된 소스/드레인 패턴을 포함하는 기판의 평면도 및 단면도이다.
게이트 패턴들, 화소전극(60), 게이트 절연 패턴(62), 그리고 반도체 패턴(68)이 형성된 하부기판(51) 상에 소스/드레인 금속층이 형성된다. 이어서, 제3 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(74), 소스 전극(76), 드레인 전극(78), 스토리지 상부전극(80), 데이터 패드(84)을 포함하는 소스/드레인 패턴들이 형성된다.
그리고, 소스 전극(76) 및 드레인 전극(78)을 마스크로 이용한 건식 식각공정으로 그들 사이의 오믹접촉층(66)이 제거됨으로써 활성층(64)으로 이루어진 박막 트랜지스터(90)의 채널부가 형성된다.
소스/드레인 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy), 구리(Cu), 알루미늄계 금속 등이 이용된다.
이렇게 3마스크 공정으로 형성된 박막 트랜지스터 어레이 기판은 후속공정에서 액정 배향방향 결정을 위해 도포되어질 배향막에 의해 보호된다.
도 10은 본 발명의 제2 실시 예에 박막 트랜지스터 어레이 기판을 도시한 평면도이고, 도 11는 도 10에 도시된 박막 트랜지스터 어레이 기판을 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도이다.
도 10 및 도 11에 도시된 박막 트랜지스터 어레이 기판은 도 4 및 도 5에 도시된 박막 트랜지스터 어레이 기판과 대비하여 패턴 스페이서(195)가 추가로 구비되는 것을 제외하고는 동일한 구성요소들을 가지게 되므로 도 4 및 도 5와 동일한 구성요소들에 대해서는 동일번호를 부여하고 상세한 설명은 생략하기로 한다.
패턴 스페이스(195)는 박막 트랜지스터를 보호하는 보호막과 상부기판과 하부기판 사이에 셀 갭을 유지하기 위한 스페이서의 역할을 한다. 이러한 패턴 스페이서(195)는 제4 마스크 공정으로 형성된다.
구체적으로, 소스/드레인 패턴들이 형성된 하부기판(51) 상에 스퍼터링 등의 증착방법으로 절연물질이 증착된다. 이어서, 제4 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 박막 트랜지스터와 중첩되는 패턴 스페이스(195)가 형성된다. 여기서, 절연물질로는 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용된다.
도 12는 본 발명의 제3 실시 예에 박막 트랜지스터 어레이 기판을 도시한 평면도이고, 도 13은 도 12에 도시된 박막 트랜지스터 어레이 기판을 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도이다.
도 12 및 도 13에 도시된 박막 트랜지스터 어레이 기판은 도 10 및 도 11에 도시된 박막 트랜지스터 어레이 기판과 대비하여 패턴 스페이서(195)가 무기절연막과 유기 절연막으로 구성된 것을 제외하고는 동일한 구성요소들을 가지게 되므로 도 4 및 도 5와 동일한 구성요소들에 대해서는 동일번호를 부여하고 상세한 설명은 생략하기로 한다.
패턴 스페이서(195)는 유기물질로 인한 반도체층의 특성열화를 방지 하기 위하여 무기절연막을 추가로 구비한다.
상세히 하면, 소스/드레인 패턴들이 형성된 하부기판(51) 상에 스퍼터링 등의 증착방법으로 무기 절연물질과 유기 절연물질이 전면 증착되고 제4 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴이 형성된다. 이어서, 포토레지스트 패턴을 마스크로 무기 절연물질 및 유기 절연물질이 패터닝됨으로써 패턴 스페이서(195)가 형성된다. 여기서, 무기 절연물질로는 SiNx, SiOx 등이 이용되고, 유기 절연물질은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등이 이용된다.
도 14는 본 발명의 제4 실시 예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도이고, 도 15는 도 14에 도시된 박막 트랜지스터 어레이 기판을 Ⅲ-Ⅲ'선을 따라 절단하여 도시한 단면도이다.
도 14 및 도 15에 도시된 박막 트랜지스터 어레이 기판은 하부기판(151) 위에 게이트 절연 패턴(162)을 사이에 두고 교차하게 형성된 게이트 라인(152) 및 데이터 라인(174)과, 그 교차부마다 형성된 박막 트랜지스터(190)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(160)을 구비한다. 그리고, 박막 트랜지스터 어레이 기판은 화소전극(160)에 접속된 스토리지 상부전극(180)과 전단 게이트 라인(152)의 중첩부에 형성된 스토리지 캐패시터(192)와, 게이트 라인(152)에 접속되는 게이트 패드(156)와, 데이터 라인(174)에 접속되는 데이터 패드(184)를 구비한다.
박막 트랜지스터(190)는 게이트 라인(152)에 접속된 게이트 전극(154)과, 데이터 라인(174)에 접속된 소스 전극(176)과, 화소 전극(160)에 접속된 드레인 전극(178)과, 게이트 전극(154)과 게이트 절연 패턴(162)을 사이에 두고 중첩되고소스 전극(176)과 드레인 전극(178) 사이에 채널을 형성하는 활성층(164)을 구비한다. 그리고, 활성층(164)과 소스전극(176) 및 드레인 전극(178)과의 오믹접촉을 위한 오믹접촉층(166)을 더 구비한다. 이러한 박막 트랜지스터(190)는 게이트 라인(152)에 공급되는 게이트 신호에 응답하여 데이터 라인(174)에 공급되는 화소전압 신호가 화소 전극(160)에 충전되어 유지되게 한다.
게이트 라인(152), 게이트 전극(154)을 포함하는 게이트 패턴들은 투명도전막(155)과 투명도전막(155)보다 저항치가 작은 저저항 금속층(153)이 적층된 구조로 형성된다. 게이트 패드는(156)는 단층구조로써 투명도전막(155)으로 구성된다.
화소 전극(160)은 하부기판(151) 상에 형성되어 박막 트랜지스터(190)의 드레인 전극(178)과 접속된다. 화소 전극(160)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(160)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(192)는 전단 게이트 라인(152)과, 그 게이트 라인(152)과 게이트 절연 패턴(162)을 사이에 두고 중첩되며 화소전극(160)과 접속된 스토리지 하부전극(180)으로 구성된다. 이러한 스토리지 캐패시터(192)는 화소 전극(160)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 유지되도록 도움을 주게 된다.
게이트 라인(152)은 게이트 패드부(194)를 통해 게이트 드라이버(도시하지 않음)와 접속되고, 게이트 패드(156)는 게이트 라인(152)으로부터 연장되어 형성된다.
데이터 라인(174)은 데이터 패드(184)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드부(184)는 데이터 라인(174)으로부터 연장되어 형성된다.
이러한 구성을 가지는 박막 트랜지스터 어레이 기판은 3마스크 공정으로 형성된다. 3마스크 공정을 이용한 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판 제조방법은 게이트 패턴들과 저저항 금속층이 형성된 화소전극을 형성하기 위한 제1 마스크 공정과, 게이트 절연막과 활성층 및 오믹접촉층을 형성하기 위한 제2 마스크 공정과, 소스/드레인 패턴들을 형성하기 위한 제3 마스크 공정을 포함하게 된다.
도 16a 및 도 16b는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판 제조방법 중 제1 마스크 공정으로 형성된 게이트 패턴들과 저저항 금속층이 형성된 화소전극(160)을 도시한 평면도 및 단면도이다.
하부기판(151) 상에 스퍼터링 방법 등의 증착방법을 통해 투명도전 물질과 저저항 금속층 차례로 증착된다.
이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 투명도전 물질 및 저저항 금속층이 패터닝됨으로써 게이트 라인(152) 및 게이트 전극(154)과 저저항 금속층(153)이 형성된 게이트 패드(156) 및 화소전극(160)이 형성된다. 투명도전 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용되고, 게이트금속으로는 구리(Cu), 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 이용된다.
도 17a 및 도 17b는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판 제조방법 중 제2 마스크 공정으로 형성된 게이트 절연 패턴(162)과 반도체 패턴(168)을 포함하는 기판의 평면도 및 단면도이다.
게이트 패턴들과 저저항 금속층(153)이 형성된 화소전극(160)이 형성된 하부기판(152) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연층, 비정질 실리콘층, n+ 비정질 실리콘층이 순차적으로 형성된다. 게이트 절연층의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 이어서, 제2 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 n+ 비정질 실리콘층, 비정질 실리콘층, 게이트 절연층을 패터닝됨으로써 게이트 패턴을 따라 게이트 절연 패턴(162)이 형성되고, 게이트 전극(154)과 게이트 절연 패턴(162)을 사이에 두고 중첩되는 반도체 패턴(168)이 형성된다. 반도체 패턴(168)은 활성층(164)과 오믹접촉층(166)이 이중으로 적층된 구조를 갖는다. 이어서, 게이트 절연 패턴(162)을 마스크로한 식각공정에 의해 게이트 패드(156)및 화소전극(160) 상에 형성된 저저항 금속층(153)을 제거한다.
이러한 제2 마스크 공정을 상세히 하면 도 18a 내지 도 18c에 도시된 바와 같다.
도 18a와 같이, 게이트 패턴들과 저저항 금속층(153)이 형성된 화소전극(160)이 형성된 하부기판(151) 상에 게이트 절연층(167), 비정질 실리콘층(163), n+ 비정질 실리콘층(165)이 순차적으로 형성된다. 그리고, 포토레지스트를 전면 도포한 다음 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴(170)을 형성하게 된다. 이 경우, 제2 마스크로는 특정영역에서 회절 노광부를 갖는 회절 노광 마스크를 이용하게 된다. 이와 달리, 제2 마스크로는 특정영역에서 반투과부를 갖는 반투과 마스크를 이용하기도 한다. 이러한 제2 마스크에 의해 박막 트래지스터의 채널부에 대응하는 차단영역(170A)이 상기 채널부를 제외한 게이트 패턴에 대응하는 회절노광영역(170B)보다 높은 높이를 갖게 된다.
이어서, 포토레지스트 패턴(170)을 마스크로 이용한 식각공정으로 n+ 비정질 실리콘층(165), 비정질 실리콘층(163), 게이트 절연층(167), 게이트 금속층이 동시에 패터닝됨으로써 게이트 패턴과 중첩되는 게이트 절연 패턴(162)과 게이트 전극(154)과 중첩되는 반도체 패턴(168)을 형성하게 된다.
그 다음, 도 18c와 같이 애싱(Ashing) 공정으로 포토레지스트 패턴(170)이 선택적으로 제거된 다음, 잔존하는 포토레지스트 패턴(170)을 마스크로 이용한 식각공정으로 반도체 패턴(168)이 제거된다. 상세히 하면, 산소(O2) 플라즈마를 이용한 애싱공정으로 포토레지스트 패턴(170)에서 회절 노광 영역(170B)은 제거됨과 아울러 차단 영역(170A)은 높이가 낮아진 상태로 남아있게 된다. 이렇게 차단 영역(170A)만이 잔존하는 포토레지스트 패턴(170)을 마스크로 이용한 건식 식각공정으로 노출된 반도체 패턴을 제거하게 된다. 이에 따라, 박막 트랜지스터의 게이트 전극위에만 반도체 패턴이 존재한다. 그리고, 차단영역(170A)만이 잔존하는 포토레지스트 패턴(170)은 스트립 공정으로 제거된다. 이어서, 게이트 절연패턴(162)을 마스크로한 식각공정에 의해 게이트 패드(156)및 화소전극(160) 상에 형성된 저저항 금속층(153)을 제거함으로써 게이트 패드(156) 및 화소전극(160)이 형성된다.
도 19a 및 도 19b는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판 제조방법 중 제3 마스크 공정으로 형성된 소스/드레인 패턴을 포함하는 기판의 평면도 및 단면도이다.
게이트 패턴들, 화소전극(160), 게이트 절연 패턴(162), 그리고 반도체 패턴(168)이 형성된 하부기판(151) 상에 소스/드레인 금속층이 형성된다. 이어서, 제3 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(174), 소스 전극(176), 드레인 전극(178), 스토리지 상부전극(180), 데이터 패드(184)를 포함하는 소스/드레인 패턴들이 형성된다.
그리고, 소스 전극(176) 및 드레인 전극(178)을 마스크로 이용한 건식 식각공정으로 그들 사이의 오믹접촉층(166)이 제거됨으로써 활성층(164)으로 이루어진 박막 트랜지스터(190)의 채널부가 형성된다.
소스/드레인 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy), 구리(Cu), 알루미늄계 금속 등이 이용된다.
이렇게 3마스크 공정으로 형성된 박막 트랜지스터 어레이 기판은 후속공정에서 액정 배향방향 결정을 위해 도포되어질 배향막에 의해 보호된다.
도 20은 본 발명의 제5 실시 예에 박막 트랜지스터 어레이 기판을 도시한 평면도이고, 도 21는 도 20에 도시된 박막 트랜지스터 어레이 기판을 Ⅲ-Ⅲ'선을 따라 절단하여 도시한 단면도이다.
도 20 및 도 21에 도시된 박막 트랜지스터 어레이 기판은 도 14 및 도 15에 도시된 박막 트랜지스터 어레이 기판과 대비하여 패턴 스페이서(295)가 추가로 구비되는 것을 제외하고는 동일한 구성요소들을 가지게 되므로 도 14 및 도 15와 동일한 구성요소들에 대해서는 동일번호를 부여하고 상세한 설명은 생략하기로 한다.
패턴 스페이서(295)는 박막 트랜지스터를 보호하는 보호막과 상부기판과 하부기판 사이에 셀 갭을 유지하기 위한 스페이서의 역할을 한다.
이러한 패턴 스페이서(295)는 제4 마스크 공정으로 형성된다.
구체적으로, 소스/드레인 패턴들이 형성된 하부기판(151) 상에 스퍼터링 등의 증착방법으로 절연물질이 증착된다. 이어서, 제4 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 박막 트랜지스터와 중첩되는 패턴 스페이서(295)가 형성된다. 이어서, 절연 물질로는 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용된다.
도 22는 본 발명의 제6 실시 예에 박막 트랜지스터 어레이 기판을 도시한 평면도이고, 도 23은 도 22에 도시된 박막 트랜지스터 어레이 기판을 Ⅲ-Ⅲ'선을 따라 절단하여 도시한 단면도이다.
도 22 및 도 23에 도시된 박막 트랜지스터 어레이 기판은 도 20 및 도 21에 도시된 박막 트랜지스터 어레이 기판과 대비하여 패턴 스페이서(295)가 무기절연막과 유기절연막으로 구성된 것을 제외하고는 동일한 구성요소들을 가지게 되므로 도 14 및 도 15와 동일한 구성요소들에 대해서는 동일번호를 부여하고 상세한 설명은생략하기로 한다.
패턴 스페이서(295)는 유기물질로 인한 반도체층의 특성열화를 방지 하기 위하여 무기절연막을 추가로 구비한다.
상세히 하면, 소스/드레인 패턴들이 형성된 하부기판(251) 상에 스퍼터링 등의 증착방법으로 무기 절연물질과 유기 절연물질이 전면 증착되고 제4 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴이 형성된다. 이어서, 포토레지스트 패턴을 마스크로 무기 절연물질 및 유기 절연물질이 패터닝됨으로써 패턴 스페이서(295)가 형성된다. 여기서, 무기 절연물질로는 SiNx, SiOx 등이 이용되고, 유기 절연물질은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등이 이용된다.
도 24는 본 발명의 제7실시 예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도이고, 도 25는 도 24에 도시된 박막 트랜지스터 어레이 기판을 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도이다.
도 24 및 도 25에 도시된 박막 트랜지스터 어레이 기판은 도 4 및 도 5에 도시된 박막 트랜지스터 어레이 기판과 대비하여 데이터 패드를 투명도전막으로 형성되는 것을 제외하고는 동일한 구성요소들을 가지게 되므로 도 4 및 도 5와 동일한 구성요소들에 대해서는 동일번호를 부여하고 상세한 설명은 생략하기로 한다.
데이터 패드(55)는 데이터 드라이버(도시하지 않음)와 접속된다. 이러한 데이터패드를 통해 데이터 라인(74)은 데이터 드라이버(도시하지 않음)와 접속된다.
데이터 패드(55)는 게이트패턴에 포함된 투명도전막과 동일금속으로 동시에 형성되며, 데이터 패드(55)는 소스/드레인 금속층으로 형성되는 데이터 라인(74)과일부 중첩됨으로써 전기적으로 접속된다. 여기서, 게이트패턴에 포함된 게이트패드, 게이트전극 및 게이트라인은 투명도전막과, 투명도전막 상에 데이터패드를 제외한 영역을 전기도금하여 형성된 저저항금속층으로 이루어진다.
투명도전막으로 구성된 데이트 패드(55)는 데이터 드라이버가 실장된 테이프 캐리어 패키지(Tape Carrier Package)와의 리워크(Rework)공정에 의한 불량을 방지할 수 있다. 이는 투명도전막이 소스/드레인 금속층보다 기판과의 접착성이 상대적으로 강하기 때문이다.
또한, 합착공정이후 노출된 데이터 패드(55)는 투명도전막으로 형성됨으로써 소스/드레인금속에 비해 외부로부터의 수분침투로 인한 부식의 저항성이 강하다.
도 26는 본 발명의 제8 실시 예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도이고, 도 27는 도 26에 도시된 박막 트랜지스터 어레이 기판을 Ⅲ-Ⅲ'선을 따라 절단하여 도시한 단면도이다.
도 26 및 도 27에 도시된 박막 트랜지스터 어레이 기판은 도 14 및 도 15에 도시된 박막 트랜지스터 어레이 기판과 대비하여 데이터 패드(155)를 투명도전막으로 형성되는 것을 제외하고는 동일한 구성요소들을 가지게 되므로 도 14 및 도 15와 동일한 구성요소들에 대해서는 동일번호를 부여하고 상세한 설명은 생략하기로 한다.
데이터 패드(155)는 게이트패턴에 포함된 투명도전막과 동일금속으로 동시에 형성되며, 데이터 패드(55)는 소스/드레인 금속층으로 형성되는 데이터 라인(174)과 일부 중첩됨으로써 전기적으로 접속된다. 여기서, 게이트패턴에 포함되는 게이트라인 및 게이트전극은 제1 마스크공정에서 패터닝되어 형성된 투명도전막과 저저항금속층으로 이루어지며, 게이트패드와 데이터패드는 제1 마스크공정에서 패터닝되어 형성된 투명도전막과 저저항금속층을 제2 마스크공정에서 저저항금속을 제거함으로써 투명도전막으로 이루어진다.
투명도전막으로 구성된 데이트 패드(155)는 소스/드레인 금속층보다 기판과의 접착성이 상대적으로 강하기 때문에 데이터 드라이버가 실장된 테이프 캐리어 패키지(Tape Carrier Package)와의 리워크(Rework)공정에 의한 불량을 방지할 수 있다. 또한, 투명도전막으로 형성되는 데이터 패드(155)는 외부로부터의 수분침투로 인한 부식의 저항성이 강하다.
한편, 본 발명의 제7 및 제 8 실시 예에 따른 박막트랜지스터 어레이기판 및 그 제조방법은 박막트랜지스터 상에 형성되는 패턴스페이서를 구비한다. 이 패턴스페이서는 박막 트랜지스터를 보호하는 보호막과 상부기판과 하부기판 사이에 셀 갭을 유지하기 위한 스페이서의 역할을 한다. 이러한 패턴스페이서는 유기절연물질로 형성되거나 무기/유기절연물질의 2층 구조로 형성된다.
상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 어레이 기판 및 그 제조 방법은 3마스크 공정을 채용하여 기판 구조 및 제조 공정을 더욱 단순화시킴으로써 제조 단가를 더욱 절감할 수 있음과 아울러 제조수율을 향상시킬 수 있게 된다.
특히, 본 발명에 따른 박막 트랜지스터 어레이 기판 및 그 제조방법은 패턴스페이서를 이용하여 3마스크로 형성된 박막 트랜지스터를 보호함으로써 신뢰성을 확보 할수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (26)

  1. 이중층 구조를 갖는 게이트 라인 및 게이트 전극과;
    상기 게이트 라인 및 게이트 전극을 따라 그 위에 형성된 게이트 절연 패턴과;
    상기 게이트 절연 패턴을 사이에 두고 상기 게이트 전극과 중첩된 반도체 패턴과;
    상기 게이트 절연 패턴을 사이에 두고 게이트 라인과 교차하는 데이터 라인과;
    상기 데이터 라인과 접속된 소스전극, 상기 소스 전극과 상기 반도체 패턴을 사이에 두고 대향하는 드레인 전극과,
    상기 게이트 라인과 데이터 라인의 교차구조로 마련되는 셀영역에 형성된 화소전극을 구비하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  2. 제 1 항에 있어서,
    상기 게이트 라인과 접속되고 상기 게이트 절연 패턴이 형성된 컨택홀을 통해 노출된 게이트 패드와;
    상기 데이터 라인과 접속된 데이트 패드를 추가로 구비하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  3. 제 1 항에 있어서,
    상기 게이트 라인과, 그 게이트 라인과 상기 게이트 절연 패턴을 사이에 두고 중첩되게 형성되며 상기 화소전극과 접속된 스토리지 상부전극을 포함하는 스토리지 캐패시터를 추가로 구비하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  4. 제 1 항에 있어서,
    상기 게이트 라인 및 게이트 전극은 투명도전막과 상기 투명전도막 보다 저항치가 작은 저저항 금속층의 이중층 구조로 형성된 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  5. 제 2 항에 있어서,
    상기 게이트 패드는 투명도전막과 상기 투명전도막 보다 저항치가 작은 저저항 금속층의 이중층 구조로 형성된 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  6. 제 2 항에 있어서,
    상기 게이트 패드는 투명도전막의 단일층구조로 형성된 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  7. 제 1 항에 있어서,
    상기 게이트 전극, 소스전극, 드레인 전극, 반도체 패턴을 포함하는 박막 트랜지스터와 중첩되도록 형성된 패턴 스페이서를 추가로 구비하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  8. 제 7 항에 있어서,
    상기 패턴 스페이서는 유기물질로 구성되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  9. 제 7 항에 있어서,
    상기 패턴 스페이서는 유기물질과 무기물질로 이루어지는 이중층 구조를 갖는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  10. 제 2 항에 있어서,
    상기 데이트 라인과 데이터 패드는 동일금속으로 형성된 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  11. 제 5 항에 있어서,
    상기 데이트 라인과 데이터패드는 서로 다른 금속으로 형성되며,
    상기 데이터패드는 상기 투명도전막과 동일 금속인 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  12. 제1 마스크 공정을 이용하여 기판 상에 게이트 라인 및 게이트 전극과 화소전극을 형성하는 단계와;
    제2 마스크 공정을 이용하여 상기 게이트 라인 및 게이트 전극을 따라 그 위에 게이트 절연 패턴을 형성하고, 상기 게이트 전극과 중첩되도록 반도체 패턴을 형성하는 단계와;
    제3 마스크 공정을 이용하여 상기 게이트 라인과 교차하는 데이터 라인과 상기 데이터 라인과 접속되는 소스전극과, 상기 화소전극과 접속되는 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
  13. 제 12 항에 있어서,
    상기 게이트 라인 및 게이트 전극과 화소전극을 형성하는 단계는
    상기 기판 상에 투명도전막을 도포하고 제1 마스크로 투명도전막을 패터닝하는 단계와,
    상기 패터닝된 투명도전막 중 상기 게이트 라인 및 게이트 전극에 포함된 투명도전막 위에 전기도금을 이용하여 저저항 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
  14. 제 13 항에 있어서,
    상기 게이트 라인과 접속된 게이트 패드를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
  15. 제 13 항에 있어서,
    상기 게이트 패드는 투명도전막과 상기 투명전도막 보다 저항치가 작은 저저항 금속층의 이중구조로 형성된 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
  16. 제 12 항에 있어서,
    상기 게이트 라인 및 게이트 전극과 화소전극을 형성하는 단계는
    상기 기판 상에 투명도전막과 저저항 금속층을 순차적으로 도포하는 단계와,
    상기 제1 마스크로 상기 투명도전막 및 저저항 금속층을 패터닝하여 상기 게이트 라인 및 게이트 전극과, 저저항 금속층이 형성된 상기 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
  17. 제 16 항에 있어서,
    상기 게이트 절연 패턴을 마스크로 상기 화소전극 위의 저저항 금속층을 식각하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
  18. 제 16 항에 있어서,
    상기 게이트 라인과 접속된 게이트 패드를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
  19. 제 18 항에 있어서,
    상기 게이트 패드는 투명도전막으로 형성된 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
  20. 제 12 항에 있어서,
    상기 데이터 라인과 접속된 데이트 패드로 구성된 데이터 패드부를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
  21. 제 12 항에 있어서,
    상기 게이트 라인과, 게이트 라인과 상기 게이트 절연 패턴을 사이에 두고 중첩되며 상기 화소전극과 접속된 스토리지 상부전극을 포함하는 스토리지 캐패시터를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
  22. 제 12 항에 있어서,
    상기 게이트 전극, 소스전극, 드레인 전극, 반도체 패턴을 포함하는 박막 트랜지스터에 중첩되도록 패턴 스페이서를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
  23. 제 21 항에 있어서,
    상기 패턴 스페이서는 유기물질로 구성되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
  24. 제 21 항에 있어서,
    상기 패턴 스페이서는 유기물질과 무기물질로 이루어지는 이중층 구조를 갖는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
  25. 제 20 항에 있어서,
    상기 데이트 라인과 데이트 패드는 동일금속으로 형성된 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
  26. 제 20 항에 있어서,
    상기 데이트 라인과 데이터패드는 서로 다른 금속으로 형성되며,
    상기 데이터패드는 투명도전막물질인 것을 특징으로 하는 박막 트랜지스터어레이 기판의 제조방법.
KR1020030012320A 2003-02-27 2003-02-27 박막 트랜지스터 어레이 기판 및 그 제조 방법 KR20040076974A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030012320A KR20040076974A (ko) 2003-02-27 2003-02-27 박막 트랜지스터 어레이 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030012320A KR20040076974A (ko) 2003-02-27 2003-02-27 박막 트랜지스터 어레이 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20040076974A true KR20040076974A (ko) 2004-09-04

Family

ID=37362955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030012320A KR20040076974A (ko) 2003-02-27 2003-02-27 박막 트랜지스터 어레이 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20040076974A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101291318B1 (ko) * 2006-11-21 2013-07-30 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
WO2013131283A1 (zh) * 2012-03-06 2013-09-12 深圳市华星光电技术有限公司 穿透式液晶显示器的阵列基板制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101291318B1 (ko) * 2006-11-21 2013-07-30 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
WO2013131283A1 (zh) * 2012-03-06 2013-09-12 深圳市华星光电技术有限公司 穿透式液晶显示器的阵列基板制造方法

Similar Documents

Publication Publication Date Title
KR100499371B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100904270B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100556702B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100602062B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
JP4527615B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
JP2004302466A (ja) 水平電界印加型液晶表示装置及びその製造方法
JP4727201B2 (ja) 水平電界型の液晶表示パネル
KR20050036048A (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100560403B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR100968341B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20040061195A (ko) 액정표시패널 및 그 제조방법
KR20040076974A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100531486B1 (ko) 박막트랜지스터 어레이 기판의 제조방법용 마스크
KR101023276B1 (ko) 액정표시장치 및 그 제조 방법과 검사방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100619624B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100682362B1 (ko) 액정 표시 패널 및 제조 방법
KR100900403B1 (ko) 액정표시패널 및 그 제조방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20050036047A (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20050035684A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100555309B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid