KR20040074459A - Method for forming storage node of semiconductor capacitor - Google Patents
Method for forming storage node of semiconductor capacitor Download PDFInfo
- Publication number
- KR20040074459A KR20040074459A KR1020030010347A KR20030010347A KR20040074459A KR 20040074459 A KR20040074459 A KR 20040074459A KR 1020030010347 A KR1020030010347 A KR 1020030010347A KR 20030010347 A KR20030010347 A KR 20030010347A KR 20040074459 A KR20040074459 A KR 20040074459A
- Authority
- KR
- South Korea
- Prior art keywords
- sacrificial oxide
- film
- layer
- out mask
- oxide film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Abstract
Description
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게는, 인접한 저장 전극들간의 브릿지(bridge) 발생을 방지할 수 있는 반도체 캐패시터의 저장 전극 형성방법에 관한 것이다.The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, to a method of forming a storage electrode of a semiconductor capacitor capable of preventing the generation of bridges between adjacent storage electrodes.
반도체 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터를 얻기 위한다양한 기술들이 제안되고 있다. 여기서, 캐패시터는 저장 전극(storage node)과 플레이트 전극(plate node) 사이에 유전체막(dielectric)이 개재된 구조로서, 그 용량은 전극 표면적과 유전체막의 유전율에 비례하며, 전극들간의 간격, 즉, 유전체막의 두께에 반비례한다.As the demand for semiconductor memory devices increases rapidly, various techniques for obtaining high capacity capacitors have been proposed. Here, the capacitor has a structure in which a dielectric film is interposed between a storage node and a plate node, the capacitance of which is proportional to the surface area of the electrode and the dielectric constant of the dielectric film, and the spacing between the electrodes, that is, It is inversely proportional to the thickness of the dielectric film.
따라서, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전체막의 사용 및 전극 표면적의 확대가 요구되며, 또한, 전극들간의 거리를 줄이는 것이 요구된다. 그런데, 전극들간의 거리, 즉, 유전체막의 두께를 줄이는 것은 그 한계가 있는 바, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전체막을 사용하거나, 또는, 전극 표면적을 넓히는 방식으로 진행되고 있다.Therefore, in order to obtain a high capacity capacitor, it is required to use a dielectric film having a high dielectric constant and to enlarge the electrode surface area, and to reduce the distance between the electrodes. However, reducing the distance between the electrodes, that is, the thickness of the dielectric film has its limitation, and researches for forming a capacitor having a high capacity have been conducted by using a dielectric film having a high dielectric constant or increasing the electrode surface area.
예컨데, Ta2O5, TaON 또는 Al2O3 등과 같은 고유전 물질을 실제 양산에 적용하려는 연구가 활발하게 진행되고 있으며, 아울러, 구조적 측면에서 전극 표면적을 극대화시킬 수 있는 방안도 다각도로 진행되고 있다. 여기서, 전자의 방법은 현 시점에서 기술적인 완성도가 떨어지므로, 0.25㎛급 이하 기술에서는 주로 후자의 방법을 통하여 캐패시터 용량을 확보하고 있다.For example, studies are being actively conducted to apply high-k dielectric materials such as Ta2O5, TaON, or Al2O3 to actual mass production. In addition, there are various ways to maximize the electrode surface area in terms of structure. Here, since the former method is inferior in technical perfection at the present time, in the 0.25-micrometer-class technology or less, the capacitor capacity is mainly secured through the latter method.
현재 저장 전극의 표면적을 극대화시킬 수 있는 구조로서는 실린더형이 각광 받고 있다. 이는 내부 면적 뿐만 아니라 외부 면적까지도 전극 면적으로 사용할 수 있으며, 그 형성 공정 또한 비교적 용이하기 때문이다.At present, a cylindrical shape is in the spotlight as a structure that can maximize the surface area of the storage electrode. This is because not only the internal area but also the external area can be used as the electrode area, and the formation process thereof is also relatively easy.
그러나, 실린더형 저장 전극은 반도체 소자의 미세화에 따라 표면적의 확보를 위해 그 높이가 점차 높아지고 있는 추세에 있는데, 이렇게 크기 증가없이 높이만을 증가시킴에 따라 후속 세정 공정에서 인접 저장 전극들간에 브릿지(bridge)가 발생됨으로써 소자 결함(fail) 발생의 주요 원인이 되고 있으며, 그래서, 소자 신뢰성 및 제조수율 저하를 초래하고 있다.However, as the cylindrical storage electrode becomes smaller, the height of the cylindrical storage electrode tends to increase gradually to secure the surface area. As the height is increased without increasing the size, a bridge between adjacent storage electrodes in a subsequent cleaning process is increased. ) Is a major cause of device defects, which leads to a decrease in device reliability and manufacturing yield.
자세하게, 실린더형 저장 전극을 형성함에 있어서는 저장 전극의 형성 후에 형틀로서 사용되어진 희생산화막을 제거하기 위해서 딥-아웃(Dip-out) 공정이라는 습식 식각 공정을 수행하고 있다.In detail, in forming the cylindrical storage electrode, a wet etching process called a dip-out process is performed to remove the sacrificial oxide film used as a template after the storage electrode is formed.
그런데, 이러한 딥-아웃 공정시에는 인접한 두 개의 저장 전극 물질들, 즉, 폴리실리콘막들과 습식 케미컬(wet chemical)간의 표면 장력에 의해서 인접 저장 전극들간의 벤딩 포오스(bending force)에 의한 스트레스(stress)가 가중되고, 이때 발생된 워터 마크(water mark)에 기인하는 표면 장력의 영향으로 인해 인접 저장 전극들간에 브릿지가 발생하게 된다.However, in the dip-out process, stress caused by bending force between adjacent storage electrodes is caused by surface tension between two adjacent storage electrode materials, that is, polysilicon layers and wet chemical. The stress is weighted, and a bridge is generated between adjacent storage electrodes due to the influence of the surface tension due to the water mark generated at this time.
여기서, 산화막 제거용 습식 케미컬로서는 통상 9:1 BOE가 사용되며, 감광막 제거용 습식 케미컬로서는 피라나(PIRANA : H2SO4:H2O2=4:1, 120∼140℃)가 통상 사용된다.Here, normally 9: 1 BOE is used as a wet chemical for oxide film removal, and pyrana (PIRANA: H2SO4: H2O2 = 4: 1, 120-140 degreeC) is normally used as a wet chemical for photosensitive film removal.
결국, 저장 전극을 형성하기 위한 기존의 방법은 저장 전극 높이가 대략 10∼13K 정도에 불과하였기 때문에 이러한 벤딩 포오스에 의한 스트레스는 인접 저장 전극들간의 브릿지를 발생시킬만한 것이 아니었지만, 최근에 들어서는 소자 미세화에 따라 저장 전극의 높이 증가가 필수 조건이 되었음으로, 인접 저장 전극들간의 벤딩 포오스에 의한 스트레스는 증가될 수 밖에 없으며, 그래서, 인접 저장 전극들간의 브릿지 발생에 취약할 수 밖에 없다.After all, the conventional method for forming the storage electrode was about 10-13K in height, so the stress caused by the bending force was not enough to generate a bridge between adjacent storage electrodes. As the height of the storage electrodes becomes an essential condition as the device becomes smaller, the stress caused by the bending force between the adjacent storage electrodes is inevitably increased, and thus, the bridges between the adjacent storage electrodes can be vulnerable.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 소자 미세화에 따른 인접 저장 전극들간의 브릿지 발생을 방지할 수 있는 반도체 캐패시터의 저장 전극 형성방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of forming a storage electrode of a semiconductor capacitor, which can prevent generation of bridges between adjacent storage electrodes due to device miniaturization.
또한, 본 발명은 인접 저장 전극들간이 브릿지 발생을 방지함으로써 소자 신뢰성 및 수율 저하를 방지할 수 있는 반도체 캐패시터의 저장 전극 형성방법을 제공함에 그 다른 목적이 있다.In addition, another object of the present invention is to provide a method of forming a storage electrode of a semiconductor capacitor, which can prevent a decrease in device reliability and yield by preventing bridges between adjacent storage electrodes.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 캐패시터의 저장 전극 형성방법을 설명하기 위한 공정별 단면도.1A to 1D are cross-sectional views illustrating processes for forming a storage electrode of a semiconductor capacitor according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1 : 반도체 기판 2 : 층간절연막1 semiconductor substrate 2 interlayer insulating film
3 : 폴리 플러그 4 : 희생산화막3: poly plug 4: sacrificial oxide film
4a : 제1층 산화막 4b : 제2층 산화막4a: 1st layer oxide film 4b: 2nd layer oxide film
5 : 트렌치 6 : 도전막5: trench 6: conductive film
6a : 저장 전극 7 : 딥-아웃 마스크6a: storage electrode 7: dip-out mask
상기와 같은 목적을 달성하기 위해, 본 발명은, 소정의 하부 구조물이 형성된 반도체 기판 상에 희생산화막을 형성하는 단계; 상기 희생산화막을 식각하여 트렌치들을 형성하는 단계; 상기 트렌치들 및 희생산화막 상에 저장 전극용 도전막을 증착하는 단계; 상기 희생산화막이 노출되도록 도전막을 CMP하는 단계; 상기 기판 결과물 상에 소정 지역을 가리는 딥-아웃 마스크(Dip-out mask)를 형성하는 단계; 상기 딥-아웃 마스크로부터 가려지지 않은 지역의 희생산화막을 HF 가스와 CH3OH 증기를 이용한 건식 식각으로 제거하는 단계; 및 상기 딥-아웃 마스크를 제거하는 단계를 포함하는 반도체 캐패시터의 저장 전극 형성방법을 제공한다.In order to achieve the above object, the present invention, forming a sacrificial oxide film on a semiconductor substrate on which a predetermined lower structure is formed; Etching the sacrificial oxide layer to form trenches; Depositing a conductive film for a storage electrode on the trenches and the sacrificial oxide film; CMP the conductive film to expose the sacrificial oxide film; Forming a dip-out mask covering a predetermined area on the substrate resultant; Removing the sacrificial oxide film in an area not covered by the deep-out mask by dry etching using HF gas and CH 3 OH vapor; And it provides a method of forming a storage electrode of the semiconductor capacitor comprising the step of removing the dip-out mask.
여기서, 상기 희생산화막은 PSG막, USG막 또는 BPSG막과 TEOS막의 적층막으로 형성한다.The sacrificial oxide film may be formed of a PSG film, a USG film, or a laminated film of a BPSG film and a TEOS film.
상기 본 발명의 방법은 상기 딥-아웃 마스크를 형성하는 단계 후, 그리고, 상기 희생산화막을 제거하는 단계 전, 상기 CMP된 도전막 및 희생산화막에 남아 있는 수분 및 기타 잔류물이 제거되도록 상기 기판 결과물에 대해 50∼80℃의 온도및 90∼110Torr의 압력에서 소정 시간 동안 IR 램프를 조사하는 단계를 더 포함하며, 이 단계는 상기 희생산화막을 제거하는 단계시의 공정 챔버 내에서 진행한다.The method of the present invention results in the substrate resulting from removal of water and other residues remaining in the CMP conductive and sacrificial oxide films after forming the deep-out mask and prior to removing the sacrificial oxide film. And irradiating the IR lamp for a predetermined time at a temperature of 50 to 80 ° C. and a pressure of 90 to 110 Torr, which proceeds in the process chamber at the time of removing the sacrificial oxide film.
상기 딥-아웃 마스크로부터 가려지지 않은 지역의 희생산화막을 제거하는 단계는 공정 챔버의 온도 및 압력을 50∼80℃ 및 100∼200Torr로 유지시킨 상태에서 HF 가스와 CH3OH 증기를 플로우시키는 방식으로 수행하며, 이때, 상기 HF 가스와 CH3OH 증기는 각각 50∼100sccm 및 100∼200sccm을 플로우시키며, 상기 CH3OH 증기의 플로우는 40∼50℃의 핫(Hot) N2를 이용하여 버블링시킨다.Removing the sacrificial oxide film in the unobscured region from the deep-out mask is performed by flowing HF gas and CH 3 OH vapor while maintaining the temperature and pressure of the process chamber at 50 to 80 ° C. and 100 to 200 Torr. In this case, the HF gas and the CH 3 OH vapor flows 50 to 100 sccm and 100 to 200 sccm, respectively, and the flow of the CH 3 OH vapor is bubbled using hot N 2 of 40 to 50 ° C.
상기 딥-아웃 마스크로부터 가려지지 않은 지역의 희생산화막을 제거하는 단계는 기판을 소정 RPM으로 회전시키면서 수행한다.Removing the sacrificial oxide film in the unobscured area from the deep-out mask is performed while rotating the substrate at a predetermined RPM.
상기 딥-아웃 마스크는 감광막으로 이루어지며, 그 제거는 공정 챔버의 압력을 100∼200Torr로 유지시킨 상태에서 UV 제논 플래쉬 램프(ZENON FLASH LAMP)를 이용하여 O2 가스를 O3 가스로 변환시킨 후, 변환된 O3 가스로 수행한다.The dip-out mask is formed of a photoresist film. The removal of the dip-out mask is performed by converting O2 gas into O3 gas using a ZENON FLASH LAMP while maintaining the pressure in the process chamber at 100 to 200 Torr. Is done with O3 gas.
상기 본 발명의 방법은 상기 딥-아웃 마스크를 제거하는 단계 후, 저장 전극 표면에 존재하는 산화막 잔류물 및 카본 계열의 잔류물 제거를 위해 HF 가스와 CH3OH 증기를 소정 온도 및 압력에서 플로우시키는 단계를 더 포함한다.The method of the present invention includes the step of flowing HF gas and CH 3 OH vapor at a predetermined temperature and pressure to remove oxide residues and carbonaceous residues present on the storage electrode surface after removing the deep-out mask. It includes more.
또한, 상기와 같은 목적을 달성하기 위하여, 본 발명은, 소정의 하부 구조물이 형성된 반도체 기판 상에 2층의 적층막으로 이루어진 희생산화막을 형성하는 단계; 상기 희생산화막을 식각하여 트렌치들을 형성하는 단계; 상기 트렌치들 및 희생산화막 상에 저장 전극용 도전막을 증착하는 단계; 상기 희생산화막이 노출되도록 도전막을 CMP하는 단계; 상기 기판 결과물 상에 소정 지역을 가리는 딥-아웃 마스크(Dip-out mask)를 형성하는 단계; 상기 딥-아웃 마스크로부터 가려지지 않은 지역의 희생산화막의 제2층을 9:1 BOE를 이용한 습식 식각으로 제거하는 단계; 상기 제2층의 제거로 인해 노출된 희생산화막의 제1층을 HF 가스 및 CH3OH 증기를 이용한 건식 식각으로 제거하는 단계; 및 상기 딥-아웃 마스크를 제거하는 단계를 포함하는 반도체 캐패시터의 저장 전극 형성방법을 제공한다.In addition, in order to achieve the above object, the present invention, forming a sacrificial oxide film consisting of a laminated film of two layers on a semiconductor substrate having a predetermined lower structure; Etching the sacrificial oxide layer to form trenches; Depositing a conductive film for a storage electrode on the trenches and the sacrificial oxide film; CMP the conductive film to expose the sacrificial oxide film; Forming a dip-out mask covering a predetermined area on the substrate resultant; Removing the second layer of the sacrificial oxide layer in the region not covered by the deep-out mask by wet etching using 9: 1 BOE; Removing the first layer of the sacrificial oxide film exposed by the removal of the second layer by dry etching using HF gas and CH 3 OH vapor; And it provides a method of forming a storage electrode of the semiconductor capacitor comprising the step of removing the dip-out mask.
여기서, 상기 희생산화막의 제1층은 PSG막, USG막 또는 BPSG막으로 이루어지며, 상기 희생산화막의 제2층은 TEOS막으로 이루어진다.Here, the first layer of the sacrificial oxide film is made of a PSG film, USG film or BPSG film, and the second layer of the sacrificial oxide film is made of TEOS film.
게다가, 상기와 같은 목적을 달성하기 위하여, 본 발명은, 소정의 하부 구조물이 형성된 반도체 기판 상에 2층의 적층막으로 이루어진 희생산화막을 형성하는 단계; 상기 희생산화막을 식각하여 트렌치들을 형성하는 단계; 상기 트렌치들 및 희생산화막 상에 저장 전극용 도전막을 증착하는 단계; 상기 희생산화막이 노출되도록 도전막을 CMP하는 단계; 상기 기판 결과물 상에 소정 지역을 가리는 감광막으로 이루어진 딥-아웃 마스크(Dip-out mask)를 형성하는 단계; 상기 딥-아웃 마스크로부터 가려지지 않은 지역의 희생산화막의 제2층을 9:1 BOE를 이용한 습식 식각으로 제거하는 단계; 상기 딥-아웃 마스크를 O2 플라즈마를 이용하여 제거하는 단계; 및 상기 제2층이 제거되어 노출된 희생산화막의 제1층을 HF 가스와 CH3OH 증기를 이용한 건식 식각으로 제거하는 단계를 포함하는 반도체 캐패시터의 저장 전극 형성방법을 제공한다.In addition, in order to achieve the above object, the present invention, forming a sacrificial oxide film consisting of a laminated film of two layers on a semiconductor substrate on which a predetermined lower structure is formed; Etching the sacrificial oxide layer to form trenches; Depositing a conductive film for a storage electrode on the trenches and the sacrificial oxide film; CMP the conductive film to expose the sacrificial oxide film; Forming a dip-out mask made of a photoresist film covering a predetermined area on the substrate resultant; Removing the second layer of the sacrificial oxide layer in the region not covered by the deep-out mask by wet etching using 9: 1 BOE; Removing the deep-out mask using an O 2 plasma; And removing the first layer of the sacrificial oxide film exposed by removing the second layer by dry etching using HF gas and CH 3 OH vapor.
여기서, 상기 희생산화막의 제1층은 PSG막, USG막 또는 BPSG막으로 이루어지며, 상기 희생산화막의 제2층은 TEOS막으로 이루어진다.Here, the first layer of the sacrificial oxide film is made of a PSG film, USG film or BPSG film, and the second layer of the sacrificial oxide film is made of TEOS film.
본 발명에 따르면, 희생산화막의 제거를 위한 딥-아웃 공정을 종래의 습식 식각 대신에 고진공 상태에서 HF 가스와 CH3OH 가스를 플로우시키는 건식 식각으로 진행함으로써 저장 전극 물질과 습식 케미컬간의 표면 장력에 기인하는 벤딩 포오스의 발생을 근본적으로 방지할 수 있으며, 이에 따라, 인접 저장 전극들간의 브릿지 발생을 방지할 수 있다.According to the present invention, the deep-out process for removing the sacrificial oxide film is performed by dry etching in which HF gas and CH3OH gas are flowed in a high vacuum state instead of conventional wet etching, which is caused by the surface tension between the storage electrode material and the wet chemical. It is possible to fundamentally prevent the occurrence of bending forces, thereby preventing the occurrence of bridges between adjacent storage electrodes.
(실시예)(Example)
이하, 첨부된 도면에 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 캐패시터의 저장 전극 형성방법을 설명하기 위한 공정별 단면도이다.1A to 1D are cross-sectional views illustrating processes of forming a storage electrode of a semiconductor capacitor according to an exemplary embodiment of the present invention.
도 1a를 참조하면, 비트라인을 포함한 소정의 하부 구조물(도시안됨)이 형성되고, 이를 덮도록 전 영역 상에 층간절연막(2)이 형성된 반도체 기판(1)을 마련한다. 그런다음, 상기 층간절연막(2)을 식각하여 콘택홀을 형성한 후, 상기 콘택홀 내에 도전막, 바람직하게, 도핑된 폴리실리콘막을 매립시켜 폴리 플러그(3)를 형성한다. 여기서, 상기 폴리 플러그(3)는 공지의 반도체 기술에 따라 그 아래에 형성된 LPP(Landing Plug Poly)와 콘택되게 형성된 것으로 이해될 수 있다.Referring to FIG. 1A, a semiconductor substrate 1 having a predetermined lower structure including a bit line (not shown) is formed and an interlayer insulating film 2 is formed on the entire area to cover the bit line. Then, the interlayer insulating film 2 is etched to form a contact hole, and then a poly plug 3 is formed by embedding a conductive film, preferably a doped polysilicon film, in the contact hole. Here, it can be understood that the poly plug 3 is formed in contact with a Landing Plug Poly (LPP) formed thereunder according to a known semiconductor technology.
다음으로, 상기 폴리 플러그(3)를 포함한 층간절연막(2) 상에 희생산화막(4)을 형성한다. 이때, 상기 희생산화막(4)은 PSG막, USG막 또는 BPSG막과 같은 소프트 재질의 제1층 산화막(4a)과 TEOS막과 같은 하드 재질의 제2층 산화막(4b)의 적층막으로 형성하여, 상기 제1층 산화막(4a)은 6000Å의 두께로 형성하며, 상기 제2층 산화막(4b)은 14000Å의 두께로 형성한다.Next, a sacrificial oxide film 4 is formed on the interlayer insulating film 2 including the poly plug 3. At this time, the sacrificial oxide film 4 is formed by laminating a first layer oxide film 4a made of soft material such as PSG film, USG film or BPSG film and a second layer oxide film 4b made of hard material such as TEOS film. The first layer oxide film 4a is formed to a thickness of 6000 kPa, and the second layer oxide film 4b is formed to a thickness of 14000 kPa.
도 1b를 참조하면, 희생산화막(4)을 식각하여 폴리 플러그(3)를 노출시키는 트렌치를(5)을 형성한다. 그런다음, 상기 트렌치(5) 및 희생산화막(4) 상에 저장 전극용 도전막, 바람직하게, 폴리실리콘막(6)을 증착한다.Referring to FIG. 1B, a trench 5 exposing the poly plug 3 is formed by etching the sacrificial oxide film 4. Then, a conductive film for a storage electrode, preferably a polysilicon film 6, is deposited on the trench 5 and the sacrificial oxide film 4.
도 1c를 참조하면, 희생산화막(4)이 노출될 때까지 폴리실리콘막을 CMP하고, 이를 통해, 상호 분리된 저장 전극들(6a)을 형성한다. 그런다음, 기판 결과물 상에 공지의 리소그라피 공정에 따라 제거하고자 하는 지역의 희생산화막(6)만을 노출시키는 감광막으로 이루어진 딥-아웃 마스크(7)를 형성한다.Referring to FIG. 1C, the polysilicon film is CMP until the sacrificial oxide film 4 is exposed, thereby forming the storage electrodes 6a separated from each other. Then, a dip-out mask 7 made of a photoresist film, which exposes only the sacrificial oxide film 6 in the region to be removed, is formed on the substrate resultant according to a known lithography process.
다음으로, 상기 기판 결과물을 공정 챔버 내에 장입시킨 후, 50∼80℃의 온도 및 90∼110Torr의 압력에서 소정 시간 동안 IR 램프를 조사하여 저장 전극(6a) 및 희생산화막(4) 상에 남아 있는 수분 및 기타 잔류물이 완전히 제거되도록 한다. 그런다음, 공정 온도 및 압력을 각각 50∼80℃ 및 100∼200Torr로 유지시킨 상태에서 CH3OH를 40∼50℃의 핫(Hot) N2 버블링을 이용하여 기화(vaporizing)시킨 후, 이를 대략 100∼200sccm으로 플로우시키고, 동시에, HF 가스를 대략 50∼100sccm으로 플로우시켜 딥-아웃 마스크(7)로부터 노출된 지역의 희생산화막(4)을 건식 식각으로 제거한다. 이때, 상기 희생산화막(4)의 건식 식각은 식각 능력의 향상을 위해 소정 RPM으로 회전시키면서 진행함이 바람직하다.Next, after the substrate product is loaded into the process chamber, the IR lamp is irradiated for a predetermined time at a temperature of 50 to 80 ° C. and a pressure of 90 to 110 Torr to remain on the storage electrode 6a and the sacrificial oxide film 4. Allow water and other residues to be completely removed. Then, CH3OH was vaporized using hot N2 bubbling at 40 to 50 ° C. while maintaining the process temperature and pressure at 50 to 80 ° C. and 100 to 200 Torr, respectively, and then approximately 100 to At 200 sccm and at the same time, HF gas is flowed at approximately 50 to 100 sccm to remove dry sacrificial oxide film 4 in the exposed area from the deep-out mask 7 by dry etching. At this time, the dry etching of the sacrificial oxide film 4 is preferably performed while rotating at a predetermined RPM to improve the etching ability.
상기에서, 희생산화막(4)의 제거는 다음의 식 1에 준한 화학 반응을 통해 이루어진다.In the above, the sacrificial oxide film 4 is removed through a chemical reaction according to the following Equation 1.
4HF + CH3OH + SiO2 → SiF4 + 2H2O + CH3OH -------- (식 1)4HF + CH3OH + SiO2 → SiF4 + 2H2O + CH3OH -------- (Equation 1)
도 1d를 참조하면, 기판 결과물에 대해 공정 챔버의 압력을 100∼200Torr로 유지시킨 상태에서 제논 플래쉬 램프(ZENON FLASH LAMP)를 이용하여 UV를 조사하면서 O2 가스를 흘려주어 O3 가스가 생성되도록 하고, 이렇게 생성된 O3 가스를 이용하여 딥-아웃 마스크를 식각 제거한다. 연이어서, 공정 챔버 내에 재차 HF 가스 및 CH3OH를 흘려주어 카본 계열의 감광막 잔류물 및 잔류 산화막이 완전히 제거되도록 하고, 이 결과로서, 본 발명에 따른 저장 전극(6a)의 형성을 완성한다.Referring to FIG. 1D, in a state in which the pressure of the process chamber is maintained at 100 to 200 Torr with respect to the substrate resultant, the O3 gas is generated by flowing O2 gas while irradiating UV light using a ZENON FLASH LAMP. The deep-out mask is etched away using the generated O3 gas. Subsequently, HF gas and CH 3 OH are again flowed into the process chamber to completely remove carbon-based photoresist film residue and residual oxide film, and as a result, the formation of the storage electrode 6a according to the present invention is completed.
이후, 도시하지는 않았으나, 상기 저장 전극(6a) 상에 유전체막 및 플레이트 전극용 도전막의 증착과 이들에 대한 패터닝을 순차적으로 진행하여 캐패시터를 형성한다.Subsequently, although not shown, a capacitor is formed by sequentially depositing a dielectric film and a conductive film for a plate electrode on the storage electrode 6a and patterning them.
전술한 바와 같은 본 발명의 저장 전극 형성방법에 따르면, 희생산화막을 제거하기 위한 딥-아웃 공정을 종래의 케미컬을 이용한 습식 식각 공정 대신에 HF 가스 및 CH30H 증기를 이용한 건식 식각으로 진행하기 때문에 습식 케미컬과 폴리실리콘간의 표면 장력에 기인하는 밴딩 포오스로 인하여 인접 저장 전극들간의 브릿지가 발생되는 것은 근본적으로 방지된다.According to the method of forming the storage electrode of the present invention as described above, the wet-out process for removing the sacrificial oxide film is performed by the dry etching using HF gas and CH30H steam instead of the conventional wet etching process. The occurrence of bridges between adjacent storage electrodes is essentially prevented due to the bending force due to the surface tension between the polysilicon and the polysilicon.
따라서, 본 발명의 방법은 저장 전극의 신뢰성을 확보할 수 있는 바, 그 자체는 물론 캐패시터의 신뢰성을 높일 수 있으며, 결과적으로는 소자 신뢰성 및 제조수율을 향상시킬 수 있게 된다.Therefore, the method of the present invention can secure the reliability of the storage electrode, and can increase the reliability of the capacitor as well as itself, and consequently, the device reliability and manufacturing yield can be improved.
한편, 전술한 본 발명의 실시예에서는 희생산화막을 PSG막, USG막 또는 BPSG막으로 이루어진 제1층과 TEOS막으로 이루어진 제2층의 적층막으로 구성하며, 이들을 HF 가스 및 CH3OH 증기를 이용한 건식 식각으로 제거하였지만, 본 발명의 다른실시예로서, 상기 TEOS막으로 이루어진 희생산화막의 제2층은 종래와 마찬가지로 9:1 BOE를 이용한 습식 식각으로 제거하되, 상기 제2층의 제거로 인해 노출된 희생산화막의 제1층은 HF 가스 및 CH3OH 증기를 이용한 건식 식각으로 제거하는 경우에도 전술한 본 발명의 실시예와 동일한 효과를 얻을 수 있다.Meanwhile, in the above-described embodiment of the present invention, the sacrificial oxide film is composed of a laminated film of a first layer made of a PSG film, a USG film, or a BPSG film and a second layer made of a TEOS film, and these are dried using HF gas and CH 3 OH vapor. Although removed by etching, in another embodiment of the present invention, the second layer of the sacrificial oxide film made of the TEOS film is removed by wet etching using 9: 1 BOE as in the prior art, but is exposed due to the removal of the second layer. Even when the first layer of the sacrificial oxide film is removed by dry etching using HF gas and CH 3 OH vapor, the same effect as in the above-described embodiment of the present invention can be obtained.
또한, 본 발명의 또 다른 실시예로서 희생산화막의 제2층을 9:1 BOE를 이용한 습식 식각으로 제거한 후, 감광막으로 이루어진 딥-아웃 마스크를 O2 플라즈마를 이용하여 제거하고, 이어서, 상기 제2층이 제거되어 노출된 희생산화막의 제1층을 HF 가스와 CH3OH 증기를 이용한 건식 식각으로 제거할 수도 있으며, 이 경우에도 마찬가지로 전술한 실시예들과 동일 효과를 얻을 수 있다.In addition, after removing the second layer of the sacrificial oxide film by wet etching using 9: 1 BOE as another embodiment of the present invention, the dip-out mask made of the photoresist film is removed using O2 plasma, and then the second layer is removed. The first layer of the sacrificial oxide film exposed by removing the layer may be removed by dry etching using HF gas and CH 3 OH vapor. In this case, the same effect as in the above-described embodiments may be obtained.
이상에서와 같이, 본 발명은 딥-아웃 공정을 종래의 습식 식각 대신에 건식 식각으로 변경함으로써 인접 저장 전극들간의 브릿지 발생을 근본적으로 방지할 수 있으며, 따라서, 캐패시터는 물론 소자 신뢰성을 확보할 수 있으며, 아울러, 제조 수율을 향상시킬 수 있다.As described above, the present invention can fundamentally prevent the occurrence of bridges between adjacent storage electrodes by changing the dip-out process to dry etching instead of conventional wet etching, thereby ensuring device reliability as well as capacitors. In addition, the production yield can be improved.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.
Claims (15)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030010347A KR20040074459A (en) | 2003-02-19 | 2003-02-19 | Method for forming storage node of semiconductor capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030010347A KR20040074459A (en) | 2003-02-19 | 2003-02-19 | Method for forming storage node of semiconductor capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040074459A true KR20040074459A (en) | 2004-08-25 |
Family
ID=37361181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030010347A KR20040074459A (en) | 2003-02-19 | 2003-02-19 | Method for forming storage node of semiconductor capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040074459A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100654351B1 (en) * | 2004-11-16 | 2006-12-08 | 삼성전자주식회사 | Method for fabricating semiconductor device |
| US7435644B2 (en) | 2005-02-02 | 2008-10-14 | Samsung Electronics Co., Ltd. | Method of manufacturing capacitor of semiconductor device |
| KR100876842B1 (en) * | 2006-10-02 | 2009-01-07 | 주식회사 하이닉스반도체 | Method for manufacturing of semiconductor device |
| KR100929322B1 (en) * | 2007-06-29 | 2009-11-27 | 주식회사 하이닉스반도체 | Manufacturing Method of Semiconductor Device |
| US7651894B2 (en) | 2006-10-02 | 2010-01-26 | Hynix Semiconductor Inc. | Method for manufacturing semiconductor device |
| KR100951733B1 (en) * | 2006-11-29 | 2010-04-08 | 도쿄엘렉트론가부시키가이샤 | Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium |
| KR20130134139A (en) * | 2012-05-30 | 2013-12-10 | 에스케이하이닉스 주식회사 | Semiconductor device and method for using the same |
| CN113517399A (en) * | 2020-04-10 | 2021-10-19 | 中国科学院微电子研究所 | Capacitor structure and manufacturing method thereof |
-
2003
- 2003-02-19 KR KR1020030010347A patent/KR20040074459A/en not_active Application Discontinuation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100654351B1 (en) * | 2004-11-16 | 2006-12-08 | 삼성전자주식회사 | Method for fabricating semiconductor device |
| US7435644B2 (en) | 2005-02-02 | 2008-10-14 | Samsung Electronics Co., Ltd. | Method of manufacturing capacitor of semiconductor device |
| KR100876842B1 (en) * | 2006-10-02 | 2009-01-07 | 주식회사 하이닉스반도체 | Method for manufacturing of semiconductor device |
| US7651894B2 (en) | 2006-10-02 | 2010-01-26 | Hynix Semiconductor Inc. | Method for manufacturing semiconductor device |
| KR100951733B1 (en) * | 2006-11-29 | 2010-04-08 | 도쿄엘렉트론가부시키가이샤 | Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium |
| KR100929322B1 (en) * | 2007-06-29 | 2009-11-27 | 주식회사 하이닉스반도체 | Manufacturing Method of Semiconductor Device |
| KR20130134139A (en) * | 2012-05-30 | 2013-12-10 | 에스케이하이닉스 주식회사 | Semiconductor device and method for using the same |
| CN113517399A (en) * | 2020-04-10 | 2021-10-19 | 中国科学院微电子研究所 | Capacitor structure and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4619839B2 (en) | Pattern formation method | |
| KR100865709B1 (en) | Method for fabricating capacitor with cylinder storage node | |
| KR102403619B1 (en) | Semiconductor device and method for manufacturing the same | |
| TWI571915B (en) | Method for manufacturing lower electrode of capacitor and semiconducor device | |
| KR20060131130A (en) | Method for manufacturing a semiconductor device | |
| JP2006157002A (en) | Manufacturing method of capacitor, and manufacturing method of semiconductor device | |
| KR20040074459A (en) | Method for forming storage node of semiconductor capacitor | |
| US8153486B2 (en) | Method for fabricating capacitor | |
| KR100889321B1 (en) | Method for fabricating capacitor with cylinder type storage node | |
| KR100884346B1 (en) | Method for fabricating capacitor in semicondutor device | |
| JP2004128496A (en) | Semiconductor element manufacturing method including capacitor | |
| US7651907B2 (en) | Method for fabricating semiconductor device | |
| KR100863521B1 (en) | Method for fabricating capacitor with cylinder storage node | |
| KR20080050101A (en) | Method for forming capacitor of semiconductor device | |
| KR100398580B1 (en) | method for manufacturing of semiconductor memory device | |
| KR100498605B1 (en) | A method for forming inner cylinder capacitor in semiconductor device | |
| KR100542496B1 (en) | Method for fabricating semiconductor device | |
| KR100887052B1 (en) | Method for fabricating capacitor of semiconductor device | |
| KR20050072168A (en) | Semiconductor memory device and method for the same | |
| KR100950475B1 (en) | Method for fabricating storagenode in semiconductor device | |
| KR100945505B1 (en) | Method for forming storage node of semiconductor device | |
| KR20010077761A (en) | A method of fabricating a semiconductor | |
| KR20060133683A (en) | Method for forming a capacitor in semiconductor apparatus | |
| KR20040001221A (en) | method for fabricating capacitor | |
| KR20070074174A (en) | Method for forming micropattern in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |