KR20040062383A - 이중 갭을 갖는 방전유지전극을 구비하는 플라즈마디스플레이 패널 및 그 제조방법 - Google Patents

이중 갭을 갖는 방전유지전극을 구비하는 플라즈마디스플레이 패널 및 그 제조방법 Download PDF

Info

Publication number
KR20040062383A
KR20040062383A KR1020030051631A KR20030051631A KR20040062383A KR 20040062383 A KR20040062383 A KR 20040062383A KR 1020030051631 A KR1020030051631 A KR 1020030051631A KR 20030051631 A KR20030051631 A KR 20030051631A KR 20040062383 A KR20040062383 A KR 20040062383A
Authority
KR
South Korea
Prior art keywords
discharge
electrode
plasma display
display panel
groove
Prior art date
Application number
KR1020030051631A
Other languages
English (en)
Inventor
손승현
하타나카히데카주
김영모
바실리레니아신
장상훈
송미정
김효준
김기영
박형빈
니콜라이슈파코프스키
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to DE60323453T priority Critical patent/DE60323453D1/de
Priority to EP03258214A priority patent/EP1435638B1/en
Priority to JP2003435129A priority patent/JP2004214200A/ja
Priority to US10/747,120 priority patent/US7154221B2/en
Priority to CNB2003101249136A priority patent/CN100346439C/zh
Publication of KR20040062383A publication Critical patent/KR20040062383A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/28—Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

이중 갭을 갖는 방전유지전극을 구비하는 플라즈마 디스플레이 패널 및 그 제조방법에 관해 개시되어 있다. 개시된 본 발명의 플라즈마 디스플레이 패널은 소정의 저항값을 갖는 이중갭 구조로 된 방전유지전극을 구비한다. 상기 방전유지전극은 본 방전을 위한 주 전극과 효율저하없이 저전압방전을 개시하기 위한 보조전극으로 구성되어 있고, 상기 보조전극간의 간격은 상기 주 전극간의 간격보다 좁게 되어 있다. 상기 보조전극은 격벽사이에 또는 상기 격벽 바로 위쪽에 대응되는 위치에 형성되어 있다. 또한, 상기 방전유지전극과 보조전극을 덮는 유전층에 디치 혹은 그루브가 형성되어 있다. 상기 그루브는 상기 보조전극 바로 위쪽에 형성되어 있다.

Description

이중 갭을 갖는 방전유지전극을 구비하는 플라즈마 디스플레이 패널 및 그 제조방법{Plasma display panel providing sustaining electrode having double gap and method of manufacturing the same}
본 발명은 평판형 표시장치에 관한 것으로써, 자세하게는 이중 갭을 갖는 방전유지전극을 구비하는 플라즈마 디스플레이 패널(Plasma Display Panel, 이하 PDP라 한다) 및 그 제조방법에 관한 것이다.
PDP는 기체방전을 이용한 표시장치이다. PDP는 현재 활발히 연구되고 있는 LCD(Liquid Crystal Display), FED(Field Emission Display), ELD(Electro- luminescence Display)와 같은 여러 분야의 평판형 디스플레이 중에서 대형화에 적합한 많은 장점들을 갖고 있다.
PDP를 대형화할 수 있는 이유는 PDP가 방전용 전극이 형성된 전면 유리기판과 형광체가 형성된 배면 유리기판이 미소간격(0.1mm∼0.2mm)으로 유지되고, 이러한 유리 기판들 사이에 플라즈마가 형성되는 구조로써, 상기 전면 및 배면유리기판사이의 간격만 정확히 유지하면 되기 때문이다.
PDP는 크게 직류구동형(DC)과 교류구동형(AC)으로 구분된다. DC형은 전극이 방전가스에 직접 노출되기 때문에, 방전이 반복되면서 전극 자체가 스퍼터링을 일으킬 뿐만 아니라 전극이 증발되는 단점을 갖고 있다. DC형의 이러한 단점을 보완한 것이 AC형인데, AC형은 방전과정에서 전극이 증발되는 것을 방지하기 위해, 전극을 덮는 유전층을 구비한다. 그리고 AC형은 방전동안에 발생된 이온에 의한 형광체의 손상을 방지하기 위해 가로로 배열된 전극을 구비한다. 이렇게 배열된 전극을 이용하여 방전을 일으키면, 상기 방전에서 발생되는 이온이 형광체로 주입되는 것은 방지하면서 상기 방전에서 발생되는 자외선만을 형광체에 조사시킬 수 있다.
도 1은 이러한 AC형 PDP(이하, 종래의 PDP라 함)의 구성을 보여준다. 도 1을 참조하면, 종래의 PDP는 전면 유리기판(10)과 이것과 평행하게 마주하는 배면 유리기판(12)을 구비한다. 전면 유리기판(10)의 배면 유리기판(12)과 마주하는 면 상에 투명한 제1 및 제2 방전유지전극(sustaining electrode)(14a, 14b)이 평행하게 배열되어 있다. 제1 및 제2 방전유지전극(14a, 14b)은 방전유지전극으로써 그들 사이에 도 2에 도시된 바와 같이 갭(g1)이 존재한다. 제1 및 제2 방전유지전극(14a, 14b) 상에 각각 제1 및 제2 버스전극(bus electrode)(16a, 16b)이 각각의 방전유지전극(14a, 14b)과 평행하게 구비되어 있다. 제1 및 제2 버스전극(16a, 16b)은 방전시 저항에 의한 전압강하를 방지한다. 이러한 제1 및 제2 방전유지전극(14a, 14b)과 제1 및 제2 버스전극(16a, 16b)은 제1 유전층(18)으로 덮여 있고, 제1 유전층(18)은 보호막(20)으로 덮여 있다. 보호막(20)은 방전으로부터 내구성이 약한 제1 유전층(18)을 보호하여 PDP가 장시간동안 안정되게 동작할 수 있게 함과 동시에 방전시에 2차 전자를 다량 방출하여 방전전압을 낮추는 역할을 한다. 이러한 보호막(20)으로 마그네슘 산화막(MgO)이 널리 사용된다.
한편, 배면 유리기판(12) 상에 데이터를 써넣는데 사용되는 어드레스 전극(address electrode)(22)이 복수개 형성되어 있다. 어드레스 전극(22)은 모두 평행하게 배열되어 있되, 제1 및 제2 방전유지전극(14a, 14b)과 수직하게 배열된다. 이러한 어드레스 전극(22)은 화소(pixel)당 3개씩 구비된다. 하나의 화소에서, 3개의 어드레스 전극(22)은 각각 적색(Red) 형광체, 녹색(Green) 형광체 및 청색(Blue) 형광체와 일대 일로 대응된다. 배면 유리기판(12) 상에 이러한 어드레스 전극(22)을 덮는 제2 유전층(24)이 형성되어 있고, 제2 유전층(24) 상에 격벽(barrier rib)(26)이 복수개 구비되어 있다. 제2 유전층(24)은 광반사를 위한 것이다. 복수의 격벽(26)은 주어진 간격만큼 이격되어 있고, 어드레스 전극(22)과 평행하다. 각 격벽(26)은 어드레스 전극(22)사이의 제2 유전층(24) 상에 위치한다. 곧, 어드레스 전극(22)과 격벽(26)은 교번되게 배열되어 있다. 이러한 격벽(26)은 전면 및 배면 유리기판(10, 12)을 접합하는 과정에서 전면 유리기판(10) 이면에 구비된 보호막(20)과 밀착된다. 이러한 격벽(26)사이사이에 형광체(28a, 28b, 28c)가 도포되어 있다. 제1 형광체(28a)는 자외선에 의해 여기되어 적색(R)광을 방출하고, 제2 형광체(28b)는 녹색(G)광을, 제3 형광체(28c)는 청색(B)광을 각각 방출한다.
이와 같은 전면 및 배면 유리기판(10, 12)이 밀봉 접합된 후, 두 유리기판(10, 12)사이에서 불필요한 가스를 배기한 다음, 플라즈마 형성용 가스가 주입된다. 상기 플라즈마 형성용 가스는 단일가스(예컨대, 네온(Ne))가 사용될 수도 있으나, 일반적으로는 혼합가스(예컨대, Ne+Xe)가 널리 사용된다.
이러한 종래의 AC형 PDP의 경우, 보호막(20) 표면에서 스퍼터율(SR)이 증가하는 문제를 피하기 위해, 플라즈마 형성용 가스의 압력(혼합가스인 경우, 특정 가스의 분압)을 높은 상태로 유지할 수밖에 없고, 그 결과 높은 방전전압이 요구되는 문제점을 갖고 있다.
구체적으로, 도 3에 도시된 파센 커브(paschen curve)(G1, G2)를 참조하면, 플라즈마 형성용 가스의 압력(P)과 제1 및 제2 방전유지전극(14a, 14b)사이의 갭(d)을 곱한 것(Pd)이 1이 되도록 압력(P)과 갭(d)을 조정함으로써, PDP의 방전전압을 낮출 수 있다.
예컨대, 제1 및 제2 방전유지전극(14a, 14b)사이의 갭(d)이 100㎛(0.01㎝)라 할 때, 상기 플라즈마 형성용 가스의 압력(P)을 100토르(torr)로 유지한다면, PDP의 방전전압은 낮아질 수 있다.
그러나, 플라즈마 형성용 가스의 압력(P)을 낮출 경우, 보호막(20) 표면에서의 스퍼터율(SR)을 정의하는 다음 수학식 1에 따라, 보호막(20) 표면에서 스퍼터율(SR)은 급격히 증가된다.
SR = (j/P)2.5
여기서, j는 방전유지전극(14a, 14b) 표면의 전류밀도이고, P는 플라즈마 형성용 가스의 압력이다.
이러한 결과 때문에, 종래의 AC형 PDP에서 플라즈마 형성용 가스의 압력은 높게(300torr∼500torr) 유지될 수밖에 없고, 이에 따라 방전전압도 높아지게 된다.
따라서, 본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 효율은 그대로 유지하면서 방전전압은 낮출 수 있는 PDP를 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 PDP의 제조 방법을 제공함에 있다.
도 1은 종래 기술에 의한 플라즈마 디스플레이 패널의 사시도이다.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널을 구성하는 요소의 하나인 방전유지전극(sustaining electrode) 및 버스전극(bus electrode)의 사시도이다.
도 3은 플라즈마 디스플레이 패널에서 방전유지전극간의 간격과 플라즈마 형성에 사용되는 기체의 압력에 따른 방전전압 변화를 보여주는 파셴 커버이다.
도 4는 본 발명의 제1 실시예에 의한 플라즈마 디스플레이 패널에 구비된 이중 갭을 갖는 방전유지전극과 이러한 방전유지전극 상에 형성된 버스전극을 보여주는 사시도이다.
도 5 내지 도 12는 각각 본 발명의 제2 내지 제9 실시예에 의한 플라즈마 디스플레이 패널에 구비된 이중 갭을 갖는 방전유지전극과 이러한 방전유지전극 상에 형성된 버스전극을 보여주는 평면도들이다.
도 13은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널에 구비된 이중 갭을 갖는 방전유지전극의 등가회로를 보여주는 회로도이다.
도 14 및 도 15는 본 발명의 제10 실시예에 의한 플라즈마 디스플레이 패널의 방전유지전극 및 버스전극을 포함하는 상판의 특징부를 보여주는 단면도들이다.
도 16은 종래 기술 및 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 방전유지전압-효율 특성을 비교하기 위한 실험 결과를 보여주는 그래프이다.
도 17은 종래 기술 및 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 방전유지전압-휘도 특성을 비교하기 위한 실험 결과를 보여주는 그래프이다.
도 18은 종래 기술 및 본 발명의 제9 실시예에 의한 플라즈마 디스플레이 패널의 방전유지전압-효율 특성을 비교하기 위한 실험 결과를 보여주는 그래프이다.
도 19는 종래 기술 및 본 발명의 제9 실시예에 의한 플라즈마 디스플레이 패널의 방전유지전압-휘도 특성을 비교하기 위한 실험 결과를 보여주는 그래프이다.
도 20a는 도 1에 도시한 종래 기술에 의한 플라즈마 디스플레이 패널의 단면도이다.
도 20b는 도 20a에 도시한 플라즈마 디스플레이 패널의 방전전 커패시턴스 분포를 보여주는 등가회로이다.
도 20c는 도 20a에 도시한 플라즈마 디스플레이 패널의 방전개시후의 커패시턴스 분포를 보여주는 등가회로이다.
도 21a는 본 발명의 제10 실시예에 의한 플라즈마 디스플레이 패널의 방전 전후의 커패시턴스 분포를 설명하는데 사용된 단면도이다.
도 21b는 도 21a에 도시한 플라즈마 디스플레이 패널의 방전전 커패시턴스 분포를 보여주는 등가회로이다.
도 21c는 도 21a에 도시한 플라즈마 디스플레이 패널의 방전 개시후의 커패시턴스 분포를 보여주는 등가회로이다.
도 22 및 도 23은 각각 방전유지전극의 간격이 방전전압l에 미치는 영향을 알아보기 위한 시뮬레이션에 사용된 제1 및 제2 시뮬레이션 플라즈마 디스플레이 패널의 단면도들이다.
도 24 및 도 25는 각각 종래 기술 및 본 발명의 제10 실시예에 의한 플라즈마 디스플레이 패널의 시뮬레이션에 사용된 제3 및 제4 시뮬레이션 플라즈마 디스플레이 패널의 단면도들이다.
도 26은 도 4에 도시한 플라즈마 디스플레이 패널의 방전유지전극 제조 방법의 주요 단계를 보여주는 블록도이다.
*도면의 주요 부분에 대한 부호설명*
40, 42:제1 내지 제2 방전유지전극 44, 46:제1 및 제2 버스전극
48, 50, 110a, 112a, 150a, 152a:제1 내지 제6 홈
52a, 52b:제1 저항체 54a, 54b:제2 저항체
60a, 60b:제3 저항체 62a, 62b:제4 저항체
64a, 64b, 64c:제5 저항체 66a, 66b, 66c:제6 저항체
68a, 68b:제7 저항체 70a, 70b:제8 저항체
76, 78:제9 및 제10 저항체 94a, 94b:제11 저항체
96a, 96b:제12 저항체 100a, 100b:제13 저항체
102a, 102b:제14 저항체 114a, 114b:제15 저항체
116a, 116b:제16 저항체 90a, 90b:제3 방전유지전극
92a, 92b:제4 방전유지전극 110, 112:제5 및 제6 방전유지전극
80, 82, 84:제1 내지 제3 격벽 150, 152:제7 및 제8 방전유지전극
154, 156, 160a, 162a:제17 내지 제20 저항체
D1, D2:제1 및 제2 간격
g2:방전유지전극(주 전극)사이의 갭
g3, g4, g5, g6:저항체(보조전극)사이의 갭
W1:제3 방전유지전극의 몸체 폭
W2:제3 방전유지전극의 돌출부와 격벽사이의 간격
W3:제3 방전유지전극의 몸체와 격벽사이의 간격
상기 기술적 과제를 달성하기 위하여, 본 발명은 PDP의 전면유리기판 상에 형성된 복수의 방전유지전극들 중 선택된 어느 하나의 방전유지전극(이하, 제1 방전유지전극)과 이에 마주하는 방전유지전극(이하, 제2 방전유지전극)이 효율저하없이 방전전압을 감소시키기 위한 것으로 저전압으로 방전이 개시되도록 하고, 이후 상기 저전압 방전이 중지되도록 하는 이중 갭(gap)을 갖도록 구비된 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.
본 발명의 실시예에 의하면, 상기 제1 방전유지전극은 방전개시 후 방전을 유지하기 위한 제1 주 전극 및 상기 제1 주 전극과 일체로 연결된, 상기 방전을 개시하는데 사용되는, 적어도 30Ω의 저항체인 제1 보조전극으로 구성된다. 그리고 상기 제2 방전유지전극은 방전개시 후 방전을 유지하기 위한 제2 주 전극 및 상기 제2 주 전극과 일체로 연결된, 상기 방전을 개시하는데 사용되는 적어도 30Ω의 저항체인 제2 보조전극으로 구성된다.
상기 제1 주 전극에 상기 제1 보조전극이 구비되는 제1 홈이, 상기 제2 주 전극에 상기 제2 보조전극이 구비되는 제2 홈이 형성되어 있다.
상기 제1 홈 및/또는 제2 홈은 상기 격벽과 상기 보조전극사이의 안쪽까지 형성되어 있다.
상기 제1 홈 및/또는 제2 홈의 입구는 안쪽보다 좁다.
상기 제1 보조전극은 상기 제1 홈에 속하는 몸체와 상기 몸체가 상기 제1 및 제2 방전유지전극사이로 연장된 부분인 종단부로 구성된다. 상기 제2 보조전극도 동일한 구성을 갖는다.
상기 제1 보조전극의 종단부는 상기 제1 방전유지전극 상에 평행하게 형성되는 버스전극과, 상기 제2 보조전극의 종단부는 상기 제2 방전유지전극 상에 평행하게 형성되는 버스전극과 각각 평행하거나 수직한 형태 또는 첨두형이다.
상기 제1 및 제2 홈들은 상하 대칭 또는 대각 대칭으로 형성된 것이다.
상기 제1 보조전극은 상기 제1 주 전극의 끝에 상기 제2 방전유지전극을 향하도록 구비된 저항체이다.
상기 제2 보조전극은 상기 제2 주 전극의 끝에 상기 제1 방전유지전극을 향하도록 구비된 저항체이다.
상기 제1 보조전극은 상기 제1 주 전극의 끝에 상기 제2 방전유지전극 또는 상기 제2 보조전극을 향하도록 구비된 저항체이다.
상기 플라즈마 형성용 가스는 네온(Ne)과 크세논(Xe)을 함유하는 혼합가스이되, 상기 크세논의 비율이 4％∼20％이다.
본 발명의 다른 실시예에 의하면, 상기 제1 유전층의 상기 제1 보조전극 위쪽에 또는 상기 제1 및 제2 보조전극 위쪽에 그루브가 형성되어 있다. 상기 제1 유전층은 유전율이 서로 다른 두 유전층으로 구성될 수 있고, 상기 그루브는 상기 두 유전층 중 아래에 형성된 유전층이 노출되도록 형성될 수 있다.
상기 제1 홈 또는/ 및 상기 제2 홈은 상기 격벽 바로 위쪽에 형성되어 있다.
본 발명은 또한 상기 기술적 과제를 달성하기 위하여, 방전유지전극이 마주하도록 구비되어 있고, 상기 방전유지전극에 버스전극이 형성되어 있고, 상기 방전유지전극 및 버스전극을 덮은 유전층을 구비하는 플라즈마 디스플레이 패널에 있어서, 상기 마주하는 두 방전유지전극들 중 적어도 하나가 상기 방전을 유지하기 위한 주 전극 및 상기 방전을 개시하는데 사용되는 고저항성의 보조전극으로 구성되고, 상기 보조전극은 적어도 일부가 상기 두 방전유지전극들 사이에 존재하도록 상기 주 전극에 연결된 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.
상기 보조전극은 전체가 상기 두 방전유지전극들 사이에 위치하도록 상기 주 전극의 끝에 연결되어 있다.
상기 보조전극 바로 위쪽의 상기 유전층에 소정 깊이의 그루브가 형성되어 있다. 상기 유전층은 유전율이 서로 다른 두 유전층으로 구성될 수 있고, 상기 그루브는 아래에 형성된 유전층이 노출되도록 형성되어 있다.
상기 주 전극에 상기 보조전극이 형성되는 홈이 형성되어 있다. 상기 홈은 상기 격벽 바로 위쪽에 형성될 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 전면 및 배면유리기판을 구비하고, 상기 전면유리기판의 상기 배면유리기판과 마주하는 면상에 방전을 위한 복수의 방전유지전극들이 구비된 PDP의 제조방법에 있어서, 상기 방전유지전극들을 두 개씩 서로 마주하도록 형성하되, 상기 마주하는 두 방전유지전극사이에 이중 갭이 존재하도록 형성하는 것을 특징으로 하는 플라즈마 디스플레이 제조방법을 제공한다.
본 발명의 실시예에 의하면, 상기 두 방전유지전극사이에 이중 갭이 존재하도록 형성하는 단계는 상기 배면유리기판과 마주하는 상기 전면유리기판의 면상에 투명전극 물질층을 형성하는 제1 단계, 상기 투명전극 물질층 상에 감광막을 도포하는 제2 단계, 상기 감광막을 상기 방전유지전극들과 동등한 패턴이 되도록 패터닝 하되, 마주하는 두 패턴이 이중 갭을 갖도록 패터닝하는 제3 단계, 상기 감광막 패턴을 식각 마스크로 하여 상기 투명전극 물질층을 식각하는 제4 단계 및 상기 감광막 패턴을 제거하는 제5 단계를 더 포함한다.
그리고 상기 두 방전유지전극들 중 적어도 하나는 방전개시 후 방전을 유지하기 위한 주 전극 및 상기 방전을 개시하는데 사용되는 고저항성의 보조전극을 포함하도록 형성하되, 상기 주 전극 및 보조전극을 일체로 동시에 형성한다. 또한 상기 주 전극에 홈을 형성하고, 상기 보조전극은 상기 홈에 형성한다. 또한 상기 보조전극이 상기 두 방전유지전극사이에 위치하도록 상기 주 전극 끝에 형성한다. 또한 상기 보조전극은 상기 홈의 안쪽에 형성되는 몸체와 상기 몸체의 일부가 상기 홈 밖으로 돌출되어 상기 두 방전유지전극들사이로 연장된 부분인 종단부를 포함하도록 형성하되, 상기 몸체는 지그재그 혹은 요철형으로 형성한다. 또한 상기 종단부는 상기 버스전극과 평행하거나 수직한 형태 또는 첨두형으로 형성한다. 또한 상기 주 전극을 형성할 때, 상기 홈의 입구가 홈 안쪽보다 좁게 되도록 형성한다. 또한 상기 보조전극을 상기 두 방전유지전극 모두에 형성하는 경우, 상기 보조전극은 상하 또는 대각 대칭이 되도록 형성한다.
본 발명의 다른 실시예에 의하면, 상기 방전유지전극을 덮는 유전층의 상기 이중 갭 바로 위쪽에 형성된 부분에 그루브를 형성한다. 상기 유전층은 유전율이 서로 다른 두 유전층을 순차적으로 적층하여 형성할 수 있고, 이때, 상기 그루브는 아래에 형성된 유전층이 노출되도록 형성할 수 있다.
상기 홈은 상기 격벽 바로 위쪽에 위치하도록 형성할 수 있다.
이러한 본 발명을 이용하면, PDP에 사용된 플라즈마 형성용 가스의 압력(분압)은 종래의 PDP처럼 높은 상태로 유지하면서 방전전압은 종래의 PDP보다 크게 낮출 수 있다.
이하, 본 발명의 실시예에 의한 이중 갭을 갖는 방전유지전극을 구비하는 PDP 및 그 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
도 3에서 참조부호 G1은 플라즈마 형성용 가스가 단일 성분으로 이루어진 가스일 때의 제1 파센 커브를, G2는 혼합가스일 때의 제2 파센 커브를 나타낸다.
제1 및 제2 파센 커브(G1, G2)를 참조하면, PDP의 경우, 플라즈마 형성용 가스가 단일가스인 경우는 물론 혼합가스인 경우에도 최소 방전개시 전압[(Vf)min]은 PDP내의 플라즈마 형성용 가스압력(P)(이하, 가스압력(P)이라 함)과 방전유지전극사이의 간격(d)을 곱한 값(Pd)(이하, Pd값이라 함)이 1일 때의 전압인 것을 알 수 있다.
방전개시 전압(Vf)은 아래의 수학식 2로 주어진다.
여기서, B는 상수이고, K는 수학식 3으로 주어진다.
수학식 3에서, γ는 방전유지전극의 물질에 따라 정해지는 2차 전자방출계수이다.
최소 방전개시 전압(Vf)min은 및 최소 Pd값(Pdmin)은 각각 수학식 4 및 5로 주어진다.
수학식 4에서, e는 자연대수이고, A는 상수이다.
일반적으로 Pd=1이라는 조건은 방전유지전극사이의 간격(d)은 좁게 하고 가스압력(P)은 높이거나 간격(d)은 넓게 하고 가스압력(P)은 낮춤으로써 만족된다.
전자의 경우, 가스압력(P)이 높기 때문에, 수학식 1에 따른 보호막(MgO막) 표면에서의 스퍼터율(SR)은 낮출 수 있으나, 방전유지전극사이의 간격(d)이 좁아짐에 따라 휘도(brightness)나 효율(efficiency) 등이 급격히 저하된다.
후자의 경우, 방전유지전극사이의 간격(d)이 넓기 때문에, 전자의 경우에서 발생되는 문제점을 해소될 수 있으나, 가스압력(P)이 낮기 때문에, 보호막 표면에서의 스퍼터율(SR)이 급격히 증가하게 된다.
상기 전자 및 후자의 경우 모두 상기한 바와 같은 문제점을 갖고 있기 때문에, 현재의 PDP의 경우, 보호막 표면에서의 스퍼터율(SR)을 낮추기 위해 가스압력(P)을 높게 하고, 방전유지전극사이의 간격(d)도 휘도나 효율이 과도하게 저하되지 않는 수준에서 적정한 값을 갖도록 하여 Pd값이 1이상, 예컨대 3∼4가 되도록 한다.
이와 같이 Pd값이 1보다 크게 되면 도 3에서 알 수 있듯이 방전개시 전압이최소 방전개시 전압[(Vf)min]보다 커지게 된다.
이에 따라, 본 발명은 보호막 표면에서의 스퍼터율(SR)을 낮추기 위해 가스압력(P)은 높게 하고 방전유지전극사이의 간격(d)은 좁게 하여 Pd값이 1에 가깝게 되도록 하면서도 방전유지전극사이의 간격(d)이 좁아짐에 따른 문제점, 곧 상기 전자의 경우에서 발생되는 문제점을 개선한 방전유지전극을 구비하는 PDP를 제시한다.
본 발명의 실시예에 의한 PDP는 방전유지전극에 특징이 있는 바, 본 발명의 실시예에 의한 PDP에 대한 하기 설명은 방전유지전극을 중심으로 이루어지고, 이 과정에서 본 발명의 목적을 달성할 수 있는 변형된 여러 방전유지전극들이 소개된다.
먼저, 본 발명의 제1 실시예에 의한 방전유지전극을 도 4를 참조하여 상세하게 설명한다.
도 4는 본 발명의 실시예에 의한 PDP의 방전유지전극과 버스전극이 결합된 결과물로써, 전면유리기판 아래쪽에서 본 사시도이다.
도 4에서 참조번호 40 및 42는 각각 방전이 개시된 직후 상기 방전을 유지하는데 사용되는 제1 및 제2 방전유지전극을 나타낸다. 제1 및 제2 방전유지전극(40, 42)사이에 소정의 갭(g2)이 존재한다. 참조번호 44 및 46은 각각 제1 및 제2 방전유지전극(40, 42)에 대응되도록 각 방전유지전극 상에 평행하게 형성된 제1 및 제2 버스전극들을 나타낸다. 제1 및 제2 버스전극들(44, 46)은 각각 제1 및 제2 방전유지전극들(40, 42)과 평행하게 구비되어 있다. 제1 및 제2 방전유지전극들(40, 42)에 각각 소정 깊이를 갖는 제1 및 제2 홈들(48, 50)이 형성되어 있다. 제1 및 제2 홈들(48, 50)은 서로 마주하도록 형성되어 있다. 제1 및 제2 홈들(48, 50)은 모두 동일한 깊이를 갖는 것이 바람직하나, 달라도 무방하다. 예컨대 제1 홈(48)이 도면에 도시된 바와 같이 제1 버스전극(44) 바로 아래까지 형성된 것인 반면, 제2 홈(50)은 도면에 도시된 바와 달리 제2 방전유지전극(42)의 끝에서 제2 버스전극(46)사이의 소정 영역까지 형성된 것일 수 있다. 제1 홈(48)에 제1 저항체(52a, 52b)가 형성되어 있고, 제2 홈(50)에 제2 저항체(54a, 54b)가 형성되어 있다. 제1 저항체(52a, 52b)는 제1 방전유지전극(40)의 일부로써 제1 방전유지전극(40)과 일체화된 것이며 제1 방전유지전극(40)과 평행하게 형성되어 있다. 제1 저항체(52a, 52b)는 제1 홈(48)의 바닥에 연결되어 제1 홈(48)의 측면과 일정한 간격을 유지하면서 제2 방전유지전극(42)을 향해 제1 방전유지전극(40)보다 길게 확장되어 있다. 이렇게 해서 제1 저항체(52a, 52b)의 끝부분은 제1 및 제2 방전유지전극(40, 42)사이에 위치하게 되고, 그 결과 제1 저항체(52a, 52b)는 제1 방전유지전극(40)보다 제2 방전유지전극(42)에 가깝게 위치하게 된다. 이러한 제1 저항체(52a, 52b)는 일단이 제1 홈(48)의 바닥에 연결되어 있고, 타단이 제1 홈(48) 밖으로 확장된 몸체(52a)와 몸체(52a)의 상기 타단에 연결된 종단부(52b)로 구성된다. 제1 저항체(52a, 52b)의 몸체(52a)는 지그재그 혹은 요철 형태로 형성되어 있다. 제1 저항체(52a, 52b)는 제1 방전유지전극(40)에 제1 홈(48)을 형성하는 과정에서 동시에 형성되기 때문에, 상기 지그재그 혹은 요철 형태로 형성된 몸체(52a)는 제1 방전유지전극(40)과 평행하게 된다. 같은 이유로 제1 저항체(52a,52b)의 종단부(52b)도 제1 방전유지전극(40)과 평행하게 형성된다. 그러나, 종단부(52b)는 몸체(52a)에 수직하게 연결되어 제1 홈(48)의 바닥면 혹은 제1 방전유지전극(40)의 제2 방전유지전극(42)과 마주하는 면에 평행하다. 종단부(52b)는 소정의 길이를 갖는다. 이러한 제1 저항체(52a, 52b)는 제1 방전유지전극(40)과 동일한 물질로 형성된 것이 바람직하나, 필요할 경우 제1 방전유지전극(40)과 다른 물질로 형성된 것일 수 있다.
제2 홈(50)에 형성된 제2 저항체(54a, 54b)의 구성과 형성된 상황 및 관련된 설명은 제1 저항체(52a, 52b)에 대한 것과 동일하므로 자세한 생략한다.
제2 저항체(54a, 54b)는 제1 저항체(52a, 52b)와 마찬가지로 몸체(54a)와 이 끝에 일체로 연결된 종단부(54b)로 구성된다. 제1 저항체(52a, 52b)의 종단부(52b)와 마찬가지로 제1 및 제2 방전유지전극(40, 42)사이에 위치하는 제2 저항체(54a, 54b)의 종단부(54b)는 제1 저항체(52a, 52b)의 종단부(52b)와 평행하다. 제1 및 제2 저항체들(52a, 52b, 54a, 54b)의 종단부들(52b, 54b)은 도면에서도 볼 수 있듯이 제1 및 제2 방전유지전극(40, 42)사이에 위치하기 때문에, 종단부들(52b, 54b)사이의 갭(g3)은 제1 및 제2 방전유지전극(40, 42)사이의 갭(g2)보다 좁게 된다(g3<g2). 결국, 제1 및 제2 방전유지전극(40, 42)사이에 이중 갭이 존재하게 된다.
이와 같이, 제1 및 제2 저항체들(52a, 52b, 54a, 54b)사이의 갭(g3)이 제1 및 제2 방전유지전극들(40 42)사이의 갭(g2)보다 좁기 때문에, 본 발명에 의한 PDP에서의 방전개시 전압은 종래보다 낮아지게 된다. 후술되지만, 제1 및 제2 저항체들(52a, 52b, 54a, 54b)이 주 전극인 제1 및 제2 방전유지전극(40, 42)보다 저항이 훨씬 크기 때문에, 방전개시 직후 공급되는 전류의 대부분은 제1 및 제2 저항체들(52a, 52b, 54a, 54b)을 제외한 제1 및 제2 방전유지전극(40, 42)의 나머지 부분을 통해 공급되고, 그 결과 제1 및 제2 저항체들(52a. 52b, 54a, 54b)사이에서 시작된 방전은 제1 및 제2 방전유지전극(40, 42)사이로 퍼진다. 제1 및 제2 방전유지전극(40, 42)사이로 퍼진 방전은 방전개시전압과 동일한 전압으로 계속 유지된다. 벽전하를 이용하는 경우, 방전유지전압은 상기 방전개시전압보다 낮게 유지할 수 있다.
본 발명자는 PDP에 도 4에 도시한 바와 같이 방전유지전극에 저항체가 구비되는 경우, 방전개시 전압이 낮아지는 것에 대한 이론적 검증을 위해 시뮬레이션을 실시하였는데, 이에 대해서는 후술한다.
본 발명의 실시예에 의한 PDP에서 방전가스로 사용되는 혼합가스(Ne+Xe)의 크세논(Xe) 비율은 4％∼22％가 바람직하다.
계속해서, 본 발명의 제2 내지 제8 실시예에 의한 PDP에 구비된 방전유지전극에 대해 설명한다.
상기 제1 실시예에서 방전유지전극은 입체적으로 도시하였으나, 이하 제2 내지 제8 실시예에 의한 방전유지전극에 대해서는 편의 상 평면상으로 도시한다.
이렇게 하더라도 제2 내지 제8 실시예에 의한 방전유지전극의 근간은 도 4에 도시한 제1 실시예에 의한 방전유지전극이고, 제2 내지 제8 실시예에 의한 방전유지전극을 평면상으로 도시하더라도 그에 대한 입체적인 형태는 도 4를 참조함으로써 쉽게 유추할 수 있다.
또한, 제2 내지 제8 실시예에 의한 방전유지전극과 관련된 하기 설명에서 제1 실시예에 의한 방전유지전극을 설명하는 과정에서 언급된 부재와 동일한 부재에 대해서는 제1 실시예에서 사용한 참조번호를 그대로 인용한다.
도 5를 참조하면, 본 발명의 제2 실시예에 의한 PDP에 구비된 제1 및 제2 방전유지전극들(40, 42)은 제1 홈(48)에 제3 저항체(60a, 60b)를 구비하고, 제2 홈(50)에 제4 저항체(62a, 62b)를 구비한다. 제3 저항체(60a, 60b)는 몸체(60a)와 이것의 일부가 제1 홈(48) 밖으로 연장된 종단부(60b)로 구성되고, 제4 저항체(62a, 62b) 역시 몸체(62a)와 종단부(62b)로 구성된다.
도 4와 도 5를 비교하면, 제3 및 제4 저항체들(60a, 60b, 62a, 62b)의 몸체들(60a, 62a))은 제1 저항체(52a, 52b)의 몸체(52a)와 동일한 것을 알 수 있다. 그러나, 각각의 종단부들(60b, 62b)은 제1 저항체(52a, 52b)의 그것과 다르다는 것을 알 수 있다.
구체적으로, 제3 저항체(60a, 60b)의 종단부(60b)와 제4 저항체(62a, 62b)의 종단부(62b)는 모두 제1 및 제2 방전유지전극(40, 42)사이에 서로 평행하게 구비되어 있다. 그러나, 제3 및 제4 저항체들(60a, 60b, 62a, 62b)의 종단부들(60b, 62b)은 도 4에 도시한 제1 및 제2 저항체(52a, 52b, 54a, 54b)의 종단부들(52b, 54b)에 수직한 방향으로 평행하여 제1 및 제2 홈들(48, 50)의 측면과 평행하게 된다. 또 제3 저항체(60a, 60b)의 종단부(60b)는 제1 홈(48)의 한쪽으로 치우쳐 형성되어 있는데 반해, 제4 저항체(62a, 62b)의 종단부(62b)는 제1 홈(48)의 다른 쪽에 치우치도록 형성되어 제3 및 제4 저항체들(60a, 60b, 62a, 62b)의 종단부들(60b, 62b)은 마주하게 된다. 이러한 제3 및 제4 저항체들(60a, 60b, 62a, 62b)의 종단부들(60b, 62b)은 제1 및 제2 방전유지전극들(40, 42)사이에서 소정의 길이를 갖는데, 그 최대치는 제1 및 제2 방전유지전극들(40, 42)사이의 갭(g2)보다 작은 것이 바람직하다. 또 이러한 조건을 만족하면서 제3 저항체(60a, 60b)의 종단부(60b)는 제2 방전유지전극(42)과 최대한 근접되게, 예를 들면 20㎛∼제1 및 제2 방전유지전극(40, 42)사이의 갭(g2)보다 작은 거리만큼 가깝게 구비되는 것이 바람직하고, 제4 저항체(62a, 62b)의 종단부(62b)도 제1 방전유지전극(40)과 최대한 근접되게 구비되는 것이 바람직하다. 이러한 가운데, 가능하다면 제3 저항체(60a, 60b)의 종단부(60b)와 제4 저항체(62a, 62b)의 종단부(62b)의 수평간격도 제1 및 제2 방전유지전극들(40, 42)사이의 갭(g2)보다 좁은 것이 바람직하다.
도 6을 참조하면, 본 발명의 제3 실시예에 의한 PDP에 구비된 제1 및 제2 방전유지전극들(40, 42)은 제1 홈(48)에 제5 저항체(64a, 64b, 64c)를 구비하고, 제2 홈(50)에 제6 저항체(66a, 66b, 66c)를 구비한다. 제5 저항체(64a, 64b, 64c)는 몸체(64a)와 이것이 제1 홈(48)밖으로 연장된 부분인 종단부(64b, 64c)로 구성된다. 제6 저항체(66a, 66b, 66c)는 제2 홈(50)에 존재하는 몸체(66a)와 이것이 제2 홈(50)밖으로 연장된 부분인 종단부(66b, 66c)로 구성된다. 제5 저항체(64a, 64b, 64c)의 몸체(64a)와 제6 저항체(66a, 66b, 66c)의 몸체(66a)는 제1 저항체(52a, 52b)의 몸체(52a)와 동일하다. 제5 저항체(64a, 64b, 64c)의 종단부(64b, 64c)는 몸체(64a)에 수직하게 연결된 그러나 제1 홈(48)의 바닥과 평행한 수평부(64c)와수평부(64c) 상에서 제6 저항체(66a, 66b, 66c)를 향해 뾰족하게 돌출된 돌출부(64b)로 구성된다.
제1 내지 제4 저항체들(52a, 52b, 54a, 54b, 60a, 60b, 62a, 62b)과 마찬가지로 제5 저항체(64a, 64b, 64c)도 제1 방전유지전극(40)에 제1 홈(48)을 형성하는 과정에서 제1 홈(48)과 함께 한번에 형성되기 때문에, 제5 저항체(64a, 64b, 64c)는 몸체(64a)와 수평부(64c)와 돌출부(64b)가 일체로 형성된 것이다. 그러나 설명의 편의 상, 도 6에 세 부재가 결합된 것으로 도시하였다.
제6 저항체(66a, 66b, 66c)의 종단부(66b, 66c)는 제5 저항체(64a, 64b, 64c)의 종단부(64b, 64c)와 상하 대칭적인 것으로, 수평부(66c)는 제5 저항체(64a, 64b, 64c)의 수평부(64c)에 대응되고, 돌출부(66b)는 제5 저항체(64a, 64b, 64c)의 돌출부(64b)에 대응된다. 제5 저항체(64a, 64b, 64c)의 돌출부(64b)와 제6 저항체(66a, 66b, 66c)의 돌출부(66b)사이에 소정의 갭(g4)이 존재한다. 이 갭(g4)은 제1 및 제2 방전유지전극들(40, 42)사이의 갭(g2)보다 좁은 것이 바람직하다. 예컨대, 20㎛정도가 바람직하나 40㎛정도가 적당하다.
도 7을 참조하면, 본 발명의 제4 실시예에 의한 PDP에 구비된 제1 및 제2 방전유지전극들(40, 42)은 각각 제1 및 제2 홈들(48, 50)을 구비하는데, 제1 내지 제3 실시예와 같이 제1 및 제2 방전유지전극들(40, 42)의 중앙에 제1 및 제2 홈들(48, 50)을구비하는 것이 아니라 한쪽으로 치우쳐 구비한다.
구체적으로, 도 7에서 참조번호 80 및 82는 각각 배면 유리기판(도 1의 12) 위에 형성되어 한 화소(pixel)내의 한 셀(cell)을 한정하는 제1 및 제2격벽(barrier rib)을 나타내는데, 제1 및 제2 방전유지전극들(40, 42)에 각각 구비된 제1 및 제2 홈들(48, 50)은 제1 격벽(80) 가까이에 위치한다. 이러한 제1 홈(48)에 제7 저항체(68a, 68b)가 제1 방전유지전극(40)과 일체로 구비되어 있고, 제2 홈(50)에 제8 저항체(70a, 70b)가 제2 방전유지전극(42)과 일체로 구비되어 있다. 제7 및 제8 저항체들(68a, 68b, 70a, 70b)은 각각 제1 및 제2 저항체들(52a, 52b, 54a, 54b)과 동일하다. 따라서 제7 저항체(68a, 68b)의 몸체(68a) 및 종단부(68b)는 각각 제1 저항체(52a, 52b)의 몸체(52a) 및 종단부(52b)에 대응되고, 제8 저항체(70a, 70b)의 몸체(70a) 및 종단부(70b)는 각각 제2 저항체(54a, 54b)의 몸체(54a) 및 종단부(54b)에 대응된다.
도 8을 참조하면, 본 발명의 제5 실시예에 의한 PDP에 구비된 제1 및 제2 전극들(40, 42)은 제4 실시예와 마찬가지로 제1 격벽(80)근처에 제1 및 제2 홈들(48, 50)을 구비한다. 제1 및 제2 홈들(48, 50)에 각각 제9 및 제10 저항체들(76, 78)이 형성되어 있다. 제9 및 제10 저항체들(76, 78)은 제2 실시예에서 설명한 제3 및 제4 저항체들(60a, 60b, 62a, 62b)과 동일하다. 이외의 다른 사항은 제4 실시예와 동일하다.
도 9는 본 발명의 제6 실시예에 의한 PDP에 구비된 제3 및 제4 방전유지전극들(90a, 90b, 92a, 92b)을 보여준다. 이를 참조하면, 제3 및 제4 방전유지전극들(90a, 90b, 92a, 92b)은 지금까지 설명한 제1 및 제2 방전유지전극들(40, 42)과 형태가 다른 것을 알 수 있다.
구체적으로, 제3 방전유지전극(90a, 90b)은 몸체(90a)와 돌출부(90b)로 구성된 역 티자형(⊥)이다. 몸체(90a)는 제1 및 제2 격벽들(80, 82)사이에서 소정의 폭(W1)을 갖는데, 몸체(90a)와 제1 및 제2 격벽들(80, 82)사이에 저항체가 형성될 수 있는 충분한 공간이 존재한다. 돌출부(90b)는 제4 방전유지전극(92a, 92b)과 마주하는 몸체(90a)의 끝단에서 제1 버스전극(44)과 평행하게 양측으로 돌출된 것이다. 돌출부(90b)는 제1 및 제2 격벽들(80, 82)과 소정의 간격(W2)을 유지하는데, 이 간격(W2)은 몸체(90a)와 제1 및 제2 격벽들(80, 82)사이의 간격(W3)보다 좁다. 제3 방전유지전극(90a, 90b)의 맞은 편에 제4 방전유지전극(92a, 92b)이 구비되어 있다. 제3 및 제4 방전유지전극들(90a, 90b, 92a, 92b)사이에 소정의 갭(g2)이 존재한다. 이러한 제4 방전유지전극(92a, 92b)은 몸체(92a)와 돌출부(92b)로 구성된 티자형(T)으로써, 제3 방전유지전극(90a, 90b)과 상하 대칭을 이룬다. 따라서, 제4 방전유지전극(92a, 92b)의 몸체(92a)의 폭은 제3 방전유지전극(90a, 90b)의 폭(W1)과 동일하고, 제4 방전유지전극(92a, 92b)의 몸체(92a)와 제1 및 제2 격벽들(80, 82)사이의 간격은 제3 방전유지전극(90a, 90b)의 몸체(90a)와 제1 및 제2 격벽들(80, 82)사이의 간격(W3)과 동일하게 된다. 또한 제4 방전유지전극(92a, 92b)의 돌출부(92b)와 제1 및 제2 격벽들(80, 82)사이의 간격은 제3 방전유지전극(90a, 90b)의 돌출부(92b)와 제1 및 제2 격벽들(80, 82)사이의 간격(W2)과 동일하게 된다. 제3 방전유지전극(90a, 90b)과 제1 격벽(80)사이에 제3 방전유지전극(90a, 90b)과 일체된 제11 저항체(94a, 94b)가 구비되어 있다. 또 제4 방전유지전극(92a, 92b)과 제1 격벽(80)사이에 제4 방전유지전극(92a, 92b)과 일체된 제12 저항체(96a, 96b)가 구비되어 있다. 제11 저항체(94a, 94b)는 제3 방전유지전극(90a, 90b)과 제2 격벽(82)사이에 구비될 수 있다. 또한, 제12 저항체(96a, 96b)도 제4 방전유지전극(92a, 92b)과 제2 격벽(82)사이에 구비될 수 있다. 제11 저항체(94a, 94b)는 몸체(94a)와 종단부(94b)로 구성되는데, 몸체(94a)는 제3 방전유지전극(90a, 90b)의 몸체(90a)와 제1 격벽(80)사이의 공간에 구비되어 있고, 종단부(94b)는 이러한 몸체(94a)가 연장된 것으로 제3 방전유지전극(90a, 90b)의 돌출부(90b)와 제1 격벽(80)사이를 통해서 제3 및 제4 방전유지전극들(90a, 90b, 92a, 92b)사이로 확장되어 있다. 종단부(94b)의 끝부분은 제3 방전유지전극(90a, 90b) 쪽으로 구부러져 있는데, 제3 방전유지전극(90a, 90b)의 돌출부(90b)와 평행하다. 제12 저항체(96a, 96b)는 제11 저항체(94a, 94b)와 상하 대칭이다. 따라서, 제12 저항체(96a, 96b)의 종단부(96b)는 제3 및 제4 방전유지전극들(90a, 90b, 92a, 92b)사이에서 제11 저항체(94a, 94b)의 종단부(94b)와 평행하게 된다. 이에 따라, 제11 저항체(94a, 94b)의 종단부(94b)와 제12 저항체(96a, 96b)의 종단부(96b)사이의 갭(g4)은 제3 방전유지전극(90a, 90b)과 제4 방전유지전극(92a, 92b)사이의 갭(g2)보다 좁다.
도 10을 참조하면, 본 발명의 제7 실시예에 의한 PDP에 구비된 방전유지전극은 주 전극으로써 제3 및 제4 방전유지전극들(90a, 90b, 92a, 92b)을 구비하고, 방전개시에 사용되는 보조전극으로 제13 저항체((100a, 100b)와 제14 저항체(102a, 102b)를 구비한다. 제13 저항체(100a, 100b)는 제1 격벽(80)과 제3 방전유지전극(90a, 90b)사이에 제3 방전유지전극(90a, 90b)과 일체화된 상태로 구비되어 있다. 제14 저항체(102a, 102b)는 제2 격벽(82)과 제4 방전유지전극(92a,92b)사이에 제4 방전유지전극(92a, 92b)과 일체화된 상태로 구비되어 있다. 제13 저항체(100a, 100b)는 몸체(100a)와 종단부(100b)로 구성된다. 몸체(100a)는 제3 방전유지전극(90a, 90b)과 평행한 상태로 지그재그 혹은 요철을 이룬다. 이러한 몸체(100a)의 일단은 제3 방전유지전극(90a, 90b)에 연결되어 있고, 타단은 제3 방전유지전극(90a, 90b)의 돌출부(90b)와 제1 격벽(80)사이를 통해서 제3 및 제4 방전유지전극들(90a, 90b, 102a, 102b)사이로 연장되어 종단부(100b)를 형성한다. 제13 저항체(100a, 100b)의 종단부(100b)는 제3 방전유지전극(90a, 90b)의 제4 방전유지전극(102a, 102b)과 마주하는 면과 평행하고, 그 길이는 상기 마주하는 면의 폭과 동일한 것이 바람직하다. 제14 저항체(102a, 102b)도 몸체(102a)와 이것이 제2 격벽(82)과 제4 방전유지전극(92a, 92b)의 돌출부(92b)사이를 통해서 제3 및 제4 방전유지전극들(90a, 90b, 92a, 92b)사이로 연장된 부분인 종단부(102b)로 구성된다. 제14 저항체(102a, 102b)는 제4 방전유지전극(92a, 92b)과 제1 격벽(80)사이에 구비될 수도 있다. 제14 저항체(102a, 102b)의 몸체(102a)는 제13 저항체(100a, 100b)의 몸체(100a)와 동일한 형상인 것이 바람직하나, 다른 형상일 수 있다. 제14 저항체(102a, 102b)의 종단부(102b)는 제13 저항체(100a, 100b)의 종단부(100b)와 평행하다. 제14 저항체(102a, 102b)의 종단부(102b)와 제13 저항체(100a, 100b)의 종단부(100b)는 모두 제3 및 제4 방전유지전극들(90a, 90b, 92a, 92b)사이에 존재하기 때문에, 두 종단부들(100b, 102b)사이의 갭(g5)은 두 방전유지전극들(90a, 90b, 92a, 92b)사이의 갭(g2)보다 좁다.
본 발명의 제8 실시예에 의한 PDP에 구비된 방전유지전극은 도 11에 도시한바와 같이 제15 및 제16 저항체들(114a, 114b, 116a, 116b)이 중앙에 구비되어 있고, 제5 및 제6 방전유지전극들(110, 112)이 이들을 감싸는 형태이다.
구체적으로, 제5 및 제6 방전유지전극들(110, 112)의 중심에 각각 제3 및 제4 홈들(110a, 112a)이 형성되어 있다. 제3 및 제4 홈들(110a, 112a)의 입구(110b, 112b)는 홈 안쪽보다 좁다. 이러한 제3 및 제4 홈들(110a, 112a)에 각각 제15 및 제16 저항체들(114a, 114b, 116a, 116b)이 존재한다. 이들 저항체들(114a, 114b, 116a, 116b)은 몸체들(114a, 116a)과 이들이 제3 및 제4 홈들(110a, 112a) 밖으로 연장된 부분인 종단부들(114b, 116b)로 구성된다. 종단부들(114b, 116b)은 제5 및 제6 방전유지전극들(110, 112)사이에서 서로 평행할 뿐만 아니라 제5 및 제6 방전유지전극들(110, 112)과도 평행하다. 이러한 종단부들(114b, 116b)은 제1 및 제2 방전유지전극들(40, 42))과 동일한 갭(g2)으로 이격된 제5 및 제6 방전유지전극들(110, 112)사이에 존재하므로, 종단부들(114b, 116b)사이의 갭(g6)은 제5 및 제6 방전유지전극들(110, 112)사이의 갭(g2)보다 좁다.
도 12를 참조하면, 본 발명의 제9 실시예에 의한 PDP는 주 전극으로 사용되는, 소정 간격으로 나란히 배열된 제7 및 제8 방전유지전극(150, 152)을 구비한다. 제7 방전유지전극(150)에 제1 버스전극(44)이 구비되어 있고, 제8 방전유지전극(152)에 제2 버스전극(46)이 구비되어 있다. 또한, 제7 방전유지전극(150)에 보조전극으로 사용되는 제17 저항체(154)가 복수개 구비되어 있고, 제8 방전유지전극(152)에 보조전극으로 사용되는 제18 저항체(156)가 제17저항체(154)와 동수로 구비되어 있다. 각 방전유지전극에서 저항체들은 소정 간격만큼 이격되어 있는데, 그 간격은 일대일로 대응하는 제17 및 제18 저항체(154, 156)사이의 간격보다 훨씬 넓다. 제17 및 제18 저항체(154, 156)사이의 간격은 제7 및 제8 방전유지전극(150, 152)사이의 간격보다 좁다. 제7 및 제8 방전유지전극(150, 152)에 각각 제17 및 제18 저항체(154, 156)가 위치하고, 그 일단이 바닥에 연결되는 제5 및 제6 홈(150a, 152a)이 형성되어 있다. 제17 및 제18 저항체(154, 156)는 모두 소정 길이의 수평부와 수직부로 이루어져 있다. 제17 및 제18 저항체(154, 156)의 수평부는 평행하다. 상기한 제17 및 제18 저항체(154, 156)사이의 간격은 각 저항체의 수평부사이의 간격을 의미한다. 각 저항체의 수직부 일단은 상기 수평부의 중앙에 연결되고, 타단은 해당 저항체가 위치하는 홈의 바닥에 연결되어 있다. 제17 및 제18 저항체들(154, 156)의 상기 수평부들은 제7 및 제8 방전유지전극들(150, 152)의 끝단에서 소정 두께만큼 돌출되어 있다. 제5 및 제6 홈들(150a, 152a)의 내벽에 단차가 존재한다. 상기 단차는 제5 및 제6 홈들(150a, 152a)의 폭이 안쪽보다 입구에서 넓기 때문이다. 제5 및 제6 홈들(150a, 152a)의 폭이 안쪽보다 입구가 넓은 것은 제17 및 제18 저항체들(154, 156)의 수평부 길이가 안쪽에서 측정된 제5 및 제6 홈들(150a, 152a)의 직경보다 길기 때문이다. 제17 및 제18 저항체(154, 156)의 수직부와 제5 및 제6 홈(150a, 152a)의 내벽은 이격되어 있다. 상술한 특징을 갖는 제17 및 제18 저항체들(154, 156)은 제7 및 제8 방전유지전극들(150, 152)의 제1 내지 제3 격벽들(80, 82, 84)과 마주하는 위치에 형성되어 있다. 곧, 제17 및 제18 저항체들(154, 156)은 제1내지 제3 격벽들(80, 82, 84)의 바로 위쪽에 형성되어 있다.
상술한 실시예들에서 주전극과 보조전극사이의 간격은 15㎛이하인 것이 바람직하다.
지금까지 설명한 본 발명의 실시예에 의한 여러 방전유지전극들은 형태는 조금씩 다르지만, 모두 도 13에 도시한 바와 같은 등가회로로 표현할 수 있다. 도 13에서 제1 저항(R1)은 상술한 여러 저항체들의 저항을 나타내고, 제2 저항(R2)은 상기 제1 내지 제6 방전유지전극들의 저항을 나타낸다. 그리고 참조부호 It는 방전개시 전압(Vs)이 인가됨에 따라 저항체를 포함하는 방전유지전극에 공급되는 총 전류를 나타낸다. 또한 I1 및 I2는 각각 상기 총 전류(It) 중에서 제1 및 제2 저항(R1, R2)을 통과하여 흐르는 전류를 나타낸다.
도 4에 도시한 본 발명의 제1 실시예에 의한 PDP에 구비된 방전유지전극을 예로 들면, 도 13에 도시한 등가회로에서의 제1 저항(R1)은 제1 저항체(52a, 52b) 또는 제2 저항체(54a, 54b)의 저항을 나타낸다. 그리고 제2 저항(R2)은 제1 방전유지전극(40) 또는 제2 방전유지전극(42)의 저항을 나타낸다.
한편, 도 13에 도시한 등가회로에서 제1 및 제2 저항들(R1, R2)에 흐르는 전류들(I1, I2)은 각각 다음 수학식 6 및 7로 표현된다.
따라서, 제1 및 제2 저항들(R1, R2)에 대한 적절한 값이 주어지는 경우, 수학식 6 및 7을 이용하여 제1 및 제2 저항들(R1, R2)에 흐르는 전류들(I1, I2)을 구할 수 있다.
예를 들어, 제1 저항(R1)이 1㏀이고, 제2 저항(R2)이 30Ω인 경우, 제1 저항(R1)에 흐르는 전류(I1)는 수학식 6에 의해 [30/(1000+30)]It가 된다. 그리고 제2 저항(R2)에 흐르는 전류(I2)는 수학식 7에 의해 [1000/(1000+30)]It가 된다. 결국, 제1 및 제2 저항(R1,R2)에 흐르는 전류들(I1, I2)의 비(I1:I2)는 3:100이 되며, 이를 통해서 상대적으로 저항값이 훨씬 큰 제1 저항(R1)에 흐르는 전류(I1)가 제2 저항(R2)에 흐르는 전류(I2)보다 훨씬 작다는 것을 알 수 있다.
이러한 결과는 본 발명에 그대로 적용된다. 곧, 상기 여러 저항체들의 저항은 상기 제1 내지 제8 방전유지전극들의 저항에 비해 훨씬 크기 때문에, 상기 여러 저항체들에 흐르는 전류는 제1 내지 제8 방전유지전극들에 흐르는 전류보다 훨씬 작다.
따라서, 상기한 여러 저항체들을 이용하여 낮은 전압으로 방전이 개시된 후, 저항체들을 통한 전류의 흐름은 극히 제한되며, 대부분의 전류는 저항체들보다 상대적으로 저항이 훨씬 낮은 방전유지전극들을 통해 흐르게 된다.
지금까지는 상기 제1 내지 제8 방전유지전극들 각각에 저항체들이 구비된 것으로 설명하였으나, 상기 제1 내지 제8 방전유지전극들과 상기한 여러 저항체들의 역할을 고려할 때, 상기 제1 내지 제8 방전유지전극들은 제1 내지 제8 주 전극으로, 제1 내지 제18 저항체들은 제1 내지 제18 보조전극들로 보아도 무방하다. 결국, 본 발명의 실시예들에 의한 방전유지전극은 주 전극과 보조전극으로 구성된다고 보아도 무방하다.
계속해서, 본 발명의 제10 실시예에 의한 PDP를 설명한다. 본 발명의 제10 실시예에 의한 PDP는 상술한 제1 내지 제9 실시예에 의한 PDP의 상판에 디치(ditch)를 형성한 것에 특징이 있다.
구체적으로, 도 14를 참조하면, 전면 유리기판(10) 상에 소정 간격 이격된 제9 및 제10 방전유지전극들(160, 162)이 나란히 형성되어 있다. 제9 및 제10 방전유지전극들(160, 162)은 주 전극으로써, 상술한 제1 내지 제9 실시예의 PDP에 포함된 방전유지전극들과 동등하다. 제9 방전유지전극(160) 상에 제3 버스전극(164)이 형성되어 있고, 제10 방전유지전극(162) 상에 제4 버스전극(166)이 형성되어 있다. 제3 및 제4 버스전극들(164, 166)은 각각 제1 및 제2 버스전극들(44, 46)과 형성된 위치 및 역할이 동등하다. 참조부호 160a 및 162a는 보조전극들로써, 각각 제9 방전유지전극(160)에 구비된 제19 저항체와 제10 방전유지전극(162)에 구비된 제20 저항체를 나타낸다. 제19 및 제20 저항체(160a, 162a)는 상술한 본 발명의 실시예에 의한 PDP들 각각에 구비된 두 저항체들과 동등한 것이다. 편의 상, 제19 및 제20 저항체(160a, 162a)의 구체적인 형태는 도시하지 않았다.
계속해서, 전면 유리기판(10) 상에 제9 및 제10 방전유지전극들(160, 162),제3 및 제4 버스전극들(164, 166), 제19 및 제20 저항체들(160a, 162a)을 덮는 소정 두께의 유전막(168)이 형성되어 있다. 유전막(168)은 입사광에 대해 투명한 것이 바람직하다. 유전막(168)에 소정 깊이를 갖는 제1 그루브(GR1)가 형성되어 있다. 제1 그루브(GR1)는 제19 및 제20 저항체들(160a, 162a) 바로 위쪽에 형성된 것이 바람직하다. 이때, 제19 및 제20 저항체들(160a, 162a)이 노출되지 않는 범위에서 제1 그루브(GR1)는 가능한 깊게 형성된 것이 바람직하다. 곧, 제1 그루브(GR1)의 바닥과 제19 및 제20 저항체들(160a, 162a)사이의 간격(ds)은 가능한 좁은 것이 바람직하다.
이와 같이, 유전막(168)에 제1 그루브(GR1)가 형성된 경우, 제1 그루브(GR1)에 방전가스가 존재할 수 있다. 따라서 방전가스와 방전유지전극들 및 저항체들사이의 간격이 좁아져서 방전전압은 유전막(168)에 제1 그루브(GR1)가 형성되지 않았을 때보다 더 감소하게 된다. 달리 말하면, 유전막(168)에서 제1 그루브(GR1)가 형성된 부분에는 유전막(168)에 비해 유전율이 낮은 가스가 존재하기 때문에, 제1 그루브(GR1)에서의 전기장의 세기는 다른 부분보다 커지게 된다. 이에 따라, 제1 그루브(GR1)에서는 낮은 방전전압에서 방전이 시작될 수 있다. 하지만, PDP내의 압력이나 방전가스에는 변화가 없으므로, 발광효율은 저하되지 않는다.
제1 그루브(GR1)가 형성된 유전막(168) 상으로 제1 그루브(GR1)의 표면을 덮는 보호막(170, MgO)이 형성되어 있다.
한편, 유전막(168)은 단층으로 형성된 것이 바람직하나, 복층으로 형성된 것일 수 있다.
예를 들면, 투광성 유전막(168)은 도 15에 도시한 바와 같이, 제1 유전막(172)과 제2 유전막(174)으로 구성할 수 있다. 이때, 제1 및 제2 유전막(172, 174)은 모두 투명한 것이 바람직하다. 유전막(168)이 제1 및 제2 유전막(172, 174)으로 구성된 경우에도 도 15에 도시한 바와 같이 유전막(168)에 제2 그루브(GR2)가 형성될 수 있다. 이때, 제2 그루브(GR2)는 제1 그루브(GR1)와 같은 위치에 형성된 것이 바람직하다. 또한, 제2 그루브(GR2)는 제2 유전막(174)을 관통하여 제1 유전막(172)이 노출되도록 형성된 것이 바람직하다. 또한, 제1 유전막(172)의 노출된 부분은 제19 및 제20 저항체(160a, 162a)가 노출되지 않는 범위에서 가능한 얇은 것이 바람직하다. 제2 유전막(174) 상으로 제2 그루브(GR2)의 표면을 덮는 보호막(170)이 형성되어 있다. 보호막(170)은 마그네슘 산화막이 바람직하나, 동등한 역할을 하는 다른 물질막일 수 있다.
본 발명자는 본 발명에 의한 PDP의 특성이 종래 기술에 의한 PDP의 특성보다 우수함을 검증하기 위한 실험을 실시하였고, 그 결과는 도 16 내지 도 19에 나타내었다.
본 실험에서, 본 발명자는 본 발명에 의한 PDP로써, 도 11에 도시한 제8 실시예에 의한 PDP(이하, 제1 PDP라 함)와 도 12에 도시한 제9 실시예에 의한 PDP(이하, 제2 PDP라 함)를 사용하였고, 종래 기술에 의한 PDP로써, 도 1에 도시한 PDP(이하, 제3 PDP라 함)를 사용하였다. 이때, 방전가스는 네온(Ne)과 크세논(Xe)이 혼합된 가스를 사용하였다.
상기 제1 및 제3 PDP와 상기 제2 및 제3 PDP의 특성을 비교하기 위해, 본 발명자는 상기 제1 내지 제3 PDP에 대한 방전유지전압-효율 특성(이하, 제1 특성이라 함)과 방전유지전압-휘도특성(이하, 제2 특성이라 함)을 측정하였다.
도 16은 상기 제1 및 제3 PDP에 대한 상기 제1 특성 측정 결과를 보여준다. 그리고 도 17은 상기 제1 및 제3 PDP에 대한 상기 제2 특성 측정 결과를 보여준다.
도 16에서 참조도형 "▲" 및 "◆"는 각각 PDP내 방전가스의 크세논 비율이 12%와 10%일 때의 상기 제1 PDP에 대한 상기 제1 특성을 보여주고, 참조도형 "■"은 상기 방전가스의 크세논 비율이 10%인 상기 제3 PDP에 대한 상기 제1 특성을 보여준다.
도 17에서 참조도형 "▲" 및 "◆"는 각각 방전가스의 크세논 비율이 12%와 10%일 때의 상기 제1 PDP에 대한 상기 제2 특성을 보여주고, 참조도형 "■"은 상기 방전가스의 크세논 비율이 10%인 상기 제3 PDP에 대한 상기 제2 특성을 보여준다.
먼저, 도 16을 참조하면, 상기 제3 PDP의 방전개시전압은 195V였으나, 크세논 가스 비율이 10% 정도의 상기 제1 PDP의 방전개시전압은 175V로써, 제3 PDP보다 방전개시전압이 10%이상 낮아짐을 알 수 있었다.
한편, 보다 안정된 방전상태에서 상기 제1 및 제3 PDP에 대한 상기 제1 특성을 측정하기 위해, 상기 제3 PDP의 방전유지전압을 방전개시전압보다 10V 정도 더 높은 205V로 유지하면서 상기 제3 PDP에 대한 효율(lm/W)을 측정하였고, 상기 제1 PDP에 대해서는 크세논 가스의 비율을 12%정도로 높인 상태에서 202.5V의 방전유지전압에서 효율을 측정하였다. 측정 결과, 상기 제3 PDP의 효율은 1.210lm/W인 반면, 크세논 가스 비율이 12%인 상기 제1 PDP의 효율은 1.722lm/W였다. 곧, 상기제1 PDP의 효율은 상기 제3 PDP보다 42% 정도 높았다.
도 17을 참조하면, 상기 제1 및 제2 PDP에 대한 상기 제2 특성(휘도특성)의 경우, 상기 제1 PDP의 크세논 가스 비율을 12%하였을 때, 상기 제1 및 제3 PDP사이의 상기 제2 특성은 큰 차이가 없었으나, 상기 제1 PDP의 크세논 가스 비율을 10%로 하였을 때는 상기 제1 PDP의 휘도특성은 상기 제3 PDP보다 낮았다.
도 16 및 도 17을 함께 고려하면, 상기 제1 PDP의 상기 제2 특성은 상기 제3 PDP와 동등하게 유지하면서 상기 제1 특성은 상기 제3 PDP보다 높일 수 있음을 알 수 있다.
계속해서, 상기 제2 PDP의 특성들과 상기 제3 PDP의 특성들에 대한 측정실험 결과를 설명한다. 상기 측정실험에서 상기 제2 및 제3 PDP의 내부 조건들, 예를 들면 방전가스 종류, 방전가스 혼합비율, 내부 압력, 듀티(duty)율, 형광막 종류 등을 동일하게 하였다.
도 18 및 도 19는 상기 측정실험에 대한 결과는 보여준다.
도 18은 상기 제2 및 제3 PDP의 상기 제1 특성에 대한 측정 결과를 보여주고, 도 19는 상기 제2 특성에 대한 측정 결과를 보여준다.
도 18에서 참조도형 "▲"과 "◆"는 각각 상기 제2 PDP에 대한 상기 제1 특성 측정 결과와 상기 제3 PDP에 대한 상기 제1 특성 측정 결과를 나타낸다. 그리고 도 19에서 참조도형 "▲"과 "◆"는 각각 상기 제2 PDP에 대한 상기 제2 특성 측정 결과와 상기 제3 PDP에 대한 상기 제2 특성 측정 결과를 나타낸다.
먼저, 도 18을 참조하면, 상기 제2 PDP의 경우, 방전개시전압이 205V 정도인데 반해, 상기 제3 PDP의 경우, 218V로 상기 제2 PDP보다 높았다. 방전이 개시된 후, 제2 및 제3 PDP의 발광 효율은 크게 차이가 나지 않았다. 그러나, 최대 발광효율은 상기 제2 PDP가 높았으며, 최대 발광효율이 나타나는 방전유지전압도 상기 제2 PDP가 낮았다.
도 19를 참조하면, 가시청 영역의 휘도가 처음 나타나는 방전개시전압은 상기 제2 PDP가 상기 제3 PDP보다 훨씬 낮았다. 상기 제2 및 제3 PDP의 휘도를 비교하면, 상기 제3 PDP가 상기 제2 PDP보다 밝다는 것을 알 수 있다. 그러나, 상기 제2 PDP의 휘도 값을 고려할 때, 상기 제2 PDP의 휘도는 사용자에게 충분한 밝은 영상을 제공할 수 있는 휘도임을 알 수 있다.
이와 같이 상기 제2 및 제3 PDP의 상기 제2 특성을 종합적으로 고려할 때, 상기 제2 PDP의 상기 제2 특성이 상기 제3 PDP의 상기 제2 특성보다 우수함을 알 수 있다.
다음에는 상판 유전막에 디치가 형성된 본 발명의 제10 실시예에 의한 PDP와 상기 제3 PDP의 소비전력에 대해 살펴본다.
도 20a는 이에 사용된 상기 제3 PDP의 단면을 보여주고, 도 21a는 본 발명의 제10 실시예에 의한 PDP에 상응하는 PDP(이하, 제4 PDP라 함)의 단면을 보여준다.
도 21a에서 참조부호 E1과 E2는 각각 전면 유리기판(10)의 배면 유리기판(12)과 마주하는 면에 형성된 제1 및 제2 전극을 나타낸다. 제1 및 제2 전극(E1, E2)은 상술한 본 발명의 제1 내지 제10 실시예에 의한 주전극 및 보조전극으로 구성된 전극들이다. 참조번호 180은 제1 및 제2 전극(E1, E2)을 덮고, 소정깊이의 제1 그루브(GR1) 또는 제2 그루브(GR2)를 갖는 유전막을 나타낸다. 참조번호 182는 유전막(180)의 전면을 덮는 보호막을 나타낸다.
도 20a 및 도 21a를 참조하면, 상기 제3 PDP의 제1 및 제2 방전유지전극들(14a, 14b)과 상기 제4 PDP의 제1 및 제2 전극들(E1, E2)사이에 유전층이 존재한다. 따라서 상기 제3 및 제4 PDP의 상판에 기생 커패시터가 존재할 수 있는데, 상기 제3 PDP의 상판 구성과 상기 제4 PDP의 상판 구성이 다르기 때문에, 상기 제3 PDP 상판의 기생 커패시터 분포와 상기 제4 PDP 상판의 기생 커패시터 분포는 다르게 된다. 이에 따라, 상기 제3 PDP의 변위전류와 상기 제4 PDP의 변위전류는 다르게 되고, 그 결과 제3 및 제4 PDP의 소비전력은 다르게 된다.
구체적으로, 도 20b와 도 20c는 각각 방전개시전과 후에 상기 제3 PDP의 상판에 존재하는 기생 커패시터 분포를 보여주는 등가회로를 나타낸다. 여기서, Cp는 제1 및 제2 방전유지전극들(14a, 14b)과 그 사이에 존재하는 유전막(18)으로 구성되는 커패시터의 커패시턴스(이하, 제1 커패시턴스라 함)를 나타내다. 그리고 Cd는 제1 및 제2 방전유지전극들(14a, 14b)과 보호막(20)과 이들 사이에 존재하는 유전막(18)으로 구성되는 커패시터의 커패시턴스(이하, 제2 커패시턴스라 함)를 나타낸다. 또한, Cg는 제1 및 제2 방전유지전극들(14a, 14b)과 이들 사이에 존재하는 유전막(18) 및 방전영역의 가스들로 구성되는 커패시터의 커패시턴스(이하, 제3 커패시턴스라 함)를 나타낸다.
도 20b를 참조하면, 방전개시 전에 제1 내지 제3 커패시턴스(Cp, Cd, Cg)가 모두 존재하는 것을 알 수 있다. 그러나, 방전이 개시되면서 방전영역에 존재하는가스들은 도전성을 갖게 되어 상기 방전영역에는 가스 상의 유전층이 사라지게 된다. 이에 따라 방전이 개시되면서 도 20c에 도시한 바와 같이 제3 커패시턴스(Cg)는 사라지게 된다. 제1 및 제2 커패시턴스(Cp, Cd)는 방전 전후에도 변화가 없다.
계속해서, 도 21b 및 도 21c는 각각 방전개시 전과 후에 상기 제4 PDP 상판에 나타나는 기생 커패시터의 분포를 보여준다. 여기서, 참조부호 Cps는 제1 및 제2 전극들(E1, E2), 보호막(182)의 제1 그루브(GR1) 또는 제2 그루브(GR2) 측벽에 형성된 부분, 제1 및 제2 전극들(E1, E2)과 상기 보호막(182)의 상기 측벽에 형성된 부분사이에 형성된 유전막(180)으로 구성되는 커패시터의 커패시턴스(이하, 제4 커패시턴스라 함)를 나타낸다. 그리고 Cpo는 보호막(182)에 형성된 디치(ditch), 곧 제1 그루부(GR1) 또는 제2 그루브(GR2)의 측벽에 형성된 부분들과 이 부분들사이에 존재하는 방전가스로 구성되는 커패시터의 커패시턴스(이하, 제5 커패시턴스라 함)를 나타낸다. 제4 커패시턴스(Cps)는 제1 또는 제2 그루브(GR1, GR2)를 중심으로 양측에 하나씩, 모두 두 개가 존재한다.
방전개시 전에 상기 제4 PDP의 상판에는 도 21b에 도시한 바와 같이, 제2 내지 제5 커패시턴스와 관련된 커패시터가 모두 존재한다. 그리고 방전개시 후에는 제1 그루브(GR1) 또는 제2 그루브(GR2)에 존재하는 방전가스들이 도전성을 갖게 되어 제1 그루브(GR1) 또는 제2 그루브(GR2)에서 가스 상의 유전층은 사라지게 된다. 결국, 방전개시 후에 상기 제4 PDP 상판에서 제5 커패시턴스(Cpo)는 사라지게 된다.
한편, 도 20b와 도 21b를 비교하면, 방전개시 전에 상기 제3 PDP의 제1 커패시턴스(Cp)는 상기 제4 PDP의 직렬로 연결된 제4 및 제5 커패시턴스(Cps, Cpo)에 대응되는 것을 알 수 있다. 따라서 상기 제4 PDP의 제4 및 제5 커패시턴스(Cps, Cpo)의 합은 수학식 8에 나타낸 바와 같이 상기 제3 PDP의 제1 커패시턴스(Cp)보다 작다.
변위전류는 커패시턴스와 비례 관계에 있다. 때문에, 방전 개시전에 상기 제4 PDP의 제1 및 제2 전극들(E1, E2)사이에 나타나는 변위전류는 상기 제3 PDP의 제1 및 제2 방전유지전극(14a, 14b)사이에 나타나는 변위전류보다 작게 된다.
변위전류(fCV)에 비례하는 소비전력(W)은 수학식 9로 표현된다.
W = fCV2
수학식 9에서 f는 교류전압 주파수, C는 커패시턴스, V는 전극에 인가되는 교류전압을 나타낸다.
상기한 바와 같이, 방전개시 전, 상기 제4 PDP에 기생하는 커패시터의 커패시턴스 혹은 변위전류(fCV)는 상기 제3 PDP에 기생하는 커패시터의 커패시턴스 혹은 변위전류보다 작다. 따라서 수학식 9로부터 상기 제4 PDP의 소비전력이 상기 제3 PDP보다 작아짐을 알 수 있다.
다음, 본 발명자는 방전유지전극에 보조전극으로써 저항체를 구비하였을 때와 그렇지 않았을 때의 방전개시전압의 변화를 살펴보기 위해 제1 시뮬레이션을 실시하였다. 또한, 본 발명자는 상판 유전막에 형성된 디치와 방전개시전압의 상관 관계를 살펴보기 위해 제2 시뮬레이션을 실시하였다.
상기 제1 시뮬레이션에서 본 발명자는 종래 기술에 의한 PDP로써 도 22에 도시한 제1 시뮬레이션 PDP를 사용하였다. 그리고 방전유지전극에 상술한 저항체를 구비하는 본 발명의 PDP로써 도 23에 도시한 제2 시뮬레이션 PDP를 사용하였다.
도 22에서 참조번호 194와 196은 제1 간격(D1)으로 이격된 방전유지전극들을 나타내고, 참조번호 190은 한 면에 이러한 방전유지전극들(194, 196)이 형성된 상판 유전막을 나타내다. 상기 한 면과 마주하는 상판 유전막(190)의 다른 면에 보호막(198)이 형성되어 있다. 보호막(198)으로부터 PDP의 방전공간에 대응되는 거리만큼 이격된 위치에 하판 유전막(192)이 형성되어 있다. 하판 유전막(192)의 보호막(198)과 마주하는 면은 형광막(200)으로 덮여 있다.
도 23에 도시한 상기 제2 시뮬레이션 PDP는 도 22에 도시한 상기 제1 시뮬레이션 PDP와 동일한 구성을 갖는다. 상기 제1 및 제2 시뮬레이션 PDP의 유일한 차이점은 상기 제2 시뮬레이션 PDP의 방전유지전극들(200, 202)이 상기 제1 시뮬레이션 PDP의 방전유지전극들(194, 196)이 이격된 제1 간격(D1)보다 좁은 제2 간격(D2)으로 이격되어 있다는 것이다. 제2 간격(D2)은 상술한 본 발명의 실시예에 의한 제1 내지 제10 실시예에 의한 PDP의 서로 다른 방전유지전극에 구비된 저항체들 사이의 간격에 대응된다.
본 제1 시뮬레이션에서 본 발명자는 도 22 및 도 23에 도시한 상기 제1 및제2 시뮬레이션 PDP의 상판 및 하판 유전막(190, 192)의 두께를 30㎛로 하였고, 유전율이 12인 유전물질을 사용하였다. 그리고 방전유지전극들(194, 196, 200, 202)의 폭은 320㎛로 하였다. 또한, 제1 간격(D1)은 80㎛로 하였고, 제2 간격(D2)은 20㎛로 하였다. 또한, 각 방전유지전극들(194, 196, 200, 202)에 인가되는 전압의 펄스폭은 5㎲가 되게 하였다. 또한, 본 발명자는 상기 제1 및 제2 시뮬레이션 PDP의 방전가스로써 네온-크세논(Ne+Xe) 혼합가스를 사용하였는데, 시뮬레이션 과정에서 크세논의 비율을 각각 5%, 10% 및 30%로 변화시켰다. 이때, 압력은 505토르(torr)로 유지하였다.
아래의 표 1은 상기 제1 및 제2 시뮬레이션 PDP에 대한 방전개시전압 측정 결과를 나타낸다.
크세논(Xe)비율PDP 구분 5% 10% 30%
제1 시뮬레이션 PDP 216V 237V 326V
제2 시뮬레이션 PDP 198V 216V 284V
표 1을 참조하면, 크세논의 비율과 무관하게 상기 제2 시뮬레이션 PDP의 방전개시전압이 상기 제1 시뮬레이션 PDP의 방전개시전압보다 낮다는 것을 알 수 있다.
이것은 곧 방전유지전극에 상술한 본 발명의 저항체를 구비하는 경우, 종래보다 낮은 전압에서 방전을 일으킬 수 있음을 의미한다. 이러한 결과는 또한 상기 제2 시뮬레이션 PDP의 방전개시전압을 상기 제1 시뮬레이션 PDP의 방전개시전압과 동일하게 하는 경우, 상기 제2 시뮬레이션 PDP의 크세논 비율을 상기 제1 시뮬레이션 PDP의 크세논 비율보다 높일 수 있음을 의미한다.
크세논 비율이 높을 경우, 발광효율이 향상된다. 따라서, 방전개시전압이 동일할 경우, 상기 제2 시뮬레이셔 PDP의 발광효율은 상기 제1 시뮬레이션 PDP보다 향상된다.
계속해서, 상기 제2 시뮬레이션에 대해 설명한다.
상기 제2 시뮬레이션에서 본 발명자는 종래 기술에 대응되는 PDP로써 도 24에 도시한 제3 시뮬레이션 PDP를 사용하였다. 그리고 방전유지전극에 상술한 저항체를 구비하고, 이러한 방전유지전극을 덮은 유전막에 디치(ditch)가 형성된 본 발명의 PDP로써 도 25에 도시한 제4 시뮬레이션 PDP를 사용하였다. 도 24 및 도 25에서, 상기 제1 시뮬레이션에 사용된 부재와 동일한 부재에 대해서는 동일한 참조번호를 사용하였다.
상기 제3 시뮬레이션 PDP는 도 24에서 볼 수 있듯이, 상기 제1 시뮬레이션 PDP와 동일한 것이다. 따라서 상기 제3 시뮬레이션 PDP에 대한 설명은 생략한다.
도 25에 도시한 상기 제4 시뮬레이션 PDP는 상판 유전막(190)의 한 면에 두 개의 방전유지전극(204, 206)을 구비한다. 상기 두 방전유지전극들(204, 206)은 제2 간격(D2, 도 23 참조)으로 이격되어 있다. 상판 유전막(190)의 두 방전유지전극들(204, 206)사이에 디치 혹은 그루브(208)가 형성되어 있다. 상판 유전막(190)의 상기 한 면과 마주하는 면에 그루브(208)의 전면을 덮는 보호막(198)이 형성되어 있다. 상기 제4 시뮬레이션 PDP의 나머지 부분은 상기 제2 시뮬레이션 PDP와 동일하다.
본 제2 시뮬레이션에서 본 발명자는 상기 제3 및 제4 시뮬레이션 PDP에서 각각의 상판 및 하판 유전막(190, 192)의 두께, 유전물질, 방전유지전극들(194, 196, 206, 206)의 폭, 각 방전유지전극들(194, 196, 204, 206)에 인가되는 전압의 펄스폭, 방전가스종류, 방전가스에 포함된 크세논 가스의 비율을 동일하게 하였다. 또한, 시뮬레이션 과정에서 크세논 가스의 비율을 각각 5%, 10% 및 30%로 변화시켰다. 이때, 압력은 505토르(torr)로 유지하였다.
아래의 표 2는 상기 제3 및 제4 시뮬레이션 PDP에 대한 방전개시전압 측정 결과를 나타낸다.
크세논(Xe)비율PDP 구분 5% 10% 30%
제3 시뮬레이션 PDP 216V 237V 326V
제4 시뮬레이션 PDP 162V 170V 198V
표 2를 참조하면, 상기 제4 시뮬레이션 PDP의 방전개시전압이 상기 제3 시뮬레이션 PDP의 방전개시전압보다 훨씬 낮다는 것을 알 수 있다. 특히, 표 1과 표 2를 비교하면, 상기 제4 시뮬레이션 PDP의 방전개시전압이 상기 제2 시뮬레이션 PDP의 전압보다도 훨씬 낮다는 것을 알 수 있다.
이러한 결과로부터 방전유지전극에 방전유지전극보다 간격이 좁은 저항체를 구비함과 동시에 상기 방전유지전극 및 상기 저항체를 덮는 유전막에 그루브(208)를 구비하는 경우, 해당 PDP의 방전개시전압은 상기 저항체와 상기 그루브를 구비하지 않는 종래의 PDP는 물론, 상기 저항체만을 구비하는 PDP보다도 낮아진다는 것을 알 수 있다.
이에 따라, 상기 제4 시뮬레이션 PDP의 경우, 상기 제3 시뮬레이션 PDP보다 낮은 전압에서 방전을 개시하면서 방전가스 중 크세논 가스의 비율은 높일 수 있어, 결과적으로 낮은 방전개시전압에서 보다 높은 발광효율을 얻을 수 있다.
다음에는 상술한 본 발명의 실시예에 의한 PDP의 제조방법, 특히 방전유지전극의 제조방법에 대해 설명한다. 이때, 상기 제1 내지 제8 방전유지전극은 주 전극으로, 상기 여러 저항체들은 보조전극으로 기재한다. 그리고 상기 주 전극과 보조전극을 모두 포함하는 경우, 방전유지전극이라 기재한다.
도 26을 참조하면, 먼저 세정된 깨끗한 전면 유리기판을 준비한다(200). 다음, 상기 전면 유리기판 상에 광 투과율이 높고 방전유지전극으로 사용하기에 적합한 투명전극 물질층, 예컨대 인듐 틴 옥사이드(ITO)층을 형성한다(210). 상기 투명전극 물질층을 패터닝하여 이중 갭을 갖는 방전유지전극(sustaining electrode)을 형성한다(220).
이때, 상기 방전유지전극은 도 4 내지 도 12에 도시한 저항체들이 형성될 공간을 포함하고, 상기 공간에 상기 저항체들이 형성된 것이다. 곧, 상기 방전유지전극은 전류의 대부분이 흐르는, 상기 공간을 포함하는 주 전극(상기 제1 내지 제8 방전유지전극들 중 선택된 어느 하나)과 상기 공간에 상기 주 전극과 연결되는 보조전극(상기 제1 내지 제20 저항체들 중 선택된 어느 하나)을 포함하도록 형성한다. 상기 주 전극과 보조전극은 동시에 형성하는 것이 바람직하고, 또한 상기 주 전극 및 보조전극은 일체화되도록 형성하는 것이 바람직하다. 또 인접한 두 개의 주 전극들사이의 갭이 각각의 주 전극들에 구비된 보조전극들사이의 갭보다 크게하여, 상기 이웃한 방전유지전극들이 이중 갭을 갖도록 형성하는 것이 바람직하다.
이러한 특징을 갖는 방전유지전극은 상기 투명전극 물질층을 형성한 다음, 그 위에 도포된 감광막을 패터닝하는 과정에 상기 특징을 반영함으로써 얻을 수 있다. 곧, 상기 감광막을 패터닝하는 과정에 상기 방전유지전극이 갖는 특징을 반영함으로써, 상기 특징을 갖는, 곧 상기 방전유지전극과 동등한 형상의 감광막 패턴이 형성되고, 이러한 감광막 패턴을 식각 마스크로 하여 상기 투명전극 물질층을 식각함으로써 상기 유기 기판 상에 상기한 특징을 갖는 방전유지전극이 형성된다.
한편, 상기 방전유지전극을 형성하는 단계(220)에서, 도 4 내지 도 12에 도시한 방전유지전극들외에 이들을 조합한 방전유지전극들이 형성될 수 있다. 예를 들면, 두 개의 방전유지전극들 중 한쪽은 도 4에 도시한 제1 방전유지전극(40) 및 제1 저항체(52a, 52b)를 포함하도록 형성하고, 다른 쪽은 도 5 내지 도 12에 도시한 방전유지전극들 중 선택된 어느 하나와 상기 제2 내지 제18 저항체들 중 선택된 어느 하나를 포함하도록 형성할 수 있다.
계속해서, 상기 유리기판 상에 상기한 바와 같은 방전유지전극을 형성한 다음, 상기 방전유지전극 상에 버스전극을 상기 방전유지전극과 평행하게 형성한다(230). 상기 방전유지전극사이에 블랙 스트라이프(미도시)를 하고, 상기 방전유지전극, 버스전극 및 블랙 스트라이프를 덮는 유전막(168, 도 14 참조)을 형성한다. 유전막(168)은 도 14에 도시한 바와 같이 단일층으로 형성할 수도 있고, 도 15에 도시한 바와 같이 제1 및 제2 유전막(172, 174)을 순차적으로 형성하여 복층으로 형성할 수도 있다. 이후, 도 14에 도시한 바와 같이 유전막(168)에 제1 그루브(GR1)를 형성하거나 도 15에 도시한 바와 같이 유전막(168)에 제2 그루브(GR2)를 형성한다. 제1 및 제2 그루브(GR1, GR2)는 저항체(160a, 162a)가 노출되지 않는 범위내에서 가능한 깊게 형성하는 것이 바람직하다. 따라서, 제2 그루브(GR2)는 제1 유전막(172)이 노출되도록 형성하는 것이 바람직하나, 제1 유전막(172) 쪽으로 더 깊게 형성할 수도 있다. 유전막(168)에 형성된 제1 그루브(GR1) 또는 제2 그루브(GR2)는 일반적인 사진식각공정으로 쉽게 형성할 수 있다.
이후의 공정들, 예컨대 제1 그루브(GR1) 또는 제2 그루브(GR2)가 형성된 유전막(168) 상으로 보호막을 형성하는 공정, 실 라인(seal line) 프린팅 공정, 보호막 형성 공정 등을 비롯해서 배면 유리기판패널을 형성하는 공정과 상기 전면 및 배면 유리기판패널의 봉합하는 공정, 플라즈마 형성용 가스 주입 공정 등과 후속 패키지 공정 등은 통상적인 절차에 따라 진행한다. 다만, 상기 플라즈마 형성용 가스로는 혼합가스(Ne+Xe)를 사용하되, 크세논(Xe) 가스의 비율이 4％∼20％인 것을 사용하는 것이 바람직하다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 상기한 바와 다른 형태의 보조전극(저항체)을 구비할 수 있을 것이다. 예를 들면, 방전유지전극에 별도로 형성된 홈에 보조전극을 구비하는 대신, 도 2에 도시한 바와 같은 종래의 홈이 형성되지 않은 방전유지전극(14a, 14b)에 본 발명의 저항체를 구비할 수 있을 것이다. 곧, 방전유지전극(14a)의 끝에 방전유지전극(14b)을 향하는 저항체를구비하고, 방전유지전극(14b)의 끝에 방전유지전극(14a)을 향하는 저항체를 구비할 수 있을 것이다. 이때, 상기 각 저항체는 서로 마주하도록 구비할 수도 있고, 서로 엇갈리게 구비할 수도 있을 것이다. 또 한쪽 방전유지전극에 상기한 바와 같이 홈이 없이 저항체를 구비하고, 이에 마주하는 방전유지전극에 홈을 형성하고, 상기 홈에 저항체를 구비할 수도 있을 것이다. 또한, 그루브를 한 개의 저항체 바로 위에만 형성할 수도 있을 것이다. 이와 같이 본 발명은 다양하게 변형할 수 있기 때문에, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명의 PDP에 있어서 각각의 방전유지전극은 방전개시 후 대부분의 전류가 흐르게 되는 주 전극과 저 전압 방전을 위한 것으로 고저항의 보조전극(저항체)으로 구성된다. 아울러, 상기 주 전극 및 보조 전극을 덮는 유전막의 상기 보조전극 바로 위쪽에 디치 혹은 그루브가 형성되어 있다. 상기 보조전극간의 간격은 상기 주 전극간의 간격보다 좁다. 따라서, 방전개시전압을 종래보다 낮출 수 있다. 특히, 방전전압이 인가되면서 상기 그루브에 강한 전기장이 형성되고, 이러한 전기장으로 인해 상기 그루브에 존재하는 방전가스는 쉽게 방전될 수 있다. 따라서, 상기 보조전극과 상기 그루브를 모두 구비하는 본 발명의 PDP의 경우, 방전개시전압은 더욱 낮아지게 된다. 이와 함께 본 발명의 PDP는 주 전극들사이의 갭이 종래의 방전유지전극들사이의 갭처럼 넓다. 그래서, 본 발명의 PDP는 방전개시전압을 종래의 PDP에 비해 적어도 20V 이상 크게 낮추면서 휘도나 발광효율등이 저하되는 것은 방지할 수 있는 이점을 갖고 있다.

Claims (55)

  1. 전면 및 배면유리기판을 구비하고, 상기 전면 유리기판의 상기 배면 유리기판과 마주하는 면상에 복수의 방전유지전극들과 상기 복수의 방전유지전극들 상에 형성된 버스전극들과 복수의 방전유지전극 및 버스전극들을 덮는 제1 유전층 및 보호막을 구비하고, 상기 배면 유리기판의 상기 전면 유리기판과 마주하는 면상에 복수의 데이터 라인들과 상기 데이터 라인들을 덮는 제2 유전층과 상기 제2 유전층 상에 주어진 간격으로 형성된 격벽들과 상기 격벽들사이의 상기 제2 유전층 상에 형성된 형광층을 구비하며, 상기 전면 및 배면유리기판사이에 플라즈마 형성용 가스가 존재하는 플라즈마 디스플레이 패널에 있어서,
    상기 복수의 방전유지전극들 중 선택된 어느 하나의 방전유지전극(이하, 제1 방전유지전극)과 이에 마주하는 방전유지전극(이하, 제2 방전유지전극)은 효율저하없이 방전전압을 감소시키기 위한 것으로 저전압으로 방전이 개시되도록 하고, 이후 상기 저전압 방전이 중지되도록 하는 이중 갭(gap)을 갖도록 구비된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서, 상기 제1 방전유지전극은,
    방전개시 후 방전을 유지하는 제1 주 전극; 및
    상기 제1 주 전극과 일체로 연결된, 상기 방전을 개시하는데 사용되는 제1보조전극으로 구성된 것이되,
    상기 제1 보조전극은 적어도 30Ω의 저항체인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제2 방전유지전극은,
    방전개시 후 방전을 유지하기 위한 제2 주 전극; 및
    상기 제2 주 전극과 일체로 연결된, 상기 방전을 개시하는데 사용되는 제2 보조전극으로 구성된 것이되,
    상기 제2 보조전극은 적어도 30Ω의 저항체인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 2 항에 있어서, 상기 제1 주 전극에 상기 제1 보조전극이 구비되는 제1 홈이 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 4 항에 있어서, 상기 제1 홈은 상기 격벽가까이 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제 4 항 또는 제 5 항에 있어서, 상기 제1 홈의 입구는 안쪽보다 좁은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제 4 항 또는 제 5 항에 있어서, 상기 제1 보조전극은 상기 제1 홈에 속하는 몸체와 상기 몸체가 상기 제1 및 제2 방전유지전극사이로 연장된 부분인 종단부로 구성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제 6 항에 있어서, 상기 제1 보조전극은 상기 제1 홈에 속하는 몸체와 상기 몸체가 상기 제1 및 제2 방전유지전극사이로 연장된 부분인 종단부로 구성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  9. 제 7 항에 있어서, 상기 제1 보조전극의 몸체는 지그재그 혹은 요철형인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  10. 제 8 항에 있어서, 상기 제1 보조전극의 몸체는 지그재그 혹은 요철형인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  11. 제 7 항에 있어서, 상기 제1 보조전극의 종단부는 상기 제1 방전유지전극 상에 형성된 버스전극과 평행하거나 수직한 것을 특징으로 하는 플라즈마 디스플레이 패널.
  12. 제 8 항에 있어서, 상기 제1 보조전극의 종단부는 상기 제1 방전유지전극 상에 형성된 버스전극과 평행하거나 수직한 형태 또는 첨두형인 것을 특징으로 하는플라즈마 디스플레이 패널.
  13. 제 3 항에 있어서, 상기 제2 주 전극에 상기 제2 보조전극이 구비되는 제2 홈이 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  14. 제 13 항에 있어서, 상기 제2 홈은 상기 격벽가까이 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  15. 제 13 항 또는 제 14 항에 있어서, 상기 제2 홈의 입구는 안쪽보다 좁은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  16. 제 13 항 또는 제 14 항에 있어서, 상기 제2 보조전극은 상기 제2 홈에 속하는 몸체와 상기 몸체가 상기 제1 및 제2 방전유지전극사이로 연장된 부분인 종단부로 구성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  17. 제 15 항에 있어서, 상기 제2 보조전극은 상기 제2 홈에 속하는 몸체와 상기 몸체가 상기 제1 및 제2 방전유지전극사이로 연장된 부분인 종단부로 구성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  18. 제 16 항에 있어서, 상기 제2 보조전극의 몸체는 지그재그 혹은 요철형인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  19. 제 17 항에 있어서, 상기 제2 보조전극의 몸체는 지그재그 혹은 요철형인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  20. 제 16 항에 있어서, 상기 제2 보조전극의 종단부는 상기 제2 방전유지전극 상에 형성된 버스전극과 평행하거나 수직한 형태 또는 첨두형인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  21. 제 17 항에 있어서, 상기 제1 보조전극의 종단부는 상기 제2 방전유지전극 상에 형성된 버스전극과 평행하거나 수직한 것을 특징으로 하는 플라즈마 디스플레이 패널.
  22. 제 13 항에 있어서, 상기 제1 주 전극에 상기 제1 보조전극이 구비되는 제1 홈이 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  23. 제 22 항에 있어서, 상기 제1 및 제2 홈들은 상하 대칭적으로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  24. 제 22 항에 있어서, 상기 제1 및 제2 홈들은 대각대칭으로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  25. 제 2 항에 있어서, 상기 제1 보조전극은 상기 제1 주 전극의 끝에 상기 제2 방전유지전극을 향하도록 구비된 제1 저항체인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  26. 제 3 항에 있어서, 상기 제2 보조전극은 상기 제2 주 전극의 끝에 상기 제1 방전유지전극을 향하도록 구비된 제2 저항체인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  27. 제 26 항에 있어서, 상기 제1 보조전극은 상기 제1 주 전극의 끝에 상기 제2 방전유지전극 또는 상기 제2 저항체를 향하도록 구비된 제1 저항체인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  28. 제 1 항에 있어서, 상기 플라즈마 형성용 가스는 네온(Ne)과 크세논(Xe)을 함유하는 혼합가스이되, 상기 크세논의 비율이 4％∼20％인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  29. 제 2 항에 있어서, 상기 제1 유전층의 상기 제1 보조전극 위쪽에 그루브가 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  30. 제 29 항에 있어서, 상기 제1 유전층은 유전율이 서로 다른 두 유전층으로 구성되어 있고, 상기 그루브는 아래에 형성된 유전층이 노출되도록 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  31. 제 3 항에 있어서, 상기 제1 유전층의 상기 제1 및 제2 보조전극 위쪽에 그루브가 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  32. 제 31 항에 있어서, 상기 제1 유전층은 유전율이 서로 다른 두 유전층으로 구성되어 있고, 상기 그루브는 아래에 형성된 유전층이 노출되도록 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  33. 제 4 항에 있어서, 상기 제1 홈은 상기 격벽 바로 위쪽에 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  34. 제 13 항에 있어서, 상기 제2 홈은 상기 격벽 바로 위쪽에 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  35. 전면 및 배면유리기판을 구비하고, 상기 전면 유리기판의 상기 배면 유리기판과 마주하는 면상에 복수의 방전유지전극들과 상기 복수의 방전유지전극들 상에형성된 버스전극들과 복수의 방전유지전극 및 버스전극들을 덮는 제1 유전층 및 보호막을 구비하고, 상기 배면 유리기판의 상기 전면 유리기판과 마주하는 면상에 복수의 데이터 라인들과 상기 데이터 라인들을 덮는 제2 유전층과 상기 제2 유전층 상에 주어진 간격으로 형성된 격벽들과 상기 격벽들사이의 상기 제2 유전층 상에 형성된 형광층을 구비하며, 상기 전면 및 배면유리기판사이에 플라즈마 형성용 가스가 존재하는 플라즈마 디스플레이 패널에 있어서,
    마주하는 두 방전유지전극들 중 적어도 하나가 방전을 유지하기 위한 주 전극 및 및 효율저하없이 저전압 방전개시를 위한 고저항성의 보조전극으로 구성되고,
    상기 보조전극은 적어도 일부가 상기 두 방전유지전극들 사이에 존재하도록 상기 주 전극에 연결된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  36. 제 35 항에 있어서, 상기 보조전극은 지그재그 또는 요철형의 몸체와 이것의 일부가 상기 두 방전유지전극들사이로 연장된 종단부로 구성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  37. 제 36 항에 있어서, 상기 주 전극에 상기 보조전극의 몸체가 위치할 수 있도록 홈이 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  38. 제 36 항에 있어서, 상기 종단부는 마주하는 방전유지전극과 평행하게 또는수직하게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  39. 제 37 항에 있어서, 상기 홈의 입구는 홈 안쪽보다 좁게 된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  40. 제 35 항에 있어서, 상기 보조전극은 전체가 상기 두 방전유지전극들 사이에 위치하도록 상기 주 전극의 끝에 연결된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  41. 제 35 항에 있어서, 상기 보조전극 바로 위쪽의 상기 제1 유전층에 소정 깊이의 그루브가 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  42. 제 41 항에 있어서, 상기 제1 유전층은 유전율이 서로 다른 두 유전층이 순차적으로 적층된 것이고, 상기 그루브는 아래에 형성된 유전층이 노출되도록 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  43. 제 37 항에 있어서, 상기 홈은 상기 격벽 바로 위쪽에 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  44. 전면 및 배면유리기판을 구비하고, 상기 전면유리기판의 상기 배면유리기판과 마주하는 면상에 복수의 방전유지전극들과 상기 복수의 방전유지전극들 상에 형성된 버스전극들과 복수의 방전유지전극 및 버스전극들을 덮는 제1 유전층 및 보호막을 구비하고, 상기 배면유리기판의 상기 전면유리기판과 마주하는 면상에 복수의 데이터 라인들과 상기 데이터 라인들을 덮는 제2 유전층과 상기 제2 유전층 상에 주어진 간격으로 형성된 격벽들과 상기 격벽들사이의 상기 제2 유전층 상에 형성된 형광층을 구비하며, 상기 전면 및 배면유리기판사이에 플라즈마 형성용 가스가 존재하는 플라즈마 디스플레이 패널의 제조방법에 있어서,
    상기 방전유지전극들을 두 개씩 서로 마주하도록 형성하되, 상기 마주하는 두 방전유지전극사이에 효율저하없이 방전전압을 감소시키기 위한 것으로 저전압으로 방전이 개시되도록 하고, 이후 상기 저전압 방전이 중지되도록 하는 이중 갭이 존재하도록 형성하는 것을 특징으로 하는 플라즈마 디스플레이 제조방법.
  45. 제 44 항에 있어서, 상기 두 방전유지전극사이에 이중 갭이 존재하도록 형성하는 단계는,
    상기 전면유리기판의 상기 배면유리기판과 마주하는 면상에 상기 방전유지전극을 형성하기 위한 투명전극 물질층을 형성하는 제1 단계;
    상기 투명전극 물질층 상에 감광막을 도포하는 제2 단계;
    상기 감광막을 상기 방전유지전극들과 동등한 패턴이 되도록 패터닝하되, 마주하는 두 패턴이 이중 갭을 갖도록 패터닝하는 제3 단계;
    상기 감광막 패턴을 식각 마스크로 하여 상기 투명전극 물질층을 식각하는제4 단계; 및
    상기 감광막 패턴을 제거하는 제5 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널 제조방법.
  46. 제 44 항에 있어서, 상기 두 방전유지전극들 중 적어도 하나는,
    방전개시 후 방전을 유지하기 위한 주 전극; 및
    상기 방전을 개시하는데 사용되는 고저항성의 보조전극을 포함하도록 형성하되,
    상기 주 전극 및 보조전극을 일체로 동시에 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널 제조방법.
  47. 제 46 항에 있어서, 상기 주 전극에 홈을 형성하고, 상기 보조전극은 상기 홈에 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널 제조방법.
  48. 제 46 항에 있어서, 상기 보조전극이 상기 두 방전유지전극사이에 위치하도록 상기 주 전극 끝에 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널 제조방법.
  49. 제 47 항에 있어서, 상기 보조전극은 상기 홈의 안쪽에 형성되는 몸체와 상기 몸체의 일부가 상기 홈 밖으로 돌출되어 상기 두 방전유지전극들사이로 연장된부분인 종단부를 포함하도록 형성하되, 상기 몸체는 지그재그 혹은 요철형으로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널 제조방법.
  50. 제 49 항에 있어서, 상기 종단부는 상기 버스전극과 평행하거나 수직한 형태 또는 첨두형으로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널 제조방법.
  51. 제 47 항, 제 49 항 또는 제 50 항에 있어서, 상기 주 전극을 형성할 때, 상기 홈의 입구가 홈 안쪽보다 좁게 되도록 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널 제조방법.
  52. 제 46 항 내지 제 50 항 중 어느 한 항에 있어서, 상기 보조전극을 상기 두 방전유지전극 모두에 형성하는 경우, 상기 보조전극은 상하 또는 대각 대칭이 되도록 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널 제조방법.
  53. 제 44 항에 있어서, 상기 제1 유전층의 상기 이중 갭 바로 위쪽에 형성된 부분에 그루브를 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널 제조방법.
  54. 제 53 항에 있어서, 상기 제1 유전층은 유전율이 서로 다른 두 유전층을 순차적으로 적층하여 형성하되, 상기 그루브는 아래에 형성된 유전층이 노출되도록형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널 제조방법.
  55. 제 47 항에 있어서, 상기 홈은 상기 격벽 바로 위쪽에 위치하도록 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020030051631A 2002-12-31 2003-07-25 이중 갭을 갖는 방전유지전극을 구비하는 플라즈마디스플레이 패널 및 그 제조방법 KR20040062383A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE60323453T DE60323453D1 (de) 2002-12-31 2003-12-23 Plasmaanzeigetafel mit Aufrechterhaltungselektroden mit Doppelspalt
EP03258214A EP1435638B1 (en) 2002-12-31 2003-12-23 Plasma display panel including sustain electrodes having double gap
JP2003435129A JP2004214200A (ja) 2002-12-31 2003-12-26 二重ギャップを有する放電維持電極を備えるプラズマディスプレイパネル及びその製造方法
US10/747,120 US7154221B2 (en) 2002-12-31 2003-12-30 Plasma display panel including sustain electrodes having double gap and method of manufacturing the panel
CNB2003101249136A CN100346439C (zh) 2002-12-31 2003-12-31 包括具有双重间隙的维持电极的等离子体显示面板及制法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020020087946 2002-12-31
KR20020087946 2002-12-31

Publications (1)

Publication Number Publication Date
KR20040062383A true KR20040062383A (ko) 2004-07-07

Family

ID=37353779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030051631A KR20040062383A (ko) 2002-12-31 2003-07-25 이중 갭을 갖는 방전유지전극을 구비하는 플라즈마디스플레이 패널 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20040062383A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590090B1 (ko) * 2004-08-04 2006-06-14 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100659073B1 (ko) * 2004-11-22 2006-12-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100684745B1 (ko) * 2004-10-26 2007-02-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100684746B1 (ko) * 2004-10-26 2007-02-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100787424B1 (ko) * 2004-11-22 2007-12-26 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590090B1 (ko) * 2004-08-04 2006-06-14 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100684745B1 (ko) * 2004-10-26 2007-02-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100684746B1 (ko) * 2004-10-26 2007-02-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100659073B1 (ko) * 2004-11-22 2006-12-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100787424B1 (ko) * 2004-11-22 2007-12-26 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Similar Documents

Publication Publication Date Title
JP2004214200A (ja) 二重ギャップを有する放電維持電極を備えるプラズマディスプレイパネル及びその製造方法
US20010015623A1 (en) Surface-discharge type display device with reduced power consumption
JP3501726B2 (ja) プラズマディスプレイパネル
JP3729318B2 (ja) プラズマディスプレイパネル
JP3115884B2 (ja) プラズマディスプレイパネル及びその駆動方法
KR20040062383A (ko) 이중 갭을 갖는 방전유지전극을 구비하는 플라즈마디스플레이 패널 및 그 제조방법
KR100730171B1 (ko) 디스플레이 장치 및 그 제조방법
KR100719552B1 (ko) 플라즈마 디스플레이 패널
KR100922747B1 (ko) 플라즈마 디스플레이 패널
KR100637230B1 (ko) 플라즈마 디스플레이 패널
KR100590104B1 (ko) 플라즈마 디스플레이 패널
KR100647618B1 (ko) 플라즈마 디스플레이 패널
KR100708709B1 (ko) 플라즈마 디스플레이 패널
KR20000009188A (ko) 플라즈마 디스플레이 패널
KR100603363B1 (ko) 플라즈마 디스플레이 패널
KR100592297B1 (ko) 플라즈마 디스플레이 패널
KR100592299B1 (ko) 플라즈마 디스플레이 패널
KR100592251B1 (ko) 플라즈마 디스플레이 패널의 상판 제조 방법
KR100353954B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR100956608B1 (ko) 대향방전 ａｃ ｐｄｐ 구조 및 그 제조방법
KR100719573B1 (ko) 플라즈마 디스플레이 패널
KR100647625B1 (ko) 플라즈마 디스플레이 패널 및 이를 구비한 평판 표시 장치
KR100844838B1 (ko) 플라즈마 디스플레이 패널 및 그의 유지전극쌍 제조방법
KR19990069151A (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR20070042007A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application