KR20040061848A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
KR20040061848A
KR20040061848A KR1020020088148A KR20020088148A KR20040061848A KR 20040061848 A KR20040061848 A KR 20040061848A KR 1020020088148 A KR1020020088148 A KR 1020020088148A KR 20020088148 A KR20020088148 A KR 20020088148A KR 20040061848 A KR20040061848 A KR 20040061848A
Authority
KR
South Korea
Prior art keywords
diffusion barrier
semiconductor device
dielectric film
film
forming
Prior art date
Application number
KR1020020088148A
Other languages
Korean (ko)
Inventor
황순홍
김종관
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020088148A priority Critical patent/KR20040061848A/en
Publication of KR20040061848A publication Critical patent/KR20040061848A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE: A method for manufacturing a semiconductor device is provided to improve capacitance and to remove leakage current by forming a diffusion barrier layer between a dielectric film and lower and upper electrodes. CONSTITUTION: The first oxide layer(23), a lower electrode(25) and the second oxide pattern(27) are sequentially formed on a substrate(21). A dielectric film(29) and an upper electrode are sequentially formed on the resultant structure, thereby forming a capacitor. At the time, a diffusion barrier layer(31) is formed between the lower electrode and the dielectric film or the dielectric film and the upper electrode.

Description

반도체 소자의 제조방법{Method for manufacturing semiconductor device}Method for manufacturing semiconductor device

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 캐패시터 구조에 있어서의 유전막과 상부 또는 하부전극과의 사이에 확산방지막을 형성하여 캐패시터의 누설전류와 캐패시턴스를 보장되게 함으로써 반도체 소자의 제조공정 수율향상과 소자의 특성에 기여할 수 있는 반도체 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device. In particular, a diffusion barrier is formed between a dielectric film and an upper or lower electrode in a capacitor structure of a semiconductor device to ensure the leakage current and capacitance of the capacitor. The present invention relates to a method for manufacturing a semiconductor device that can contribute to process yield improvement and device characteristics.

반도체 소자의 집적도가 점점 증가함에 따라 고유전막을 적용하는 캐패시터 구조가 요구되고 있는 실정이며, 이에 따라 금속 유기화합물이나 금속산화물 등과 같은 유전막이 적용되고 있거나 연구되어지고 있다.As the degree of integration of semiconductor devices increases, a capacitor structure for applying a high dielectric film is required. Accordingly, a dielectric film such as a metal organic compound or a metal oxide has been applied or studied.

도 1 은 MIS(Metal Insulator Silicon), MIM(Metal Insulator Metal) 구조를 갖는 캐패시터 중의 하나를 도시한 것으로, 도시된 바와 같이, 절연막(11)으로 탄탈륨산화막(Ta2O5)을 사용하고, 상부전극(13)으로 금속인 TiN을 사용하였을 때 발생하는 문제점을 도시한 도면이다.FIG. 1 illustrates one of a capacitor having a metal insulator silicon (MIS) and a metal insulator metal (MIM) structure. As shown in FIG. 1, a tantalum oxide film (Ta 2 O 5 ) is used as the insulating film 11, and FIG. 3 illustrates a problem that occurs when TiN, which is a metal, is used as the electrode 13.

상기 절연막(11)과 상부전극 또는 하부전극(13)의 두 층간에 화학반응이 일어나 서멀버짓(thermal budget)이 발생하게 된다. 도시된 구조에서 탄탈륨산화막(Ta2O5)과 상부전극(13)의 사이에 TiOx 층(15,17)이 형성된다.A chemical reaction occurs between two layers of the insulating layer 11 and the upper electrode or the lower electrode 13 to generate a thermal budget. In the illustrated structure, TiOx layers 15 and 17 are formed between the tantalum oxide film Ta 2 O 5 and the upper electrode 13.

즉, 유전막으로 금속유기나 금속산화물을 사용할 경우 3차원 기하학적 구조를 가지는 캐패시터에서 유전막 자체의 도포성이 좋지 않게 되고, 이 경우 소자특성의 열화를 넘어 소자의 패일(fail)이 나기도 한다. 따라서 유전막과 상, 하부 전극 사이의 반응을 억제하여 특성 열화를 방지하는 기술이 요구된다.That is, when metal organic or metal oxide is used as the dielectric film, the coating property of the dielectric film itself becomes poor in a capacitor having a three-dimensional geometric structure, and in this case, the device may fail due to deterioration of device characteristics. Therefore, there is a need for a technique of preventing a deterioration of characteristics by suppressing a reaction between the dielectric film and the upper and lower electrodes.

따라서 상기한 종래의 문제점을 해결하기 위한 것으로, 본 발명은 캐패시터 유전막과 상하부 전극 사이에 확산방지막을 형성하되, 상기 확산방지막으로 확산 방지 특성이 우수한 삼상계 물질을 사용하거나 기존의 확산방지막에 확산억제물질을 스터핑함으로써 캐패시터의 누설전류와 캐패시턴스를 보장받아 반도체 소자의 제조공정 수율 향상 및 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.Therefore, the present invention is to solve the above problems, the present invention is to form a diffusion barrier between the capacitor dielectric layer and the upper and lower electrodes, using a three-phase material having excellent diffusion prevention characteristics as the diffusion barrier or diffusion suppression in the existing diffusion barrier It is an object of the present invention to provide a method of manufacturing a semiconductor device capable of improving the yield of a semiconductor device and improving the reliability of the device by guaranteeing leakage current and capacitance of the capacitor by stuffing the material.

도 1 은 종래 MIS, MIM 구조를 갖는 캐패시터 중의 하나를 도시한 것으로, 절연막으로 탄탈륨산화막(Ta2O5)을 사용하고, 하부 또는 상부전극으로 금속인 TiN을 사용하였을 때 발생하는 문제점을 도시한 단면도,FIG. 1 illustrates one of capacitors having a conventional MIS and MIM structure, and illustrates a problem that occurs when a tantalum oxide film (Ta 2 O 5 ) is used as an insulating film and TiN is used as a lower or upper electrode. Cross-section,

도 2 의 (a) 와 (b)는 본 발명의 방법에 따라 삼상계 스퍼터 타켓에 의하여 확산방지막을 형성하는 방법을 도시한 단면도,2 (a) and 2 (b) are cross-sectional views illustrating a method of forming a diffusion barrier film by a three-phase sputter target according to the method of the present invention;

도 3 은 화학기상증착법에 의해 확산방지막을 형성하는 공정을 도시한 도면,3 is a view showing a process of forming a diffusion barrier by chemical vapor deposition;

도 4 의 (a) 와 (b)는 기존의 확산방지막을 증착한 후 플라즈마 또는 열처리에 의해 확산방지막의 특성을 개선시키는 방법을 도시한 도면,Figure 4 (a) and (b) is a view showing a method for improving the characteristics of the diffusion barrier film by the plasma or heat treatment after depositing the existing diffusion barrier film,

도 5 의 (a) 와 (b)는 본 발명의 방법에 의해 플라즈마/열처리 에 의하여 형성된 확산방지막과 기존의 방법에 의해 형성된 확산방지막의 미세구조를 도시한 단면도,5 (a) and 5 (b) are cross-sectional views showing the microstructures of the diffusion barrier film formed by plasma / heat treatment by the method of the present invention and the diffusion barrier film formed by the conventional method;

도 6 의 (a) 와 (b) 는 본 발명의 방법에 따라 형성된 확산방지막과 종래의 방법에 의해 형성된 확산방지막에 대한 특성실험에 대한 결과를 도시한 그래프도임.6 (a) and 6 (b) are graphs showing the results of the characteristic experiments on the diffusion barrier formed by the method of the present invention and the diffusion barrier formed by the conventional method.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

11 : 탄탈륨산화막(Ta2O5) 층 13 : 금속(TiN)층11 tantalum oxide layer (Ta 2 O 5 ) layer 13 metal (TiN) layer

15 : TaOX막 17 : TiOx 막15: TaO X film 17: TiOx film

21 : 반도체 기판 23 : 제1 산화막21 semiconductor substrate 23 first oxide film

25 : 하부(상부)전극 27 : 제2 산화막 패턴25: lower (upper) electrode 27: second oxide film pattern

29 : 유전막 31,37,41,50,51 : 확산방지막29: dielectric film 31,37,41,50,51: diffusion barrier

상기 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 반도체 기판의 상부에 제1 산화막, 하부 또는 상부전극, 제2 산화막 패턴을 차례로 형성한 후, 전체구조 상부에 유전막을 증착하는 공정을 포함하여 캐패시터를 형성하는 공정에 있어서, 상기 캐패시터 유전막과 하부 또는 상부전극의 사이에 확산방지막을 형성하는 것에 의해 상기 유전막과 상, 하부전극간의 반응을 억제하여 유전막의 반응 소모를 막음으로써 공정마진의 확보가 용이하고 이로써 공정의 재연성 및 제품의 신뢰성을 향상시킬 수 있다.A method of manufacturing a semiconductor device of the present invention for achieving the above object includes a step of sequentially forming a first oxide film, a lower or upper electrode, a second oxide film pattern on the semiconductor substrate, and then depositing a dielectric film on the entire structure. In the process of forming a capacitor, by forming a diffusion barrier between the capacitor dielectric film and the lower or upper electrode, the reaction between the dielectric film and the upper and lower electrodes is suppressed to prevent the consumption of the dielectric film to secure process margin It is easy and can improve the reproducibility of the process and the reliability of the product.

본 발명의 상기 확산방지막으로는 삼상계 확산방지막을 형성하는 것이 유리하며, 상기 삼상계 확산방지막을 스퍼터링법에 의한 물리적인 증착법 또는 화학기상증착법을 사용하여 형성할 수 있다.As the diffusion barrier of the present invention, it is advantageous to form a three-phase diffusion barrier, and the three-phase diffusion barrier may be formed by physical vapor deposition or chemical vapor deposition by sputtering.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법의 일실시예에 대해 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of a method for manufacturing a semiconductor device according to the present invention.

도 2 의 (a) 와 (b)는 본 발명의 방법에 따라 삼상계 스퍼터 타켓에 의하여 확산방지막을 형성하는 방법을 도시한 단면도이다.2 (a) and 2 (b) are cross-sectional views illustrating a method of forming a diffusion barrier film by a three-phase sputter target according to the method of the present invention.

도 2 의 (a)를 참조하면, 반도체 기판(21) 상부에 제1 산화막(23), 하부전극(25), 제2 산화막 패턴(29)을 차례로 형성한 후, 전체구조 상부에 유전막(29)을 일정두께로 형성한다.Referring to FIG. 2A, the first oxide layer 23, the lower electrode 25, and the second oxide layer pattern 29 are sequentially formed on the semiconductor substrate 21, and then the dielectric layer 29 is formed on the entire structure. ) To a certain thickness.

도 2 의 (b) 는 물리적인 방법인 스퍼터링 방법에 의해 상기 반도체 소자의 구조물 상부에 확산방지막을 형성하는 것을 예시한 것이다.FIG. 2B illustrates the formation of a diffusion barrier layer on the structure of the semiconductor device by a sputtering method, which is a physical method.

상기 도면을 참조하면, 상기와 같은 스퍼터링 장치의 타킷(35), 예컨데 Ti 또는 Ta 타킷에 Si 와 같은 물질을 첨가하여 제작된 복합 삼상계 타킷(35)으로 상기 구조물의 유전막(29) 상부에 스퍼터링에 의해 확산방지막(31)을 증착한다.Referring to the drawings, the sputtering on the dielectric film 29 of the structure with a composite three-phase target 35 made by adding a material such as Si to the target 35 of the sputtering device, for example, a Ti or Ta target. The diffusion barrier film 31 is deposited by the process.

이때, 상기 스퍼터링 공정 진행시 N2가스나 기타 다른 종류의 가스 분위기에서 스퍼터링이 이루어지도록 하여 삼상계 확산방지막(31)을 상기 유전막(29)의 상부에 증착한다.At this time, during the sputtering process, the three-phase diffusion barrier layer 31 is deposited on the dielectric layer 29 so that sputtering is performed in an N 2 gas or other gas atmosphere.

도 3 은 화학기상증착법에 의해 확산방지막을 형성하는 공정을 도시한 도면이다.3 is a view showing a process of forming a diffusion barrier film by chemical vapor deposition.

상기 도면에 도시된 바와 같이, 반도체 기판(21)의 상부에 제1 산화막(21), 하부전극(25), 제2 산화막 패턴(27), 유전막(29)이 차례로 형성된 구조물의 전체 상부에 화학기상증착법에 의해 확산방지막(37)이 증착된다. 도면상에서의 상기 확산방지막(37)의 상부에 존재하는 반응기체(35)는 반응챔버내에 존재하는 기체상태의 화학반응 원소들이다.As shown in the drawing, the first oxide film 21, the lower electrode 25, the second oxide pattern 27, and the dielectric film 29 are sequentially formed on the semiconductor substrate 21. The diffusion barrier 37 is deposited by vapor deposition. The reactive gas 35 present on the diffusion barrier 37 in the drawings is gaseous chemically reactive elements present in the reaction chamber.

도 4 의 (a) 와 (b)는 기존의 확산방지막을 증착한 후 플라즈마 또는 열처리에 의해 확산방지막의 특성을 개선시키는 방법을 도시한 것이다.4A and 4B illustrate a method of improving the characteristics of the diffusion barrier film by plasma or heat treatment after depositing a conventional diffusion barrier film.

즉, 물리적인 방법인 스퍼터링에 의한 확산방지막을 형성하는 것으로서, 스퍼터링장치에 있어서의 타켓(39)은 상기 도 2에서 사용한 특수처리된 타켓이 아닌 일반적인 특성을 갖는 타켓(39)이고, 최상부의 유전막(29)의 상부에 확산방지막(41)을 일차 형성한다.(a 참조)That is, to form a diffusion barrier by sputtering, which is a physical method, the target 39 in the sputtering apparatus is a target 39 having general characteristics rather than the specially processed target used in FIG. A diffusion barrier 41 is formed first on the upper portion of (29) (see a).

이 후 상기 증착된 확산방지막(41)의 상부에서 플라즈마 질화(plasma nitradation) 또는 침투가스 열처리에 의해 그 특성을 개선시켜 개선된 확산방지막(41')을 형성한다.(b 참조)Subsequently, an improved diffusion barrier layer 41 'is formed on the deposited diffusion barrier layer 41 by plasma nitradation or infiltration gas heat treatment to improve the characteristics thereof (see b).

도 5 의 (a) 와 (b)는 본 발명의 방법에 의해 플라즈마/열처리 에 의하여 형성된 확산방지막과 기존의 방법에 의해 형성된 확산방지막의 미세구조를 도시한 단면도로서,5 (a) and 5 (b) are cross-sectional views showing the microstructures of the diffusion barrier film formed by plasma / heat treatment by the method of the present invention and the diffusion barrier film formed by the conventional method.

(a)는 기존의 확산방지막(50)의 미세구조를 보인 단면도이고,(a) is a cross-sectional view showing the microstructure of the conventional diffusion barrier 50,

(b)는 본 발명에 따른 확산방지막(51)의 미세구조를 보인 단면도이다.(b) is a cross-sectional view showing the microstructure of the diffusion barrier 51 according to the present invention.

도시된 두 도면에서 대비되는 바와 같이, 본 발명에 따른 확산방지막(51)의 경우, 확산방지막(51)의 내부 및 상부의 노출된 틈의 사이마다에 미세원자(53)가 충진되어 있음을 알 수 있다.As contrasted in the two figures shown, in the case of the diffusion barrier 51 according to the present invention, it is understood that the microatoms 53 are filled between the gap between the inside and the upper portion of the diffusion barrier 51. Can be.

도 6 의 (a) 와 (b) 는 본 발명의 방법에 따라 형성된 확산방지막과 종래의 방법에 의해 형성된 확산방지막에 대한 특성실험에 대한 결과를 도시한 그래프도이다.6 (a) and 6 (b) are graphs showing the results of the characteristic experiments on the diffusion barrier formed by the method of the present invention and the diffusion barrier formed by the conventional method.

(a) 는 종래의 경우로서, 확산방지막 증착후 WF6가 노출됨을 알 수 있고,(a) is a conventional case, it can be seen that WF 6 is exposed after the diffusion barrier film deposition,

(b)는 본 발명의 경우로서, 확산방지막 증착후 열처리한 후 WF6가 노출됨을 알 수 있다.(b) is a case of the present invention, it can be seen that WF 6 is exposed after heat treatment after the diffusion barrier film deposition.

즉, 본 발명에 따른 확산방지막의 특성이 우수함을 알 수 있다.That is, it can be seen that the characteristics of the diffusion barrier according to the present invention is excellent.

이상 상술한 바와 같이, 본 발명은 캐패시터 유전막과 상부 또는 하부전극의 사이에 확산방지막을 형성하되, 상기 확산방지막으로 확산 방지 특성이 우수한 삼상계 물질을 사용하여 형성함으로써 유전막과 상, 하부전극간의 반응을 억제하여유전막의 반응 소모를 막아 캐패시턴스 값의 소실도 막을 수 있어 제품의 신뢰성을 향상시킬 수 있고, 공정마진의 확보가 용이하여 공정 재연성을 확보할 수 있다. 아울러 현재 적용중인 MIS, MIM 구조의 캐패시터의 누설전류를 최소화할 수 있는 효과를 얻는다.As described above, the present invention forms a diffusion barrier between the capacitor dielectric layer and the upper or lower electrode, but the reaction between the dielectric layer and the upper and lower electrodes by forming a diffusion barrier using a three-phase material having excellent diffusion prevention characteristics. It is possible to prevent the loss of the capacitance value by preventing the reaction of the dielectric film to be suppressed, thereby improving the reliability of the product and ensuring process reproducibility by securing process margins. In addition, it is possible to minimize the leakage current of the capacitor of the current MIS, MIM structure.

Claims (4)

반도체 기판의 상부에 제1 산화막, 하부 또는 상부전극, 제2 산화막 패턴을 차례로 형성한 후, 전체구조 상부에 유전막을 증착하는 공정을 포함하여 캐패시터를 형성하는 공정에 있어서,In the process of forming a capacitor, including forming a first oxide film, a lower or upper electrode, a second oxide pattern on the semiconductor substrate in turn, and then depositing a dielectric film over the entire structure, 상기 캐패시터 유전막과 하부 또는 상부전극의 사이에 확산방지막을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.And forming a diffusion barrier layer between the capacitor dielectric layer and the lower or upper electrode. 제 1 항에 있어서,The method of claim 1, 상기 확산방지막을 삼상계 확산방지막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.A method of manufacturing a semiconductor device, characterized in that the diffusion barrier is formed of a three-phase diffusion barrier. 제 2 항에 있어서,The method of claim 2, 상기 삼상계 확산방지막을 스퍼터링법에 의한 물리적인 증착법 또는 화학기상증착법을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.The three-phase diffusion barrier layer is formed using a physical vapor deposition method or a chemical vapor deposition method by a sputtering method. 제 3 항에 있어서The method of claim 3 상기 물리적인 증착법 적용시 사용되는 타켓은 Ti 또는 Ta 타킷에 Si 와 같은 물질을 첨가하여 제작된 복합 삼상계 타킷인 것을 특징으로 하는 반도체 소자의 제조방법.The target used when the physical vapor deposition method is applied is a method for manufacturing a semiconductor device, characterized in that the composite three-phase target manufactured by adding a material such as Si to the Ti or Ta target.
KR1020020088148A 2002-12-31 2002-12-31 Method for manufacturing semiconductor device KR20040061848A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020088148A KR20040061848A (en) 2002-12-31 2002-12-31 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020088148A KR20040061848A (en) 2002-12-31 2002-12-31 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR20040061848A true KR20040061848A (en) 2004-07-07

Family

ID=37353339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020088148A KR20040061848A (en) 2002-12-31 2002-12-31 Method for manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR20040061848A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794718B1 (en) * 2006-12-04 2008-01-21 한양대학교 산학협력단 Method of forming mim capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794718B1 (en) * 2006-12-04 2008-01-21 한양대학교 산학협력단 Method of forming mim capacitor

Similar Documents

Publication Publication Date Title
US6218256B1 (en) Electrode and capacitor structure for a semiconductor device and associated methods of manufacture
KR20040001486A (en) Method for forming mim capacitor
JP5458514B2 (en) Semiconductor device manufacturing method and semiconductor device
US20080090374A1 (en) Methods of Forming Capacitors
US6559000B2 (en) Method of manufacturing a capacitor in a semiconductor device
KR100384851B1 (en) Method for fabricating capacitor by Atomic Layer Deposition
US6326259B1 (en) Method of manufacturing a capacitor in a semiconductor device
JP4571836B2 (en) Semiconductor device and manufacturing method thereof
US6365487B2 (en) Method of manufacturing a capacitor in a semiconductor device
KR100476376B1 (en) Method for fabricating semiconductor device
KR20040061848A (en) Method for manufacturing semiconductor device
KR100274748B1 (en) Method for forming barrier metal film of semiconductor device
KR100275330B1 (en) Method of fabricating capacitor of semiconductor device
KR20030085822A (en) Method of fabricating capacitor for use in semiconductor device
KR100348318B1 (en) Capacitor in semiconductor device and method for fabricating the same
KR100788369B1 (en) Pip type capacitor and method for manufacturing the same
KR20020048617A (en) Method for forming ta2o5 dielectric layer by plasma enhanced atomic layer deposition
KR100859263B1 (en) Capacitor of semiconductor device and fabrication method thereof
KR100702113B1 (en) Method for forming the TiN of Capacitor
KR100297100B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100404481B1 (en) Method for manufacturing capacitor semiconductor device
US20040229427A1 (en) Semiconductor device with capacitor
KR100364804B1 (en) Method for Fabricating of Semiconductor Device
KR20040037793A (en) Method for forming contact in semiconductor device
KR19980060588A (en) Capacitor Manufacturing Method of Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application
E801 Decision on dismissal of amendment