KR20040060103A - LCD with data line open repair pattern - Google Patents

LCD with data line open repair pattern Download PDF

Info

Publication number
KR20040060103A
KR20040060103A KR1020020086632A KR20020086632A KR20040060103A KR 20040060103 A KR20040060103 A KR 20040060103A KR 1020020086632 A KR1020020086632 A KR 1020020086632A KR 20020086632 A KR20020086632 A KR 20020086632A KR 20040060103 A KR20040060103 A KR 20040060103A
Authority
KR
South Korea
Prior art keywords
data line
pattern
dummy gate
gate
line
Prior art date
Application number
KR1020020086632A
Other languages
Korean (ko)
Other versions
KR100916916B1 (en
Inventor
김덕녕
박현탁
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020086632A priority Critical patent/KR100916916B1/en
Publication of KR20040060103A publication Critical patent/KR20040060103A/en
Application granted granted Critical
Publication of KR100916916B1 publication Critical patent/KR100916916B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136272Auxiliary lines
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE: An LCD(Liquid Crystal Display) having a data line open repair pattern is provided to form both ends of a data open repair pattern sharply, thereby finding more easily a repair point, that is, a laser welding point and performing a stable welding. CONSTITUTION: Plural gate line(13) and data line(15) are crossed with each other. A unit pixel region(P) is defined by the gate line(13) and the data line(15) and arranged with a matrix type. A dummy gate pattern(20') is arranged at a lower portion of the data line(15). The dummy gate pattern(20') is formed together when forming the gate line(13) and electrically insulated to the data line(15) by a gate insulation film. The dummy gate pattern(20') and the gate line(13) are made of same material and the dummy gate pattern(20') is pointed at the end.

Description

데이터 라인 오픈 리페어 패턴이 구비된 액정표시장치{LCD with data line open repair pattern}LCD with data line open repair pattern {LCD with data line open repair pattern}

본 발명은 액정표시장치에 관한 것으로, 특히 데이터 라인 오픈 리페어 패턴이 구비된 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having a data line open repair pattern.

액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.The driving principle of the liquid crystal display device is to use the optical anisotropy and polarization property of the liquid crystal. The liquid crystal has a long and thin structure, and thus the liquid crystal has directivity in the arrangement of molecules, and artificially applies an electric field to the liquid crystal to control the direction of the molecular arrangement. Can be.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.Accordingly, if the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular arrangement direction of the liquid crystal due to optical anisotropy to express image information.

현재에는 전술한 바 있는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬액정 표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목 받고 있다.Currently, the active matrix liquid crystal display (AM-LCD) in which the above-described thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner is attracting the most attention due to its excellent resolution and ability to implement video.

도 1은 일반적인 액정표시장치를 개략적으로 도시한 분해 사시도이다.1 is an exploded perspective view schematically illustrating a general liquid crystal display.

도 1을 참조하면, 일반적인 액정표시장치(11)는 블랙매트릭스(6)와 서브 칼러필터(7)를 포함하는 칼라필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P) 및 화소영역 상에 형성된 화소전극(17)과 스위칭 소자(T)로서의 박막트랜지스터 및 데이터 라인(15), 게이트 라인(13)이 형성된 하부기판으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.Referring to FIG. 1, a general liquid crystal display device 11 includes an upper substrate 5 having a transparent common electrode 18 formed on a color filter including a black matrix 6 and a sub color filter 7, and a pixel region. (P) and a pixel electrode 17 formed on the pixel region, a thin film transistor as the switching element T, and a lower substrate on which the data line 15 and the gate line 13 are formed, and the upper substrate 5 and The liquid crystal 14 is filled between the lower substrates 22.

상기 하부기판(22)을 어레이 기판이라고도 하며, 상기 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트 라인(13)과 데이터 라인(15)이 형성되며, 또한 상기 게이트 라인(13)과 데이터 라인(15)이 교차하여 정의되는 영역이 상기 화소영역(P)이 되는 것이다.The lower substrate 22 is also referred to as an array substrate, and the thin film transistor T, which is the switching element, is positioned in a matrix form, and a gate line 13 and a data line 15 passing through the plurality of thin film transistors are formed. In addition, an area defined by the intersection of the gate line 13 and the data line 15 becomes the pixel area P. FIG.

여기서 상기 게이트 라인(13)은 상기 박막트랜지스터(T)의 게이트전극을 구동하는 펄스정압을 전달하며, 상기 데이터 라인(15)은 상기 박막트랜지스터(T)의 소스전극을 구동하는 신호전압을 전달하는 수단이다. 이 때, 상기 게이트전극의 신호에 의해 임의의 소스전극에 액정을 구동할 수 있는 전압이 인가되고, 나머지에는 액정 구동전압보다 작은 전압이 인가된다면, 액정 구동전압이 인가된 화소만 동작을 할 것이다.Here, the gate line 13 transmits a pulse positive voltage driving the gate electrode of the thin film transistor T, and the data line 15 transmits a signal voltage driving the source electrode of the thin film transistor T. Means. At this time, if a voltage for driving the liquid crystal is applied to any source electrode by the signal of the gate electrode, and a voltage smaller than the liquid crystal driving voltage is applied to the rest, only the pixel to which the liquid crystal driving voltage is applied will operate. .

이와 같이 다수개의 화소전극을 각각 독립적으로 구동하기 위해 전체 표시면적에 게이트 라인 및 데이터 라인이 매트릭스 형태로 배치되어 있으며, 이러한 게이트 라인 및 데이터 라인은 스위칭 소자인 박막트랜지스터를 구동하기 위해 사용된다.As such, the gate lines and the data lines are arranged in a matrix form on the entire display area to independently drive the plurality of pixel electrodes. The gate lines and the data lines are used to drive the thin film transistor which is a switching element.

그러나, 상기 어레이 기판 상에 형성되는 상기와 같은 구성요소에는 제작공정 중 여러가지 원인에 의해 불량이 나타날 수 있다. 이러한 결함은 형태에 따라 점 결함(dot defect), 선 결함(line defect) 또는 표시얼룩으로 나눌 수 있으며, 점 결함은 박막트랜지스터 소자 또는 화소전극 등의 불량으로 발생되고, 선 결함은 라인의 오픈, 단락 및 정전기에 의한 박막트랜지스터 등의 파괴에 기인한다.However, defects may appear in the above components formed on the array substrate due to various causes during the manufacturing process. These defects can be divided into dot defects, line defects, or marking stains depending on their shape. Point defects are caused by defects such as thin film transistor elements or pixel electrodes. This is caused by the destruction of the thin film transistor and the like due to short circuit and static electricity.

이러한 결함들은 이미지 소자의 표시면적이 대면적화 됨에 따라 더욱 중요한 문제로 대두되고 있으며, 특히 선 결함의 경우 하나라도 발생하게 되면 제품으로서의 가치가 없어지게 되므로, 이와 같은 수율 저하를 방지하기 위해 상기 선 결함에 대한 리페어는 반드시 필요한 것이다.These defects are becoming more important problems as the display area of the image device becomes larger, and in particular, if any one of the line defects occurs, the product is not worth as a product. Repair is essential.

예를 들면, 상기 데이터 라인 또는 게이트 라인 중 한 라인이 오픈되었다고 가정하면 오픈된 라인과 연결되어 있는 모든 박막트랜지스터의 동작이 불가능하게 될 것이고, 이러한 어레이 기판에서의 결함은 액정표시소자에서 치명적인 결함이 되는 것이다.For example, assuming that one of the data line or the gate line is open, all thin film transistors connected to the open line will be impossible to operate, and such defects in the array substrate may cause fatal defects in the liquid crystal display device. Will be.

또한, 상기와 같은 어레이 기판을 제작함에 있어서는 데이터 라인용 물질 자체 특성과, 이물질에 의한 영향 및 ITO 에천트에 의한 영향으로 인하여 데이터 라인의 오픈 불량이 발생되어 결국 액정표시장치의 제조 수율이 저하되는 문제점이 있다.In addition, in fabricating the array substrate as described above, an open defect of the data line is generated due to the characteristics of the material for the data line, the influence of the foreign matter, and the influence of the ITO etchant, resulting in a decrease in the manufacturing yield of the liquid crystal display device. There is a problem.

한편, 종래에는 상기한 데이터 라인의 오픈 불량을 감소시키기 위하여, 화소 구조를 변경하거나, 또는, ITO 재질의 리던던시 라인(redundancy line)을 형성시키고는 있으나, 이러한 노력에도 불구하고, 데이터 라인의 오픈 불량이 여전히 존재하는 문제점이 있다.Meanwhile, in order to reduce the open failure of the data line, the pixel structure is changed or a redundancy line made of ITO is conventionally formed. There is still a problem that exists.

도 2는 종래의 데이터 오픈 리페어 패턴이 형성된 어레이 기판을 도시한 평면도이다.2 is a plan view illustrating an array substrate on which a conventional data open repair pattern is formed.

도 2를 참조하면, 이는 앞서 설명한 바와 같은 데이터 라인(15)의 오픈(open) 불량이 발생된 경우 이를 리페어 하기 위한 패턴을 도시한 것으로 상기데이터 라인(15)의 하부에 더미 게이트 패턴(20)을 형성시킴으로써, 상기 데이터 라인(15)의 오픈이 발생되더라도 상기 더미 게이트 패턴(20)을 이용하여 오픈된 데이터 라인(15)의 리페어를 수행하여 상기 문제를 해결하고 하는 것이다. 여기서, 상기 더미 게이트 패턴(20)은 상기 데이터 오픈 리페어 패턴을 의미하는 것이다.Referring to FIG. 2, this illustrates a pattern for repairing an open failure of the data line 15 as described above. The dummy gate pattern 20 is disposed below the data line 15. By solving the above problem, the open data line 15 is repaired using the dummy gate pattern 20 even if the data line 15 is opened. Here, the dummy gate pattern 20 refers to the data open repair pattern.

좀 더 상세히 설명하면, 상기 어레이 기판은 다수의 게이트 라인(13)과 데이터 라인(15)이 서로 교차하게 배열되고, 단위 화소영역(P)이 상기 게이트 라인(13) 및 데이터 라인(15)에 의해 한정되어 매트릭스 형태로 배열된다. 또한, 상기 데이터 라인(15)의 하부에는 더미 게이트 패턴(20)이 배치된다.In more detail, the array substrate includes a plurality of gate lines 13 and data lines 15 arranged to cross each other, and a unit pixel area P is disposed on the gate lines 13 and the data lines 15. Defined in a matrix form. In addition, a dummy gate pattern 20 is disposed under the data line 15.

상기 더미 게이트 패턴(20)은 상기 게이트 라인(13)의 형성시에 함께 형성된 것으로 게이트 절연막(미도시)에 의해 상기 데이터 라인(15)과 전기적으로 절연된다.The dummy gate pattern 20 is formed together with the gate line 13 to be electrically insulated from the data line 15 by a gate insulating film (not shown).

또한, 상기 더미 게이트 패턴(20)은 상기 게이트 라인(13)과 이격되어 배치되며, 특히 상기 데이터 라인(15)과 같거나 넓은 폭을 가지도록 형성된다.In addition, the dummy gate pattern 20 may be disposed to be spaced apart from the gate line 13, and may be formed to have the same width as that of the data line 15.

한편, 상기 게이트 라인(13)과 데이터 라인(15)의 교차부에는 스위칭 소자인 박막트랜지스터(T)가 배치되며, 각 단위 화소영역(P) 내에는 상기 박막트랜지스터(T)의 일부분 예컨데, 드레인 전극(35)과 콘택되는 ITO 재질의 화소전극(17)이 배치된다. 이 때, 상기 박막트랜지스터(T)는 게이트 전극(31), 소스/ 드레인 전극(33, 35) 및 소스/ 드레인 전극(33, 35) 사이에 형성된 액티브 층(37)으로 구성된다.On the other hand, a thin film transistor T, which is a switching element, is disposed at the intersection of the gate line 13 and the data line 15, and a portion of the thin film transistor T is disposed in each unit pixel region P, for example, a drain. The pixel electrode 17 made of ITO material which contacts the electrode 35 is disposed. In this case, the thin film transistor T includes an active layer 37 formed between the gate electrode 31, the source / drain electrodes 33 and 35, and the source / drain electrodes 33 and 35.

이와 같은 구조에서 상기 데이터 라인(15)이 물질 자체의 특성 및 공정 상의결함 등으로 인하여 오픈이 발생되더라도 레이저 리페어 공정을 이용하여 데이터 라인과 상기 더미 게이트 패턴(20)을 전기적으로 쇼트(short) 시킴으로써, 상기 데이터 라인의 오픈 불량을 방지할 수 있다.In this structure, even if the data line 15 is opened due to a property of the material itself or a defect in the process, the short circuit may electrically short the data line and the dummy gate pattern 20 using a laser repair process. Open failure of the data line can be prevented.

그러나, 상기와 같은 종래의 데이터 오픈 리페어 패턴 즉, 더미 게이트 패턴(20)은 양 끝단이 평평한 구조로 형성되어 있다.However, the conventional data open repair pattern, that is, the dummy gate pattern 20 has a flat structure at both ends thereof.

이 경우 상기 데이터 라인(15)이 오픈되어 이를 리페어 할 때 상기 액정 셀의 후면에서 상기 더미 게이트 패턴(20)과 데이터 라인(15)을 레이저로 용접하는 공정을 거쳐야 하는데, 상기 더미 게이트 패턴(20)의 양 끝단이 평평하고 또한 상기 데이터 라인(15)이 상기 더미 게이트 패턴(20)에 가려지게 되어 상기 레이저 용접시 정확한 레이저 리페어 지점을 찾기 어려운 단점이 있다.In this case, when the data line 15 is opened and repaired, the dummy gate pattern 20 and the data line 15 are laser-welded on the rear surface of the liquid crystal cell. The dummy gate pattern 20 ) Both ends are flat and the data line 15 is obscured by the dummy gate pattern 20, so it is difficult to find an accurate laser repair point during the laser welding.

도 3a 내지 도 3b은 오픈이 발생된 데이터 라인과 더미 게이트 패턴과의 용접 상태를 나타내는 도면이다.3A to 3B are views illustrating a welding state between a data line in which an open occurs and a dummy gate pattern.

도 3a는 상기 데이터 라인(15)과 더미 게이트 패턴(20) 간의 용접 포인트(24)가 올바르게 형성된 것을 도시한 것으로, 이는 상기 더미 게이트 패턴(20)의 양 끝단의 중앙부와 상기 데이터 라인(15)에 상기 용접 포인트(24)가 반 정도씩 포함되게 형성된 것이다. 이와 같이 상기 용접 포인트(24)가 형성된 경우 가장 안정적으로 상기 데이터 라인(15)과 더미 게이트 패턴(20)이 연결되는 것이다.FIG. 3A illustrates that the welding point 24 between the data line 15 and the dummy gate pattern 20 is correctly formed, which is a central portion of both ends of the dummy gate pattern 20 and the data line 15. The welding point 24 is formed to include about half. As such, when the welding point 24 is formed, the data line 15 and the dummy gate pattern 20 are most stably connected.

도 3b는 상기 데이터 라인(15)과 더미 게이트 패턴(20) 간의 용접 포인트(24)가 불량하게 형성된 것을 도시한 것으로, 이는 상기 더미 게이트패턴(20)의 사이드(side)와 상기 데이터 라인(15)에 상기 용접 포인트(24)가 형성되거나, 또는 상기 용접 포인트(24)가 상기 더미 게이트 패턴(20) 또는 데이터 라인(15)의 한쪽으로 치우쳐 형성된 경우이다.FIG. 3B illustrates that the welding point 24 between the data line 15 and the dummy gate pattern 20 is poorly formed, which is a side of the dummy gate pattern 20 and the data line 15. ) Is formed when the welding point 24 is formed or the welding point 24 is formed to be biased toward one of the dummy gate pattern 20 or the data line 15.

이와 같이 용접 포인트(24)가 형성된 경우에는 상기 용접 포인트(24) 부근에 크랙(crack)이 발생되기 쉬우며, 이에 따라 상기 더미 게이트 패턴(20)과 데이터 라인(15) 간의 연결이 다시 끊어지게 될 수도 있는 것이다.In this case, when the welding point 24 is formed, cracks are likely to occur near the welding point 24, so that the connection between the dummy gate pattern 20 and the data line 15 is broken again. It could be.

결국 종래의 데이터 오픈 리페어 패턴을 적용할 경우에는 그 리페어 수율면에서 불안한 단점이 있는 것이다.As a result, when the conventional data open repair pattern is applied, there is an unstable disadvantage in terms of repair yield.

본 발명은 데이터 오픈 리페어 패턴의 양 끝단을 뾰족하게 형성함으로써, 리페어 지점 즉, 레이저 용접 지점을 보다 수월히 찾고 보다 안정적인 용접을 행하게 하는 데이터 라인 오픈 리페어 패턴이 구비된 액정표시장치를 제공함에 그 목적이 있다.An object of the present invention is to provide a liquid crystal display device having a data line open repair pattern that makes it easier to find a repair point, that is, a laser welding point, and to perform more stable welding by sharply forming both ends of the data open repair pattern. There is this.

도 1은 일반적인 액정표시장치를 개략적으로 도시한 분해 사시도.1 is an exploded perspective view schematically illustrating a general liquid crystal display device.

도 2는 종래의 데이터 오픈 리페어 패턴이 형성된 어레이 기판을 도시한 평면도.2 is a plan view illustrating an array substrate on which a conventional data open repair pattern is formed.

도 3a 내지 도 3b은 오픈이 발생된 데이터 라인과 더미 게이트 패턴과의 용접 상태를 나타내는 도면.3A to 3B are views illustrating a welding state between a data line in which an open occurs and a dummy gate pattern.

도 4는 본 발명에 의한 데이터 오픈 리페어 패턴이 형성된 어레이 기판을 도시한 평면도.Figure 4 is a plan view showing an array substrate on which a data open repair pattern is formed according to the present invention.

도 5a 내지 도 5b는 본 발명에 의한 데이터 오픈 리페어 패턴을 이용한 리페어 방법을 설명하기 위한 단면도 및 사시도.5A to 5B are cross-sectional views and perspective views illustrating a repair method using a data open repair pattern according to the present invention.

도 6은 오픈이 발생된 데이터 라인과 더미 게이트 패턴과의 용접 상태를 나타내는 도면.6 is a diagram illustrating a welding state between a data line in which an open occurs and a dummy gate pattern.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

13 : 게이트 라인 15 : 데이터 라인13: gate line 15: data line

20, 20' : 더미 게이트 패턴 24, 24' : 용접 포인트20, 20 ': dummy gate pattern 24, 24': welding point

32 : 게이트 절연막32: gate insulating film

상기 목적을 달성하기 위하여 본 발명에 의한 데이터 오픈 리페어 패턴이 구비된 액정표시장치는, 기판 상에 배열된 다수의 게이트 라인과, 게이트 절연막의 개재하에 상기 게이트 라인과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부에 위치한 박막트랜지스터와, 상기 화소영역에 각각 배치된 화소전극으로 이루어진 액정표시장치에 있어서,In order to achieve the above object, a liquid crystal display device having a data open repair pattern according to the present invention includes a plurality of gate lines arranged on a substrate and a plurality of pixel regions intersecting the gate lines under a gate insulating layer. A liquid crystal display comprising a plurality of data lines, a thin film transistor positioned at an intersection of the gate line and the data line, and a pixel electrode disposed in the pixel region,

상기 데이터 라인의 하부에 형성되며, 상기 게이트 절연막에 의해 상기 데이터 라인과 절연되는 더미 게이트 패턴이 구비되고, 상기 더미 게이트 패턴의 양 끝단이 뾰족한 형태로 이루어짐을 특징으로 한다.A dummy gate pattern is formed below the data line, and is insulated from the data line by the gate insulating layer, and both ends of the dummy gate pattern are sharp.

또한, 상기 더미 게이트 패턴은 상기 게이트 라인과 동시에 형성되며, 그 재료가 동일함을 특징으로 한다.In addition, the dummy gate pattern is formed at the same time as the gate line, characterized in that the material is the same.

또한, 상기 더미 게이트 패턴은 상기 게이트 라인과 이격되며, 상기 데이터 라인의 연장 방향을 따라 배치되는 것을 특징으로 한다.The dummy gate pattern may be spaced apart from the gate line and disposed along an extension direction of the data line.

또한, 상기 목적을 달성하기 위하여 본 발명에 의한 데이터 오픈 리페어 패턴 형성방법은, 기판 상에 다수의 게이트 라인 및 양 끝단이 뾰족한 형태로 이루어진 더미 게이트 패턴이 형성되는 단계와, 상기 게이트 라인 및 더미 게이트 패턴이 형성된 기판 전면에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 상기 더미 게이트 패턴과 중첩되도록 데이터 라인이 형성되는 단계가 포함되며, 상기 더미 게이트 패턴은 상기 게이트 라인과 이격되고, 상기 데이터 라인의 연장 방향을 따라 상기 데이터 라인의 하부에 배치되는 것을 특징으로 한다.In addition, the data open repair pattern forming method according to the present invention in order to achieve the above object, the step of forming a plurality of gate lines and a dummy gate pattern having a pointed end shape on the substrate, the gate line and the dummy gate Forming a gate insulating film on the entire surface of the patterned substrate, and forming a data line on the gate insulating film to overlap the dummy gate pattern, wherein the dummy gate pattern is spaced apart from the gate line, It is disposed in the lower portion of the data line in the extending direction.

이와 같은 본 발명에 의하면, 데이터 오픈 리페어 패턴의 양 끝단을 뾰족하게 형성하여 리페어 지점 즉, 레이저 용접 지점을 보다 수월히 찾고 보다 안정적인 용접을 행하게 하며, 이에 따라 리페어 성공률을 극대화시키고 액정표시장치의 생산 수율을 향상시킬 수 있다.According to the present invention, both ends of the data open repair pattern are pointed to make it easier to find the repair point, that is, the laser welding point, and to perform more stable welding, thereby maximizing the repair success rate and producing the liquid crystal display device. Yield can be improved.

이하 첨부된 도면을 참조하여 본 발명에 의한 실시예를 상세히 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 의한 데이터 오픈 리페어 패턴이 형성된 어레이 기판을 도시한 평면도이다.4 is a plan view illustrating an array substrate on which a data open repair pattern is formed according to the present invention.

도 4를 참조하면, 본 발명에 의한 데이터 오픈 리페어 패턴이 형성된 어레이 기판은 다수의 게이트 라인(13)과 데이터 라인(15)이 서로 교차하게 배열되고, 단위 화소영역(P)이 상기 게이트 라인(13) 및 데이터 라인(15)에 의해 한정되어 매트릭스 형태로 배열되며, 상기 데이터 라인(15)의 하부에는 더미 게이트 패턴(20')이 배치된다.Referring to FIG. 4, in the array substrate on which the data open repair pattern is formed, a plurality of gate lines 13 and data lines 15 are arranged to cross each other, and a unit pixel area P is formed in the gate line ( 13 and the data line 15 are arranged in a matrix form, and a dummy gate pattern 20 ′ is disposed under the data line 15.

여기서, 상기 더미 게이트 패턴(20')은 상기 게이트 라인(13)의 형성시에 함께 형성된 것으로 게이트 절연막(미도시)에 의해 상기 데이터 라인(15)과 전기적으로 절연된다.Here, the dummy gate pattern 20 ′ is formed at the time of forming the gate line 13 and is electrically insulated from the data line 15 by a gate insulating layer (not shown).

또한, 상기 더미 게이트 패턴(20')은 상기 게이트 라인(13)과 그 재료가 동일하며, 그 양 끝단이 뾰족한 형태로 이루어짐을 특징으로 한다.In addition, the dummy gate pattern 20 ′ is made of the same material as the gate line 13, and both ends thereof have a pointed shape.

또한, 상기 더미 게이트 패턴(20')은 상기 게이트 라인(13)과 이격되어 배치되어 동일한 평면상에 형성되어도 서로 중첩되지 않으며, 상기 데이터 라인(15)의 연장 방향을 따라 배치되고, 특히 상기 데이터 라인(15)과 같거나 넓은 폭을 가지도록 형성된다.In addition, the dummy gate pattern 20 ′ is disposed to be spaced apart from the gate line 13 so that the dummy gate pattern 20 ′ is not overlapped with each other even if formed on the same plane, and is disposed along an extension direction of the data line 15. It is formed to have the same or wider width as the line 15.

한편, 상기 게이트 라인(13)과 데이터 라인(15)의 교차부에는 스위칭 소자인 박막트랜지스터(T)가 배치되며, 각 단위 화소영역(P) 내에는 상기 박막트랜지스터(T)의 일부분 예컨데, 드레인 전극(35)과 콘택되는 ITO 재질의 화소전극(17)이 배치된다. 이 때, 상기 박막트랜지스터(T)는 게이트 전극(31), 소스/ 드레인 전극(33, 35) 및 소스/ 드레인 전극(33, 35) 사이에 형성된 액티브 층(37)으로 구성된다.On the other hand, a thin film transistor T, which is a switching element, is disposed at the intersection of the gate line 13 and the data line 15, and a portion of the thin film transistor T is disposed in each unit pixel region P, for example, a drain. The pixel electrode 17 made of ITO material which contacts the electrode 35 is disposed. In this case, the thin film transistor T includes an active layer 37 formed between the gate electrode 31, the source / drain electrodes 33 and 35, and the source / drain electrodes 33 and 35.

이와 같은 구조에서 상기 데이터 라인(15)이 물질 자체의 특성 및 공정 상의 결함 등으로 인하여 오픈이 발생되더라도 레이저 리페어 공정을 이용하여 상기 데이터 라인(15)과 상기 더미 게이트 패턴(20')을 전기적으로 쇼트(short) 즉, 레이저로 용접(welding)시킴으로써 상기 데이터 라인(15)의 오픈 불량을 방지할 수 있다. 즉, 데이터 라인(15)의 오픈에 의해 신호가 전달되지 못하는 현상을 상기와 같은 리페어 처리에 의해 해결할 수 있게 되는 것이다.In such a structure, even if the data line 15 is opened due to a material defect or a process defect, the data line 15 and the dummy gate pattern 20 'are electrically connected by using a laser repair process. A short, ie, welding with a laser, can prevent open failure of the data line 15. That is, the phenomenon that a signal cannot be transmitted due to the opening of the data line 15 can be solved by the above repair process.

특히 상기와 같은 본 발명에 의한 데이터 오픈 리페어 패턴 구조 즉, 더미 게이트 패턴(20')의 구조는 양 끝단이 뾰족한 구조로 형성되어 있어 리페어 지점 즉, 레이저 용접 지점을 쉽게 찾을 수 있도록 하고 있다.In particular, the data open repair pattern structure according to the present invention, that is, the structure of the dummy gate pattern 20 'has a sharp structure at both ends thereof, so that the repair point, that is, the laser welding point, can be easily found.

좀 더 상세히 설명하면 상기 데이터 라인(15)이 오픈되어 이를 리페어 할 때 상기 액정 셀의 후면에서 상기 더미 게이트 패턴(20')과 데이터 라인(15)을 레이저로 용접하는 공정을 거쳐야 하는데, 상기 더미 게이트 패턴(20')의 양 끝단이 뾰족함으로써 상기 데이터 라인(15)이 상기 더미 게이트 패턴(20 )에 가려지게 되더라도 상기 레이저 용접시 정확한 레이저 리페어 지점을 찾을 수 있는 것이다.In more detail, when the data line 15 is opened and repaired, the dummy gate pattern 20 ′ and the data line 15 are laser-welded on the rear surface of the liquid crystal cell. Since both ends of the gate pattern 20 ′ are sharp, the data line 15 may be hidden by the dummy gate pattern 20, so that an accurate laser repair point may be found during the laser welding.

도 5a 내지 도 5b는 본 발명에 의한 데이터 오픈 리페어 패턴을 이용한 리페어 방법을 설명하기 위한 단면도 및 사시도이다. 단, 도 5는 도 4의 특정 영역(I)에 대한 단면도 및 사시도이다.5A to 5B are cross-sectional views and perspective views illustrating a repair method using a data open repair pattern according to the present invention. 5 is a cross-sectional view and a perspective view of a specific region I of FIG. 4.

도 5a 및 도 5b를 참조하면, C 영역에서 데이터 라인(15)의 오픈이 발생된 경우 상기 오픈 영역이 포함된 데이터 라인(15) 하부에 형성된 더미 게이트패턴(20')의 양 끝단을 찾아 상기 더미 게이트 패턴(20')의 양 끝단과 그 위에 형성된 상기 데이터 라인(15)을 레이저로 용접하게 된다. 이를 통해 오픈이 일어나지 않은 데이터 라인(15) 부분과 더미 게이트 패턴(20')간을 전기적으로 쇼트(short)시킨다. 이 때, 상기 레이저의 용접 포인트(24')는 상기 더미 게이트 패턴(20')의 뾰족한 양 끝단이 포함되는 영역이 되는 것이며, 상기 더미 게이트 패턴(20')와 상기 데이터 라인(15)의 사이에는 게이트 절연막(32)이 개재되어 있다.5A and 5B, when the data line 15 is opened in the C region, both ends of the dummy gate pattern 20 ′ formed under the data line 15 including the open region are found. Both ends of the dummy gate pattern 20 ′ and the data line 15 formed thereon are welded with a laser. This electrically shorts the portion of the data line 15 where no open occurs and the dummy gate pattern 20 '. At this time, the welding point 24 'of the laser is an area including both sharp ends of the dummy gate pattern 20', and between the dummy gate pattern 20 'and the data line 15. The gate insulating film 32 is interposed.

이에 따라 상기 데이터 라인(15)에 실려진 데이터 신호는 오픈이 발생된 영역에서 상기 데이터 라인(15)과 상기 용접 포인트(24')에 의해 전기적으로 쇼트된 더미 게이트 패턴(20')으로 전달되고, 다시 상기 더미 게이트 패턴(20')을 통해 오픈이 일어나지 않은 데이터 라인(15) 부분으로 전달된다. 따라서, 데이터 라인(15)의 오픈이 리페어되어 상기 데이터 신호의 전달이 정상적으로 이루어진다.Accordingly, the data signal loaded on the data line 15 is transferred to the dummy gate pattern 20 'electrically shorted by the data line 15 and the welding point 24' in the open area. Then, the dummy gate pattern 20 ′ is transferred to a portion of the data line 15 in which no opening occurs. Therefore, the opening of the data line 15 is repaired, and the data signal is transferred normally.

이를 통해 데이터 라인(15)의 오픈이 발생되더라도 상기 데이터 라인(15)의 오픈을 용이하게 리페어 할 수 있는 것에 기인하여 데이터 신호의 정상적인 전달이 가능하게 되고, 결과적으로는 상기 데이터 라인(15)의 오픈 불량에 기인된 액정표시장치의 제조 수율의 저하를 방지할 수 있게 된다.As a result, even if the opening of the data line 15 occurs, it is possible to easily repair the opening of the data line 15, thereby enabling the normal transmission of the data signal. As a result, the data line 15 It is possible to prevent a decrease in the manufacturing yield of the liquid crystal display device due to the open failure.

도 6은 오픈이 발생된 데이터 라인과 더미 게이트 패턴과의 용접 상태를 나타내는 도면이다.6 is a diagram illustrating a welding state between a data line in which an open occurs and a dummy gate pattern.

상기 더미 게이트 패턴(20')의 양 끝단부는 종래의 경우와 같이 평평하게 형성되어 있지 않고 뾰족하게 형성되어 있어 상기 액정 셀의 후면에서 상기 더미 게이트 패턴(20')과 데이터 라인(15)을 레이저로 용접하는 경우에 상기 데이터라인(15)이 상기 더미 게이트 패턴(20')에 가려지게 되더라도 정확한 레이저 리페어 지점 즉, 정확한 용접 포인트(24')을 찾을 수 있다.Both ends of the dummy gate pattern 20'are not sharply formed as in the conventional case but are sharply formed to laser the dummy gate pattern 20 'and the data line 15 from the rear side of the liquid crystal cell. In the case of welding by the furnace, even if the data line 15 is covered by the dummy gate pattern 20 ', an accurate laser repair point, that is, an accurate welding point 24' may be found.

또한, 도 6을 참조하면 상기 더미 게이트 패턴(20')의 뾰족한 부분을 레이저 용접 지점으로 하여 리페어 하는 경우, 종래의 경우보다 안정적으로 상기 데이터 라인(15)과 더미 게이트 패턴(20')이 상기 용접 포인트(24')에 의해 전기적으로 연결될 수 있다.6, when the sharp portion of the dummy gate pattern 20 ′ is repaired using a laser welding point, the data line 15 and the dummy gate pattern 20 ′ are more stably formed than the conventional case. It can be electrically connected by welding point 24 '.

이는 상기 용접 포인트(24')에 크랙(crack)이 발생되지 않아 상기 더미 게이트 패턴(20')과 데이터 라인(15) 간의 연결이 다시 끊어지지 않기 때문이다.This is because no crack is generated at the welding point 24 ′ and thus the connection between the dummy gate pattern 20 ′ and the data line 15 is not broken again.

이상의 설명에서와 같이 본 발명에 따른 데이터 오픈 리페어 패턴이 구비된 액정표시장치에 의하면, 데이터 오픈 리페어 패턴의 양 끝단을 뾰족하게 형성하여 리페어 지점 즉, 레이저 용접 지점을 보다 수월히 찾고 보다 안정적인 용접을 행하게 하며, 이에 따라 리페어 성공률을 극대화시키고 액정표시장치의 생산 수율을 향상시킬 수 있는 장점이 있다.As described above, according to the liquid crystal display device having the data open repair pattern according to the present invention, both ends of the data open repair pattern are sharply formed, thereby making it easier to find a repair point, that is, a laser welding point, and more stable welding. As a result, the repair success rate can be maximized and the production yield of the liquid crystal display device can be improved.

Claims (5)

기판 상에 배열된 다수의 게이트 라인과, 게이트 절연막의 개재하에 상기 게이트 라인과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부에 위치한 박막트랜지스터와, 상기 화소영역에 각각 배치된 화소전극으로 이루어진 액정표시장치에 있어서,A plurality of gate lines arranged on a substrate, a plurality of data lines intersecting the gate lines to define a plurality of pixel regions through a gate insulating film, a thin film transistor positioned at an intersection of the gate lines and the data lines; In a liquid crystal display device comprising pixel electrodes disposed in the pixel region, 상기 데이터 라인의 하부에 형성되며, 상기 게이트 절연막에 의해 상기 데이터 라인과 절연되는 더미 게이트 패턴이 구비되고, 상기 더미 게이트 패턴의 양 끝단이 뾰족한 형태로 이루어짐을 특징으로 하는 데이터 오픈 리페어 패턴이 구비된 액정표시장치.A dummy gate pattern is formed below the data line, and is insulated from the data line by the gate insulating layer, and both ends of the dummy gate pattern have a pointed shape. LCD display device. 제 1항에 있어서,The method of claim 1, 상기 더미 게이트 패턴은 상기 게이트 라인과 동시에 형성되며, 그 재료가 동일함을 특징으로 하는 데이터 오픈 리페어 패턴이 구비된 액정표시장치.And the dummy gate pattern is formed at the same time as the gate line and has the same material as the data open repair pattern. 제 1항에 있어서,The method of claim 1, 상기 더미 게이트 패턴은 상기 게이트 라인과 이격되며, 상기 데이터 라인의 연장 방향을 따라 배치되는 것을 특징으로 하는 데이터 오픈 리페어 패턴이 구비된 액정표시장치.And the dummy gate pattern is spaced apart from the gate line and disposed along an extension direction of the data line. 기판 상에 다수의 게이트 라인 및 양 끝단이 뾰족한 형태로 이루어진 더미 게이트 패턴이 형성되는 단계와,Forming a dummy gate pattern having a plurality of gate lines and pointed ends on the substrate; 상기 게이트 라인 및 더미 게이트 패턴이 형성된 기판 전면에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 상기 더미 게이트 패턴과 중첩되도록 데이터 라인이 형성되는 단계가 포함되는 것을 특징으로 하는 데이터 오픈 리페어 패턴 형성방법.And forming a gate insulating film on the entire surface of the substrate on which the gate line and the dummy gate pattern are formed, and forming a data line on the gate insulating film so as to overlap the dummy gate pattern. 제 4항에 있어서,The method of claim 4, wherein 상기 더미 게이트 패턴은 상기 게이트 라인과 이격되며, 상기 데이터 라인의 연장 방향을 따라 상기 데이터 라인의 하부에 배치되는 것을 특징으로 하는 데이터 오픈 리페어 패턴 형성방법.And the dummy gate pattern is spaced apart from the gate line and disposed under the data line in an extension direction of the data line.
KR1020020086632A 2002-12-30 2002-12-30 LCD with data line open repair pattern and method for forming the same KR100916916B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086632A KR100916916B1 (en) 2002-12-30 2002-12-30 LCD with data line open repair pattern and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086632A KR100916916B1 (en) 2002-12-30 2002-12-30 LCD with data line open repair pattern and method for forming the same

Publications (2)

Publication Number Publication Date
KR20040060103A true KR20040060103A (en) 2004-07-06
KR100916916B1 KR100916916B1 (en) 2009-09-09

Family

ID=37352046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086632A KR100916916B1 (en) 2002-12-30 2002-12-30 LCD with data line open repair pattern and method for forming the same

Country Status (1)

Country Link
KR (1) KR100916916B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721948B1 (en) * 2005-08-30 2007-05-25 삼성에스디아이 주식회사 organic electro luminescence device display and method for fabricating the same
KR100739652B1 (en) * 2006-11-10 2007-07-13 삼성에스디아이 주식회사 Organic light emitting diode display device and method for fabricating thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2760459B2 (en) * 1992-04-20 1998-05-28 シャープ株式会社 Active matrix type substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721948B1 (en) * 2005-08-30 2007-05-25 삼성에스디아이 주식회사 organic electro luminescence device display and method for fabricating the same
US7839077B2 (en) 2005-08-30 2010-11-23 Samsung Mobile Display Co., Ltd. Organic light emitting display and method of fabricating the same
KR100739652B1 (en) * 2006-11-10 2007-07-13 삼성에스디아이 주식회사 Organic light emitting diode display device and method for fabricating thereof

Also Published As

Publication number Publication date
KR100916916B1 (en) 2009-09-09

Similar Documents

Publication Publication Date Title
JP5173313B2 (en) Horizontal electric field type liquid crystal display array substrate
KR100289538B1 (en) Line layout of tft lcd
KR101225444B1 (en) Liquid crystal display device and Method for manufacturing the same and Method for Repairing the same
US7978278B2 (en) Display apparatus and repair method thereof
CN111221192B (en) Display panel and method for manufacturing the same
KR100779013B1 (en) repair method of gate line open in LCD
US6989884B2 (en) Active matrix liquid crystal panel and method for repairing defect therein
KR101224456B1 (en) In-plane switching mode liquid crystal display and method for repairing the same
KR20040062139A (en) Iquid crystal display device and repair methode of the same
KR20050068855A (en) Array substrate for liquid crystal display device
KR101107708B1 (en) Substrate for Thin Film Transistor Array in Liquid Crystal Display Device
KR20080059928A (en) Liquid crystal display device and method for repairing the same
US20100309401A1 (en) Liquid crystal display device and method for manufacturing the same
US7692753B2 (en) Flat panel display device
US20070290205A1 (en) Dual-channel thin film transistor
KR100916916B1 (en) LCD with data line open repair pattern and method for forming the same
KR101087353B1 (en) array plate and the fabrication method for In-Plane-Switching mode LCD
KR100919192B1 (en) Liquid crystal display apparatus including repair line and manufacturing method thereof
KR100552295B1 (en) Liquid crystal display and pixel defect repair method
KR20010103431A (en) method for fabricating liquid crystal display device
KR100520375B1 (en) Liquid crystal display
KR100719916B1 (en) Tft-lcd with means for repairing line open and interlayer short
KR101192072B1 (en) Liquid crystal display device
KR20040026929A (en) array board for liquid crystal display and fabrication method of thereof
KR20010064400A (en) Tft-lcd having means for data line open repair

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 10