KR20040058580A - Liquid crystal display device and method of dirving the same - Google Patents

Liquid crystal display device and method of dirving the same Download PDF

Info

Publication number
KR20040058580A
KR20040058580A KR1020020084906A KR20020084906A KR20040058580A KR 20040058580 A KR20040058580 A KR 20040058580A KR 1020020084906 A KR1020020084906 A KR 1020020084906A KR 20020084906 A KR20020084906 A KR 20020084906A KR 20040058580 A KR20040058580 A KR 20040058580A
Authority
KR
South Korea
Prior art keywords
liquid crystal
gate
scan pulse
supplied
horizontal
Prior art date
Application number
KR1020020084906A
Other languages
Korean (ko)
Inventor
이준호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020084906A priority Critical patent/KR20040058580A/en
Publication of KR20040058580A publication Critical patent/KR20040058580A/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Abstract

PURPOSE: A liquid crystal display device and a method for driving the same are provided to improve the liquid crystal response speed between the intermediate gray levels as well as the liquid crystal response speed between the white level and the black level by raising the voltage applied to the liquid crystal cell by the coupling voltage of the second storage node capacitor. CONSTITUTION: A liquid crystal display device includes a liquid crystal display panel, a gate driver, a data driver and a common voltage generation circuit. The liquid crystal display panel is provided with a plurality of liquid crystal cells, a first storage capacitor and a second storage capacitor. The gate driver supplies the dual scan pulse to the gate lines. The data driver supplies the pixel signal to the data lines. The common voltage generation circuit supplies the common voltage to the common electrode. The plurality of liquid crystal cells is formed at the cross-section between the gate lines and the data lines. The first storage capacitor is formed on the overlapping portion of the pixel electrode and the common electrode. And, the second storage capacitor is formed on the overlapping portion between the pixel electrode and the front gate line.

Description

액정 표시 장치 및 그 구동 방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF DIRVING THE SAME}Liquid crystal display and its driving method {LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF DIRVING THE SAME}

본 발명은 액정 표시 장치에 관한 것으로, 특히 액정의 응답 속도를 향상시킬 수 있는 액정 표시 장치 및 그 구동 방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a driving method thereof capable of improving the response speed of liquid crystals.

통상의 액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 방향 전계가 인가되는 TN(Twisted Nematic) 모드와 수평 전계가 인가되는 IPS(In Plane Switching) 모드로 대별된다.A typical liquid crystal display device displays an image by adjusting the light transmittance of a liquid crystal having dielectric anisotropy using an electric field. The liquid crystal display is roughly classified into a twisted nematic (TN) mode in which a vertical electric field is applied and an in plane switching (IPS) mode in which a horizontal electric field is applied according to the direction of the electric field driving the liquid crystal.

TN 모드는 상하부 기판에 대향하게 배치된 화소 전극과 공통 전극 간의 수직전계에 의해 액정을 구동하는 모드로 개구율이 큰 장점을 가지는 반면 시야각이 좁은 단점을 가진다.The TN mode is a mode in which a liquid crystal is driven by a vertical electric field between a pixel electrode and a common electrode disposed to face the upper and lower substrates, and has a large aperture ratio but a narrow viewing angle.

IPS 모드는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 액정을 구동하는 모드로 시야각이 큰 장점을 가지는 반면 개구율이 작은 단점을 가진다.The IPS mode is a mode in which a liquid crystal is driven by a horizontal electric field between a pixel electrode and a common electrode disposed side by side on a lower substrate, and has a large viewing angle, but a small aperture ratio.

도 1은 일반적인 IPS 모드의 액정 표시 패널을 등가적으로 도시한 평면도이다.1 is a plan view equivalently showing a liquid crystal display panel in a general IPS mode.

도 1에 도시된 IPS 모드의 액정 표시 패널은 데이터 라인들(DL1 내지 DLm)과 게이트 라인들(GL1 내지 GLn)의 교차부마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 공통 전압 라인(VCOML1 내지 VCOMLm) 사이에 접속된 액정셀(Clc)을 구비한다.The liquid crystal display panel of the IPS mode shown in FIG. 1 includes a thin film transistor TFT formed at each intersection of the data lines DL1 to DLm and the gate lines GL1 to GLn, and the thin film transistor TFT and the common voltage line. The liquid crystal cell Clc connected between (VCOML1-VCOMLm) is provided.

게이트 라인들(GL1 내지 GLn)은 게이트 하이 전압(VGH)의 스캔 신호를 공급하여 박막 트랜지스터(TFT)를 턴-온시키고, 그 게이트 하이 전압(VGH)이 공급되지 않은 나머지 기간에는 게이트 로우 전압(VGL)을 공급하여 박막 트랜지스터(TFT)를 턴-오프시키게 된다. 데이터 라인들(DL1 내지 DLm)은 화소 신호를 공급한다. 공통 전압 라인들(VCOML1 내지 VCOMLn)은 액정셀(Clc) 구동시 기준이 되는 공통 전압을 공급한다.The gate lines GL1 to GLn supply the scan signal of the gate high voltage VGH to turn on the thin film transistor TFT, and the gate low voltage (VG) in the remaining period when the gate high voltage VGH is not supplied. VGL) is supplied to turn off the thin film transistor TFT. The data lines DL1 to DLm supply the pixel signal. The common voltage lines VCOML1 to VCOMLn supply a common voltage as a reference when driving the liquid crystal cell Clc.

박막 트랜지스터(TFT)는 게이트 라인(GL)의 게이트 하이 전압(VGH)에 의해 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀(Clc)에 충전시키고, 게이트 로우 전압(VGL)에 의해 턴-오프되어 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다.The thin film transistor TFT is turned on by the gate high voltage VGH of the gate line GL to charge the pixel signal from the data line DL to the liquid crystal cell Clc, and to the gate low voltage VGL. As a result, the pixel signal charged in the liquid crystal cell Clc is maintained.

액정셀(lc)은 하부 기판에 액정을 사이에 두고 나란하게 형성된 화소 전극과 공통 전극으로 구성된다. 화소 전극은 박막 트랜지스터(TFT)의 드레인 전극과 접속되고, 공통 전극은 공통 전압 라인(VCOML)과 접속된다. 이러한 액정셀(Clc)은 충전된 화소 신호에 따라 유전율 이방성을 가지는 액정의 배열 상태를 가변시켜 광 투과율을 조절함으로써 계조를 구현하게 된다. 그리고, 액정셀(Clc)은 절연막을 사이에 둔 화소 전극과 공통 전극의 중첩 부분에 형성된 스토리지 캐패시터를 추가로 구비한다. 스토리지 캐패시터(Cst)는 액정셀(Clc)에 충전된 화소 신호가 박막 트랜지스터(TFT)의 턴-오프 기간에서 안정적으로 유지되게 한다.The liquid crystal cell lc includes a pixel electrode and a common electrode formed side by side with a liquid crystal interposed on a lower substrate. The pixel electrode is connected to the drain electrode of the thin film transistor TFT, and the common electrode is connected to the common voltage line VCOML. The liquid crystal cell Clc realizes gradation by controlling the light transmittance by changing the arrangement state of the liquid crystal having dielectric anisotropy according to the charged pixel signal. The liquid crystal cell Clc further includes a storage capacitor formed at an overlapping portion of the pixel electrode and the common electrode with an insulating layer therebetween. The storage capacitor Cst allows the pixel signal charged in the liquid crystal cell Clc to be stably maintained in the turn-off period of the thin film transistor TFT.

도 2는 도 1에 도시된 일부 액정셀들에서의 화소 신호의 충전 특성을 도시한 파형도이다.FIG. 2 is a waveform diagram illustrating charging characteristics of a pixel signal in some liquid crystal cells illustrated in FIG. 1.

도 2를 참조하면, i번째 게이트 라인(GLi)에 게이트 하이 전압(VGH)이 공급되는 수평 기간에서 i번째 수평 라인의 액정셀에 공통 전압(VCOM)을 기준으로 정극성을 갖는 화소 신호(Vpk)가 상승기간을 갖고 충전된다. 이어서, i+1번째 게이트 라인(GLi+1) 각각에 게이트 하이 전압(VGH)이 공급되는 수평 기간에서 i+1번째 수평 라인의 액정셀에 공통 전압(VCOM)을 기준으로 부극성을 갖는 화소 신호(Vpk+1)가 상승기간을 갖고 충전된다. 그리고, i+2번째 게이트 라인(GLi+2)에 게이트 하이 전압(VGH)이 공급되는 수평 기간에서 i+2번째 수평 라인의 액정셀에 공통 전압(VCOM)을 기준으로 정극성을 갖는 화소 신호(Vpk+2)가 상승기간을 갖고 충전된다. 이와 같이 게이트 하이 전압(VGH)에 의해 턴-온된 박막 트랜지스터를 통해 액정셀에 충전된 화소 신호(Vpk, Vpk+1, Vpk+2)는 게이트 로우 전압(VGL)에 의해 박막 트랜지스터가 턴-오프되는 기간 동안 그 충전 전압 레벨을 유지하게 된다.Referring to FIG. 2, a pixel signal Vpk having positive polarity based on a common voltage VCOM to a liquid crystal cell of an i-th horizontal line in a horizontal period in which a gate high voltage VGH is supplied to an i-th gate line GLi. ) Is charged with a rise period. Subsequently, in the horizontal period in which the gate high voltage VGH is supplied to each of the i + 1 th gate lines GLi + 1, the pixel having negative polarity is referenced to the common voltage VCOM in the liquid crystal cell of the i + 1 th horizontal line. The signal Vpk + 1 is charged with a rising period. The pixel signal having positive polarity based on the common voltage VCOM to the liquid crystal cell of the i + 2th horizontal line in the horizontal period in which the gate high voltage VGH is supplied to the i + 2th gate line GLi + 2. (Vpk + 2) is charged with a rising period. The pixel signals Vpk, Vpk + 1, and Vpk + 2 charged in the liquid crystal cell through the thin film transistor turned on by the gate high voltage VGH are turned off by the gate low voltage VGL. The charge voltage level is maintained for the period of time.

이 경우, 게이트 하이 전압(VGH)이 게이트 로우 전압(VGL)으로 떨어지는 지점에서 액정셀에 충전된 화소 신호(Vpk, Vpk+1, Vpk+2)가 피드 트로우 전압(Feed Through Voltage ; ΔVp) 만큼 감소하게 된다. 다시 말하여, 액정셀에 충전된 화소 신호(Vpk, Vpk+1, Vpk+2)는 피드 트로우 전압(ΔVp)에 의해 게이트 하이 전압(VGH)이 게이트 로우 전압(VGL)으로 떨어지는 지점에서 왜곡된다. 이 피드 트로우 전압(ΔVp)은 박막 트랜지스터와 액정셀에 존재하는 기생 캐패시터에 의해 발생되는 것으로서 다음 수학식 1과 같은 변수들에 의해 결정된다.In this case, the pixel signals Vpk, Vpk + 1, and Vpk + 2 charged in the liquid crystal cell are fed through voltage at a point where the gate high voltage VGH falls to the gate low voltage VGL. Decrease by. In other words, the pixel signals Vpk, Vpk + 1, and Vpk + 2 charged in the liquid crystal cell are distorted at the point where the gate high voltage VGH falls to the gate low voltage VGL by the feed-through voltage ΔVp. do. The feed throw voltage ΔVp is generated by parasitic capacitors present in the thin film transistor and the liquid crystal cell, and is determined by variables such as the following equation (1).

여기서, Cgs는 박막 트랜지스터의 게이트 전극과 소스 전극 사이에 형성되는 기생 캐패시터를 나타내고, ΔVgs는 게이트 전압과 액정셀에 공급되는 화소 신호와의 차전압을 나타낸다. 상기 수학식 1에 의해 피드 트로우 전압(ΔVp)은 Cgs와 ΔVgs에 비례하게 된다. 이러한 피드 트로우 전압(ΔVp)에 의해 액정셀에 충전된 화소 신호가 감소하게 되므로 액정셀에 순간적으로 최대 전압이 인가되는 시점은 화소 신호(Vpk, Vpk+1, Vpk+2)의 충전이 완료된 시점이다. 그리고, 액정에 걸리는 최대 전압(Vmax)은 다음 수학식 2와 같이 데이터 드라이버에서 데이터 라인에 공급하는 화소 신호의 최대전압(Vinput_max)과 공통 전압(VCOM)의 차전압이 된다.Here, Cgs represents a parasitic capacitor formed between the gate electrode and the source electrode of the thin film transistor, and ΔVgs represents the difference voltage between the gate voltage and the pixel signal supplied to the liquid crystal cell. According to Equation 1, the feed trough voltage ΔVp is proportional to Cgs and ΔVgs. Since the pixel signal charged in the liquid crystal cell is reduced by the feed trough voltage ΔVp, the charging time of the pixel signals Vpk, Vpk + 1, and Vpk + 2 is completed when the maximum voltage is momentarily applied to the liquid crystal cell. It's time. The maximum voltage Vmax applied to the liquid crystal becomes a difference voltage between the maximum voltage Vinput_max of the pixel signal supplied to the data line from the data driver and the common voltage VCOM, as shown in Equation 2 below.

Vmax = Vinput_max - VCOMVmax = Vinput_max-VCOM

한편, 액정은 다음 수학식 3에서 알 수 있는 바와 같이 고유한 점성과 탄성 등의 특성으로 인하여 응답 속도가 느린 단점을 가지고 있다.On the other hand, the liquid crystal has a disadvantage in that the response speed is slow due to intrinsic viscosity, elasticity, and the like as can be seen in the following equation (3).

여기서, τ는 액정이 인가 전압에 반응하는 라이징 타임(Rising Time; RS)을,는 액정 분자의 회전점도(Rotational Viscosity)를, d는 액정셀의 셀갭을,은 액정의 유전율을, V는 인가 전압을, Vth는 액정 분자가 경사운동을 하는 프리드릭 천이 전압(Freederick Transition Voltage)을 의미한다.Here, τ denotes a rising time (RS) at which the liquid crystal responds to an applied voltage. Is the rotational viscosity of the liquid crystal molecules, d is the cell gap of the liquid crystal cell, Is the dielectric constant of the liquid crystal, V is the applied voltage, and Vth is a Freederick Transition Voltage in which the liquid crystal molecules are inclined.

이에 따라, 액정의 응답 속도는 액정 재료의 물성 및 전극간의 거리에 따라 달라지기도 하지만, 주로 액정에 인가되는 전압(V)에 의해 좌우된다. 통상, TN 모드 액정의 라이징 타임(RS)은 20-80ms이고, IPS 모드 액정의 라이징 타임은 TN 모드 보다 길다. 이러한 액정의 응답 속도는 동영상의 한 프레임 기간(NTSC: 16.67ms) 보다 길기 때문에 액정이 현재 프레임에서 인가된 전압에 따라 원하는 만큼 반응하기 이전에 다음 프레임의 전압이 인가되기 때문에 잔상과 같은 문제가 발생하고, 특히 동영상을 표시하는 경우 화면이 흐릿하게 되는 모션 블러링(Motion Blurring) 현상이 나타나게 된다.Accordingly, the response speed of the liquid crystal depends on the physical properties of the liquid crystal material and the distance between the electrodes, but mainly depends on the voltage (V) applied to the liquid crystal. Usually, the rising time (RS) of the TN mode liquid crystal is 20-80 ms, and the rising time of the IPS mode liquid crystal is longer than that of the TN mode. Since the response speed of the liquid crystal is longer than one frame period of the video (NTSC: 16.67 ms), a problem such as afterimage occurs because the voltage of the next frame is applied before the liquid crystal reacts as desired according to the voltage applied in the current frame. In particular, when the video is displayed, a motion blurring phenomenon may occur in which the screen is blurred.

액정의 응답 속도 문제를 해결하기 위하여, 데이터 드라이버로 오버 드라이빙 회로(Over Driving Circuit)를 이용하여 데이터 드라이버의 출력 전압을 높임으로써 액정에 인가되는 전압을 높이는 방법이 제안되고 있다. 그러나, 오버 드라이빙 회로(ODC)를 이용하는 경우 상대적으로 낮은 전압을 필요로 하는 중간 계조들간의 액정 응답 속도는 향상시킬 수 있는 반면에, 상대적으로 높은 전압을 필요로 하는 화이트 레벨과 블랙 레벨간의 액정 응답 속도는 개선할 수 없는 문제점을 가지고 있다. 또한, 화이트 레벨과 블랙 레벨간의 액정 응답 속도를 개선하기 위해서 블랙 레벨에 대한 데이터 드라이버의 출력 전압을 더욱 증가시키면 되지만, 이를 위해서는 데이터 드라이버로 고가의 고출력 드라이브 IC를 사용해야 하므로 제조 단가가 상승되고 소비 전력이 증가되는 문제점이 있다.In order to solve the response speed problem of the liquid crystal, a method of increasing the voltage applied to the liquid crystal by increasing the output voltage of the data driver using an over driving circuit as the data driver has been proposed. However, when the overdriving circuit (ODC) is used, the liquid crystal response speed between the grayscales requiring a relatively low voltage can be improved, while the liquid crystal response between the white level and the black level requiring a relatively high voltage is improved. Speed has a problem that cannot be improved. In addition, in order to improve the liquid crystal response speed between the white level and the black level, the output voltage of the data driver to the black level may be further increased. However, this requires an expensive high output drive IC to be used as a data driver, thereby increasing manufacturing costs and power consumption. There is an increasing problem.

따라서, 본 발명의 목적은 게이트 커플링 현상을 이용하여 액정셀에 인가되는 전압을 높임으로써 고출력 데이터 드라이버를 사용하지 않고도 액정의 응답 속도를 향상시킬 수 있는 액정 표시 장치 및 그 구동 방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display device and a driving method thereof which can improve the response speed of a liquid crystal without using a high output data driver by increasing the voltage applied to the liquid crystal cell using a gate coupling phenomenon. .

도 1은 통상적인 IPS 모드의 액정 표시 패널을 도시한 도면.1 shows a liquid crystal display panel in a conventional IPS mode.

도 2는 도 1에 도시된 액정 표시 패널의 구동 파형도.FIG. 2 is a driving waveform diagram of the liquid crystal display panel shown in FIG. 1.

도 3은 본 발명의 실시 예에 따른 IPS 모드의 액정 표시 패널을 도시한 도면.3 is a diagram illustrating a liquid crystal display panel in an IPS mode according to an exemplary embodiment of the present invention.

도 4는 도 3에 도시된 액정 표시 패널의 구동 파형도.FIG. 4 is a driving waveform diagram of the liquid crystal display panel shown in FIG. 3.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

DL1 내지 DLm : 데이터 라인 GL0 내지 GLn : 게이트 라인DL1 to DLm: data line GL0 to GLn: gate line

VCOML1 내지 VCOMLn : 공통 전압 라인 TFT : 박막 트랜지스터VCOML1 to VCOMLn: common voltage line TFT: thin film transistor

Clc : 액정 캐패시터 Cst, Cst1, Cst2 : 스토리지 캐패시터Clc: Liquid Crystal Capacitor Cst, Cst1, Cst2: Storage Capacitor

10, 20 : 액정 표시 패널 22 : 게이트 드라이버10, 20: liquid crystal display panel 22: gate driver

24 : 데이터 드라이버 26 : 공통 전압 생성부24: data driver 26: common voltage generator

상기 목적을 달성하기 위하여, 본 발명에 따른 액정 표시 장치는 게이트 라인들과 데이터 라인들의 교차로 정의된 영역마다 형성된 액정셀들과, 상기 액정셀들에 포함되는 화소 전극과 공통 전극의 중첩부에 형성된 제1 스토리지 캐패시터와, 상기 화소 전극과 전단 게이트 라인의 중첩부에 형성된 제2 스토리지 캐패시터를 포함하는 액정 표시 패널과; 상기 게이트 라인들에 듀얼 스캔 펄스를 공급하는 게이트 드라이버와; 상기 데이터 라인들에 화소 신호를 공급하는 데이터 드라이버와; 상기 공통 전극에 공통 전압을 공급하는 공통 전압 생성부를 구비하는 것을 특징으로 한다.In order to achieve the above object, the liquid crystal display according to the present invention includes liquid crystal cells formed at regions defined by intersections of gate lines and data lines, and overlapping portions of pixel electrodes and common electrodes included in the liquid crystal cells. A liquid crystal display panel including a first storage capacitor and a second storage capacitor formed at an overlapping portion of the pixel electrode and a front gate line; A gate driver supplying dual scan pulses to the gate lines; A data driver for supplying a pixel signal to the data lines; And a common voltage generator for supplying a common voltage to the common electrode.

상기 게이트 드라이버는 보조 스캔 펄스와 메인 스캔 펄스로 구성된 듀얼 스캔 펄스를 공급하는 것을 특징으로 한다.The gate driver may provide a dual scan pulse consisting of an auxiliary scan pulse and a main scan pulse.

상기 보조 스캔 펄스와 메인 스캔 펄스가 적어도 한 수평기간의 간격을 가지도록 발생하는 것을 특징으로 한다.The auxiliary scan pulse and the main scan pulse is characterized in that it occurs so as to have an interval of at least one horizontal period.

상기 게이트 드라이버는 i(여기서, i는 양의 정수)번째 게이트 라인에 공급되는 보조 스캔 펄스는 i-2번째 게이트 라인에 공급되는 메인 스캔 펄스와 중첩되고, 그 i번째 게이트 라인에 공급되는 메인 스캔 펄스는 i+2번째 게이트 라인에 공급되는 메인 스캔 펄스와 중첩되도록 발생하는 것을 특징으로 한다.The gate driver has an auxiliary scan pulse supplied to the i-th gate line, where i is a positive integer, and a main scan supplied to the i-th gate line, overlapping the main scan pulse supplied to the i-th gate line. The pulse may be generated to overlap the main scan pulse supplied to the i + 2 th gate line.

i번째 수평라인의 액정셀들은 i-2 수평기간에서 공급되는 보조 스캔 펄스에 의해 상기 데이터 라인들에 공급된 i-2번째 수평 라인분의 화소 신호를 프리-충전하고, i-1 수평기간에서에서 i-1번째 게이트 라인에 공급되는 메인 스캔 펄스가 상기 제2 스토리지 캐패시터를 통해 커플링 되어 상기 프리-충전된 전압이 증가하게 되고, i 수평기간에서 공급되는 게이트 하이 전압의 메인 스캔 펄스에 의해 상기 데이터 라인들에 공급된 i번째 수평 라인분의 화소 신호를 충전하는 것을 특징으로 한다.The liquid crystal cells of the i-th horizontal line pre-charge the pixel signals of the i- 2th horizontal line supplied to the data lines by the auxiliary scan pulses supplied in the i-2 horizontal period, and in the i-1 horizontal period. The main scan pulse supplied to the i-1 th gate line is coupled through the second storage capacitor to increase the pre-charged voltage, and the main scan pulse of the gate high voltage supplied in the i horizontal period. The pixel signal of the i-th horizontal line supplied to the data lines is charged.

상기 데이터 드라이버는 상기 i-2번째 수평 기간과 상기 i번째 수평 기간에서 동일한 극성의 화소 신호들을 공급하고, 상기 i-1번째 수평 기간에서는 상반된 극성의 화소 신호들을 공급하는 것을 특징으로 한다.The data driver supplies pixel signals of the same polarity in the i-2 th horizontal period and the i th horizontal period, and supplies pixel signals of opposite polarities in the i-1 th horizontal period.

상기 제2 스토리지 캐패시터의 커플링으로 인한 상기 i번째 수평 라인 액정셀들에서의 프리-충전된 전압의 증가 폭은 그 제2 스토리지 캐패시터 용량에 따라 결정하는 것을 특징으로 한다.The increasing width of the pre-charged voltage in the i-th horizontal line liquid crystal cells due to the coupling of the second storage capacitor is determined according to the capacity of the second storage capacitor.

상기 보조 스캔 펄스 및 메인 스캔 펄스로는 게이트 하이 전압을 공급하고, 그 나머지 기간에는 게이트 로우 전압을 공급하는 것을 특징으로 한다.A gate high voltage is supplied to the auxiliary scan pulse and the main scan pulse, and a gate low voltage is supplied during the remaining period.

상기 액정셀들은 상기 화소 전극 및 공통 전극간에 형성되는 수평 전계에 의해 구동되는 것을 특징으로 한다.The liquid crystal cells are driven by a horizontal electric field formed between the pixel electrode and the common electrode.

본 발명에 따른 액정 표시 장치의 구동 방법은 i-2(여기서, i는 양의 정수) 수평 기간에서 i-2번째 게이트 라인에 메인 스캔 펄스를, i번째 게이트 라인에 보조 스캔 펄스를 공급하여 데이터 라인들에 공급된 i-2번째 수평 라인분의 화소 신호를 i번째 수평 라인의 액정셀들에 프리-충전하는 단계와; i-1 수평 기간에서 i-1번째 게이트 라인에 공급된 메인 스캔 펄스가 그 i-1번째 게이트 라인과 접속된 스토리지 캐패시터를 통해 커플링 되어 상기 i번째 수평 라인의 액정셀들에 프리-충전된 전압이 증가하는 단계와; i 수평기간에서 상기 i번째 게이트 라인에 메인 스캔 펄스가 공급되어 상기 데이터 라인들에 공급된 i번째 수평 라인분의 화소 신호를 상기 i번째 수평 라인의 액정셀들에 충전하는 단계를 포함하는 것을 특징으로 한다.In the method of driving the liquid crystal display according to the present invention, the main scan pulse is supplied to the i-2th gate line and the auxiliary scan pulse is supplied to the i-th gate line in the i-2 horizontal period, where i is a positive integer. Pre-charging the pixel signals for the i- 2th horizontal line supplied to the lines to the liquid crystal cells of the i-th horizontal line; In the i-1 horizontal period, the main scan pulse supplied to the i-1th gate line is coupled through a storage capacitor connected to the i-1th gate line to be pre-charged to the liquid crystal cells of the ith horizontal line. Increasing the voltage; and a main scan pulse supplied to the i-th gate line in an i-horizontal period to charge the i-th horizontal line pixel signal supplied to the data lines to the liquid crystal cells of the i-th horizontal line. It is done.

상기 i-2 수평 기간과 상기 i 수평 기간에서는 동일한 극성의 화소 신호들을 상기 데이터 라인들에 공급하고, 상기 i-1 수평 기간에서는 상반된 극성의 화소 신호들을 상기 데이터 라인들에 공급하는 것을 특징으로 한다.The pixel signals having the same polarity are supplied to the data lines in the i-2 horizontal period and the i horizontal period, and the pixel signals having opposite polarities are supplied to the data lines in the i-1 horizontal period. .

상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above objects will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시예를 도 3 및 도 4를 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 3 and 4.

도 3은 본 발명의 실시 예에 따른 IPS 모드의 액정 표시 장치를 등가적으로 도시한 평면도이다.3 is a plan view equivalently illustrating a liquid crystal display device in an IPS mode according to an exemplary embodiment of the present invention.

도 3에 도시된 액정 표시 장치는 액정셀 매트릭스를 갖는 액정 표시패널(20)과, 액정 표시 패널(20)의 게이트 라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(22)와, 액정 표시 패널(20)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(24)와, 액정 표시 패널(20)의 공통 전압 라인들(VCOML1 내지 VCOMLn)에 공통 전압(VCOM)을 공급하기 위한 공통 전압 생성부(26)를 구비한다.The liquid crystal display shown in FIG. 3 includes a liquid crystal display panel 20 having a liquid crystal cell matrix, a gate driver 22 for driving gate lines GL0 to GLn of the liquid crystal display panel 20, and a liquid crystal display. The data driver 24 for driving the data lines DL1 to DLm of the panel 20 and the common voltage VCOM for supplying the common voltage lines VCOML1 to VCOMLn of the liquid crystal display panel 20. The common voltage generator 26 is provided.

게이트 드라이버(22)는 게이트 라인들(GL1 내지 GLn)에 도 4에 도시된 바와 같이 보조 스캔 펄스(Auxiliary Scan Pulse; ASP)와 메인 스캔 펄스(Main Scan Pulse; MSP)로 구성된 듀얼 스캔 펄스를 공급하게 된다. 구체적으로, 게이트 드라이버(22)는 타이밍 컨트롤러(미도시)로부터의 듀얼 게이트 스타트 펄스(Dual Gate Start Pulse; DGSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜 게이트 라인들(GL1 내지 GLn)에 듀얼 스캔 펄스를 공급하게 된다. 이 경우, 듀얼 스캔 펄스를 구성하는 보조 스캔 펄스(ASP)와 메인 스캔 펄스(MSP)는 한 수평기간(1H)을 두고 이격되게 한다. 다시 말하여, i번째 게이트 라인(GLi)에 공급되는 보조 스캔 펄스(ASP)는 i-2번째 게이트 라인(GLi-2)에 공급되는 메인 스캔 펄스(MSP)와 중첩되고, 그 게이트 라인(GLi)에 공급되는 메인 스캔 펄스(MSP)는 i+2번째 게이트 라인(GLi+2)에 공급되는 보조 스캔 펄스(ASP)와 중첩되게 한다.The gate driver 22 supplies the gate lines GL1 to GLn with dual scan pulses including an auxiliary scan pulse (ASP) and a main scan pulse (MSP) as shown in FIG. 4. Done. Specifically, the gate driver 22 shifts the dual gate start pulse (DGSP) from the timing controller (not shown) in accordance with the gate shift clock (GSC) to gate lines GL1 through. The dual scan pulses are supplied to GLn). In this case, the auxiliary scan pulse ASP and the main scan pulse MSP constituting the dual scan pulse are spaced apart for one horizontal period 1H. In other words, the auxiliary scan pulse ASP supplied to the i-th gate line GLi is overlapped with the main scan pulse MSP supplied to the i- 2nd gate line GLi-2, and the gate line GLi is provided. The main scan pulse MSP is supplied to the second scan pulse ASP to be superimposed on the i + 2 th gate line GLi + 2.

데이터 드라이버(24)는 타이밍 컨트롤러(미도시)로부터 입력되는 디지털 화소 데이터들을 아날로그 화소 신호로 변환하여 데이터 라인들(DL1 내지 DLm)로 공급하게 된다. 이 경우, 데이터 드라이버(24)는 디지털 화소 데이터를 아날로그 화소 신호로 변환할 때 타이밍 컨트롤러(미도시)로부터의 극성 제어 신호에 응답하여화소 신호의 극성을 결정하게 된다. 예를 들면, 데이터 드라이버(24)는 도트 인버젼 방식으로 구동되게 하는 극성 제어 신호에 응답하여 상기 화소 신호의 극성이 인접한 화소 신호의 극성과는 상반되고, 수평기간 마다 반전되며, 또 프레임 단위로 반전되도록 화소 신호들의 극성을 결정하게 된다.The data driver 24 converts digital pixel data input from a timing controller (not shown) into an analog pixel signal and supplies the same to the data lines DL1 to DLm. In this case, the data driver 24 determines the polarity of the pixel signal in response to a polarity control signal from a timing controller (not shown) when converting the digital pixel data into an analog pixel signal. For example, in response to a polarity control signal that causes the data driver 24 to be driven in a dot inversion scheme, the polarity of the pixel signal is opposite to the polarity of the adjacent pixel signal, is inverted every horizontal period, and is frame-by-frame. The polarity of the pixel signals is determined to be inverted.

공통 전압 생성부(26)는 통상 액정 표시 장치의 구동시 필요한 전원 신호들을 생성하는 전원부에 포함되는 것으로 액정셀 구동시 기준이 되는 공통 전압(VCOM)을 생성하여 공통 전압 라인들(VCOML1 내지 VCOMLn)에 공통으로 공급하게 된다.The common voltage generator 26 is typically included in a power supply unit for generating power signals required for driving the liquid crystal display. The common voltage generator 26 generates the common voltage VCOM, which is a reference for driving the liquid crystal cell, to generate common voltage lines VCOML1 to VCOMLn. Will be supplied in common.

액정 표시 패널(20)은 데이터 라인들(DL1 내지 DLm)과 게이트 라인들(GL1 내지 GLn)의 교차부마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 공통 전압 라인(VCOML1 내지 VCOMLm) 사이에 접속된 액정셀(Clc)을 구비한다.The liquid crystal display panel 20 includes a thin film transistor TFT formed at each intersection of the data lines DL1 to DLm and the gate lines GL1 to GLn, the thin film transistor TFT, and the common voltage line VCOML1 to VCOMLm. The liquid crystal cell Clc connected in between is provided.

게이트 라인들(GL1 내지 GLn)은 게이트 드라이버(22)로부터의 게이트 하이 전압(VGH)의 듀얼 스캔 펄스를 공급하여 박막 트랜지스터(TFT)를 턴-온시킨다. 그리고, 게이트 라인들(GL1 내지 GLn)은 게이트 드라이버(22)로부터의 게이트 로우 전압(VGL)을 공급하여 박막 트랜지스터(TFT)를 턴-오프시킨다. 특히, 게이트 라인들(GL1 내지 GLn)은 보조 스캔 펄스(ASP)와 메인 스캔 펄스(MSP)로 구성된 듀얼 스캔 펄스에 응답하여 프리-충전(Pre-charging) 기간 및 메인-충전 기간 각각에서 박막 트랜지스터(TFT)를 턴-온시키게 된다.The gate lines GL1 to GLn turn on the thin film transistor TFT by supplying a dual scan pulse of the gate high voltage VGH from the gate driver 22. The gate lines GL1 to GLn supply the gate low voltage VGL from the gate driver 22 to turn off the thin film transistor TFT. In particular, the gate lines GL1 to GLn are thin film transistors in the pre-charging period and the main-charging period, respectively, in response to the dual scan pulse consisting of the auxiliary scan pulse ASP and the main scan pulse MSP. Turn on (TFT).

데이터 라인들(DL1 내지 DLm)은 데이터 드라이버(24)로부터의 화소 신호를 공급한다.The data lines DL1 to DLm supply the pixel signal from the data driver 24.

공통 전압 라인들(VCOML1 내지 VCOMLn)은 액정셀(Clc) 구동시 기준이 되는 공통 전압을 공급한다.The common voltage lines VCOML1 to VCOMLn supply a common voltage as a reference when driving the liquid crystal cell Clc.

박막 트랜지스터(TFT)는 게이트 라인(GL)의 게이트 하이 전압(VGH)에 의해 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀(Clc)에 충전시키고, 게이트 로우 전압(VGL)에 의해 턴-오프되어 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다. 특히, 박막 트랜지스터(TFT)는 게이트 라인(GL1 내지 GLn)으로부터의 듀얼 스캔 펄스, 즉 보조 스캔 펄스(ASP)에 의해 턴-온되어 데이터 라인(DL) 상의 다른 화소 신호가 액정셀(Clc)에 프리-충전되게 한 다음, 메인 스캔 펄스(MSP)에 의해 다시 턴-온되어 데이터 라인(DL)으로부터의 해당 화소 신호가 액정셀(Clc)에 상기 프리-충전된 전압에서부터 메인-충전되게 한다.The thin film transistor TFT is turned on by the gate high voltage VGH of the gate line GL to charge the pixel signal from the data line DL to the liquid crystal cell Clc, and to the gate low voltage VGL. As a result, the pixel signal charged in the liquid crystal cell Clc is maintained. In particular, the thin film transistor TFT is turned on by the dual scan pulses from the gate lines GL1 to GLn, that is, the auxiliary scan pulse ASP so that other pixel signals on the data line DL are transferred to the liquid crystal cell Clc. After being pre-charged, it is turned on again by the main scan pulse MSP to cause the corresponding pixel signal from the data line DL to be main-charged from the pre-charged voltage to the liquid crystal cell Clc.

액정셀(Clc)은 하부 기판에 액정을 사이에 두고 나란하게 형성된 화소 전극과 공통 전극으로 구성된다. 화소 전극은 박막 트랜지스터(TFT)의 드레인 전극과 접속되고, 공통 전극은 공통 전압 라인(VCOML)과 접속된다. 이러한 액정셀(Clc)은 충전된 화소 신호에 따라 유전율 이방성을 가지는 액정의 배열 상태를 가변시켜 광 투과율을 조절함으로써 계조를 구현하게 된다. 그리고, 액정셀(Clc)은 절연막을 사이에 둔 화소 전극과 공통 전극의 중첩 부분에 형성된 제1 스토리지 캐패시터(Cst1)와, 절연막을 사이에 둔 화소 전극과 이전 게이트 라인의 중첩 부분에 형성된 제2 스토리 캐패시터(Cst2)를 추가로 구비한다. 제1 및 제2 스토리지 캐패시터(Cst1, Cst2)는 액정셀(Clc)에 충전된 화소 신호가 박막 트랜지스터(TFT)의 턴-오프 기간에서 안정적으로 유지되게 한다.The liquid crystal cell Clc includes a pixel electrode and a common electrode formed side by side with a liquid crystal interposed on a lower substrate. The pixel electrode is connected to the drain electrode of the thin film transistor TFT, and the common electrode is connected to the common voltage line VCOML. The liquid crystal cell Clc realizes gradation by controlling the light transmittance by changing the arrangement state of the liquid crystal having dielectric anisotropy according to the charged pixel signal. The liquid crystal cell Clc includes a first storage capacitor Cst1 formed at an overlapping portion of the pixel electrode and the common electrode with the insulating layer interposed therebetween, and a second formed at the overlapping portion of the pixel electrode with the insulating film and the previous gate line. The story capacitor Cst2 is further provided. The first and second storage capacitors Cst1 and Cst2 allow the pixel signal charged in the liquid crystal cell Clc to be stably maintained in the turn-off period of the thin film transistor TFT.

특히, 제2 스토리지 캐패시터(Cst2)는 전단 게이트 라인과 커플링되어 보조 스캔 펄스(ASP)에 의해 액정셀(Clc)에 프리-충전된 전압을 상승시키는 역할을 하게 된다. 다시 말하여, 제2 스토리지 캐패시터(Cst2)는 전단 게이트 라인에 공급된 게이트 하이 전압(VGH)이 커플링되어 프리-충전된 액정셀(Clc)에 공급되게 한다. 이에 따라, 액정셀(Clc)에 걸리는 전압이 증가하게 됨으로써 액정의 응답 속도를 향상시킬 수 있게 된다. 여기서, 액정셀(Clc)에 걸리는 최대 전압(Vmax)은 다음 수학식 4와 같이 종래대비 증가하게 된다.In particular, the second storage capacitor Cst2 is coupled to the front gate line to increase the voltage pre-charged to the liquid crystal cell Clc by the auxiliary scan pulse ASP. In other words, the second storage capacitor Cst2 allows the gate high voltage VGH supplied to the front gate line to be coupled and supplied to the pre-charged liquid crystal cell Clc. As a result, the voltage applied to the liquid crystal cell Clc is increased, thereby improving the response speed of the liquid crystal. Here, the maximum voltage (Vmax) applied to the liquid crystal cell (Clc) is increased compared to the prior art as shown in the following equation (4).

Vmax = Vinput_max + ΔVp2 -VCOMVmax = Vinput_max + ΔVp2 -VCOM

여기서, Vinput_max는 데이터 드라이버(24)로부터 공급되는 최대 전압을, ΔVp2는 제2 스토리지 캐패시터(Cst2)의 커플링으로 상승된 프리-차징 전압을 나타낸 것이다. 상기 수학식 4와 같이 액정셀(Clc)에 걸리는 최대 전압(Vmax)은 종래 대비 ΔVp2 만큼 상승하게 되므로 액정의 응답 속도를 향상시킬 수 있게 된다. 특히, 본 발명에서는 중간 계조에 해당하는 화소 신호의 전압뿐만 아니라 블랙 레벨에 해당하는 화소 신호의 전압도 상기 ΔVp2 만큼 상승된다. 이 결과, 본 발명에 따른 액정 표시 장치는 데이터 드라이버(24)의 출력 전압을 증가시킬 필요없이 중간 계조들간의 액정 응답 속도 뿐만 아니라, 화이트 레벨과 블랙 레벨간의 액정 응답 속도도 향상시킬 수 있게 된다.Here, Vinput_max represents the maximum voltage supplied from the data driver 24, and ΔVp2 represents the pre-charging voltage raised by the coupling of the second storage capacitor Cst2. As shown in Equation 4, since the maximum voltage Vmax applied to the liquid crystal cell Clc is increased by ΔVp2 compared to the conventional art, the response speed of the liquid crystal can be improved. In particular, in the present invention, the voltage of the pixel signal corresponding to the black level as well as the voltage of the pixel signal corresponding to the intermediate gray level is increased by the above ΔVp2. As a result, the liquid crystal display according to the present invention can improve not only the liquid crystal response speed between the intermediate gray levels but also the liquid crystal response speed between the white level and the black level without increasing the output voltage of the data driver 24.

한편, ΔVp2의 크기는 다음 수학식 5와 같은 변수들에 의해 결정된다.On the other hand, the magnitude of ΔVp2 is determined by variables such as the following equation (5).

여기서, Cgs는 박막 트랜지스터의 게이트 전극과 소스 전극 사이에 형성되는 기생 캐패시터를 나타내고, ΔVgs는 게이트 전압과 액정셀에 공급되는 화소 신호와의 차전압을, Cst1은 액정셀에 포함되는 화소 전극과 공통 전극의 중첩부에 형성된 제1 스토리지 캐패시터를, Cst2는 상기 화소 전극과 전단 게이트 라인의 중첩부에 형성되는 제2 스토리지 캐패시터를 나타낸다. 상기 수학식 5에서 알 수 있는 바와 같이 제2 스토리지 캐패시터(Cst2)의 용량을 증대시키는 경우 ΔVp2가 커지게 되므로 액정의 응답 속도는 더욱 빠르게 할 수 있게 된다.Here, Cgs represents a parasitic capacitor formed between the gate electrode and the source electrode of the thin film transistor, ΔVgs represents the difference voltage between the gate voltage and the pixel signal supplied to the liquid crystal cell, and Cst1 is common with the pixel electrode included in the liquid crystal cell. A first storage capacitor formed in the overlapping portion of the electrode, and Cst2 represents a second storage capacitor formed in the overlapping portion of the pixel electrode and the front gate line. As can be seen from Equation 5, when the capacity of the second storage capacitor Cst2 is increased, ΔVp2 becomes large, so that the response speed of the liquid crystal can be made faster.

이러한 액정 표시 장치의 구동 방법을 상세히 살펴보면, 도 4에 도시된 바와 같이 i-2 수평 기간에서 i-2번째 게이트 라인(GLi-2)에 메인 스캔 펄스(MSP)가 공급됨과 동시에 i번째 게이트 라인(GLi)에 보조 스캔 펄스(ASP)가 공급된다. 이에 따라, i-2번째 수평 라인의 액정셀들(Clc)은 프리-충전된 전압에서부터 데이터 라인들(DL1 내지 DLm)에 공급된 i-2번째 수평 라인의 화소 신호(Vpk-2)를 충전하게 되고, i번째 수평 라인의 액정셀들(Clc)은 상기 i-2번째 수평 라인의 화소 신호를 프리-충전하게 된다. 이 경우, 액정셀들(Clc)이 도트 인버젼 방식으로 구동되므로 i-2번째 수평 라인의 액정셀들(Clc)과 i번째 수평 라인의 액정셀들(Clc)은 동일한 극성의 화소 신호를 충전하게 된다. 그리고, i-1번째 수평 라인의 액정셀들(Clc)에 포함되는 제2 스토리지 캐패시터(Cst2)에 의해 i-2번째 게이트 라인(GLi-2)에공급되는 메인 스캔 펄스(MSP)의 게이트 하이 전압(VGH)이 커플링됨으로써 그 i-1번째 수평 라인의 액정셀들(Clc)에 프리-충전된 전압의 절대치가 ΔVp2(예를 들면, 3~4V) 만큼 증가하게 된다. 이에 따라, i-1번째 수평 라인의 액정셀들(Clc)의 응답 속도가 빨라지게 된다.Looking at the driving method of the liquid crystal display in detail, as shown in FIG. 4, the main scan pulse MSP is supplied to the i-2 th gate line GLi-2 in the i-2 horizontal period and the i th gate line. The auxiliary scan pulse ASP is supplied to GLi. Accordingly, the liquid crystal cells Clc of the i-2 th horizontal line charge the pixel signal Vpk-2 of the i-2 th horizontal line supplied to the data lines DL1 through DLm from the pre-charged voltage. The liquid crystal cells Clc of the i-th horizontal line are pre-charged with the pixel signals of the i- 2th horizontal line. In this case, since the liquid crystal cells Clc are driven in a dot inversion method, the liquid crystal cells Clc of the i- 2nd horizontal line and the liquid crystal cells Clc of the i-th horizontal line charge the pixel signals of the same polarity. Done. The gate high of the main scan pulse MSP supplied to the i-2 th gate line GLi-2 by the second storage capacitor Cst2 included in the i-1 th horizontal line liquid crystal cells Clc is included. As the voltage VGH is coupled, the absolute value of the voltage pre-charged in the liquid crystal cells Clc of the i−1 th horizontal line is increased by ΔVp2 (for example, 3 to 4V). Accordingly, the response speed of the liquid crystal cells Clc of the i−1 th horizontal line is increased.

그 다음, i-1 수평 기간에서 i-1번째 게이트 라인(GLi-1)에 메인 스캔 펄스(MSP)가 공급됨과 동시에 i+1번째 게이트 라인(GLi)에 보조 스캔 펄스(ASP)가 공급된다. 이에 따라, i-1번째 수평 라인의 액정셀들(Clc)은 프리-충전된 전압에서부터 데이터 라인들(DL1 내지 DLm)에 공급된 i-1번째 수평 라인분의 화소 신호(Vpk-1)를 충전하게 되고, i+1번째 수평 라인의 액정셀들(Clc)은 상기 i-1번째 수평 라인의 화소 신호를 프리-충전하게 된다. 이 경우, 액정셀들(Clc)이 도트 인버젼 방식으로 구동되므로 i-1번째 수평 라인의 액정셀들(Clc)과 i+1번째 수평 라인의 액정셀들(Clc)은 동일한 극성의 화소 신호를 충전하게 된다. 그리고, i번째 수평 라인의 액정셀들(Clc)에 포함되는 제2 스토리지 캐패시터(Cst2)에 의해 i-1번째 게이트 라인(GLi-1)에 공급되는 메인 스캔 펄스(MSP)의 게이트 하이 전압(VGH)이 커플링됨으로써 그 i번째 수평 라인의 액정셀들(Clc)에 프리-충전된 전압의 절대치가 비교적 큰 폭(예를 들면, 3~4V)으로 증가하게 된다. 이에 따라, i번째 수평 라인의 액정셀들(Clc)의 응답 속도가 빨라지게 된다.Then, in the i-1 horizontal period, the main scan pulse MSP is supplied to the i-1 th gate line GLi-1, and the auxiliary scan pulse ASP is supplied to the i + 1 th gate line GLi. . Accordingly, the liquid crystal cells Clc of the i−1 th horizontal line receive the pixel signal Vpk-1 of the i−1 th horizontal line supplied to the data lines DL1 through DLm from the pre-charged voltage. The liquid crystal cells Clc of the i + 1 th horizontal line pre-charge the pixel signal of the i−1 th horizontal line. In this case, since the liquid crystal cells Clc are driven in a dot inversion method, the liquid crystal cells Clc of the i-1 th horizontal line and the liquid crystal cells Clc of the i + 1 th horizontal line are pixel signals of the same polarity. Will charge. The gate high voltage of the main scan pulse MSP supplied to the i-1 th gate line GLi-1 by the second storage capacitor Cst2 included in the liquid crystal cells Clc of the i th horizontal line VGH) is coupled to increase the absolute value of the voltage pre-charged to the liquid crystal cells Clc of the i-th horizontal line to a relatively large width (for example, 3 to 4V). Accordingly, the response speed of the liquid crystal cells Clc of the i-th horizontal line is increased.

그 다음, i 수평 기간에서 i번째 게이트 라인(GLi)에 메인 스캔 펄스(MSP)가 공급됨과 동시에 i+2번째 게이트 라인(GLi)에 보조 스캔 펄스(ASP)가 공급된다. 이에 따라, i번째 수평 라인의 액정셀들(Clc)은 프리-충전된 전압에서부터 데이터라인들(DL1 내지 DLm)에 공급된 i번째 수평 라인분의 화소 신호(Vpk)를 충전하게 되고, i+2번째 수평 라인의 액정셀들(Clc)은 상기 i번째 수평 라인의 화소 신호를 프리-충전하게 된다. 이 경우, 액정셀들(Clc)이 도트 인버젼 방식으로 구동되므로 i번째 수평 라인의 액정셀들(Clc)과 i+2번째 수평 라인의 액정셀들(Clc)은 동일한 극성의 화소 신호를 충전하게 된다. 그리고, i+1번째 수평 라인의 액정셀들(Clc)에 포함되는 제2 스토리지 캐패시터(Cst2)에 의해 i번째 게이트 라인(GLi)에 공급되는 메인 스캔 펄스(MSP)의 게이트 하이 전압(VGH)이 커플링됨으로써 그 i+1번째 수평 라인의 액정셀들(Clc)에 프리-충전된 전압의 절대치가 비교적 큰 폭(예를 들면, 3~4V)으로 증가하게 된다. 이에 따라, i+2번째 수평 라인의 액정셀들(Clc)의 응답 속도가 빨라지게 된다.Then, in the i horizontal period, the main scan pulse MSP is supplied to the i-th gate line GLi and the auxiliary scan pulse ASP is supplied to the i + 2 th gate line GLi. Accordingly, the liquid crystal cells Clc of the i-th horizontal line charge the pixel signal Vpk for the i-th horizontal line supplied to the data lines DL1 to DLm from the pre-charged voltage, and i + The liquid crystal cells Clc of the second horizontal line pre-charge the pixel signal of the i-th horizontal line. In this case, since the liquid crystal cells Clc are driven in a dot inversion method, the liquid crystal cells Clc of the i th horizontal line and the liquid crystal cells Clc of the i + 2 th horizontal line charge the pixel signals of the same polarity. Done. The gate high voltage VGH of the main scan pulse MSP supplied to the i-th gate line GLi by the second storage capacitor Cst2 included in the liquid crystal cells Clc of the i + 1 th horizontal line is included. This coupling causes the absolute value of the voltage pre-charged in the liquid crystal cells Clc of the i + 1th horizontal line to be increased to a relatively large width (for example, 3 to 4V). Accordingly, the response speed of the liquid crystal cells Clc of the i + 2 th horizontal line is increased.

상술한 바와 같이, 본 발명에 따른 액정 표시 장치 및 그 구동 방법에서는 듀얼 스캔 펄스 중 보조 스캔 펄스에 의해 액정셀에 프리-충전된 전압이 제2 스토리지 캐패시터에 의해 이전단 게이트 하이 전압과 커플링된 전압 만큼 상승함으로써 액정셀에 걸리는 최대 전압이 증가하게 된다. 이에 따라, 본 발명에 따른 액정 표시 장치 및 그 구동 방법은 데이터 드라이버의 출력 전압을 증가시킬 필요없이 액정 응답 속도를 향상시킬 수 있게 된다. 또한, 본 발명에 따른 액정 표시 장치 및 그 구동 방법은 모든 액정셀들에 걸리는 전압이 제2 스토리지 캐패시터의 커플링 전압만큼 상승됨으로써 중간 계조들간의 액정 응답 속도 뿐만 아니라, 화이트레벨과 블랙 레벨간의 액정 응답 속도도 향상시킬 수 있게 된다.As described above, in the liquid crystal display and the driving method thereof according to the present invention, the voltage pre-charged to the liquid crystal cell by the auxiliary scan pulse among the dual scan pulses is coupled to the previous gate high voltage by the second storage capacitor. As the voltage increases, the maximum voltage applied to the liquid crystal cell increases. Accordingly, the liquid crystal display device and the driving method thereof according to the present invention can improve the liquid crystal response speed without increasing the output voltage of the data driver. In addition, the liquid crystal display and the driving method thereof according to the present invention increase the voltage applied to all liquid crystal cells by the coupling voltage of the second storage capacitor, so that not only the liquid crystal response speed between the gray scales but also the liquid crystal between the white level and the black level. The response speed can also be improved.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (11)

게이트 라인들과 데이터 라인들의 교차로 정의된 영역마다 형성된 액정셀들과, 상기 액정셀들에 포함되는 화소 전극과 공통 전극의 중첩부에 형성된 제1 스토리지 캐패시터와, 상기 화소 전극과 전단 게이트 라인의 중첩부에 형성된 제2 스토리지 캐패시터를 포함하는 액정 표시 패널과;Liquid crystal cells formed at regions defined by intersections of gate lines and data lines, a first storage capacitor formed at an overlapping portion of a pixel electrode and a common electrode included in the liquid crystal cells, and an overlap of the pixel electrode and the front gate line. A liquid crystal display panel including a second storage capacitor formed in the portion; 상기 게이트 라인들에 듀얼 스캔 펄스를 공급하는 게이트 드라이버와;A gate driver supplying dual scan pulses to the gate lines; 상기 데이터 라인들에 화소 신호를 공급하는 데이터 드라이버와;A data driver for supplying a pixel signal to the data lines; 상기 공통 전극에 공통 전압을 공급하는 공통 전압 생성부를 구비하는 것을 특징으로 하는 액정 표시 장치.And a common voltage generator for supplying a common voltage to the common electrode. 제 1 항에 있어서,The method of claim 1, 상기 게이트 드라이버는 보조 스캔 펄스와 메인 스캔 펄스로 구성된 듀얼 스캔 펄스를 공급하는 것을 특징으로 하는 액정 표시 장치The gate driver supplies a dual scan pulse consisting of an auxiliary scan pulse and a main scan pulse. 제 2 항에 있어서,The method of claim 2, 상기 보조 스캔 펄스와 메인 스캔 펄스가 적어도 한 수평기간의 간격을 가지도록 발생하는 것을 특징으로 하는 액정 표시 장치.And the auxiliary scan pulse and the main scan pulse are generated to have an interval of at least one horizontal period. 제 2 항에 있어서,The method of claim 2, 상기 게이트 드라이버는 i(여기서, i는 양의 정수)번째 게이트 라인에 공급되는 보조 스캔 펄스는 i-2번째 게이트 라인에 공급되는 메인 스캔 펄스와 중첩되고, 그 i번째 게이트 라인에 공급되는 메인 스캔 펄스는 i+2번째 게이트 라인에 공급되는 메인 스캔 펄스와 중첩되도록 발생하는 것을 특징으로 액정 표시 장치.The gate driver has an auxiliary scan pulse supplied to the i-th gate line, where i is a positive integer, and a main scan supplied to the i-th gate line, overlapping the main scan pulse supplied to the i-th gate line. And a pulse is generated to overlap a main scan pulse supplied to an i + 2 th gate line. 제 4 항에 있어서,The method of claim 4, wherein i번째 수평라인의 액정셀들은The liquid crystal cells of the i horizontal line i-2 수평기간에서 공급되는 보조 스캔 펄스에 의해 상기 데이터 라인들에 공급된 i-2번째 수평 라인분의 화소 신호를 프리-충전하고,pre-charges the pixel signals of the i-2 th horizontal line supplied to the data lines by an auxiliary scan pulse supplied in the i-2 horizontal period, i-1 수평기간에서 i-1번째 게이트 라인에 공급되는 메인 스캔 펄스가 상기 제2 스토리지 캐패시터를 통해 커플링 되어 상기 프리-충전된 전압이 증가하게 되고,In the i-1 horizontal period, the main scan pulse supplied to the i-1 th gate line is coupled through the second storage capacitor to increase the pre-charged voltage. i 수평기간에서 공급되는 게이트 하이 전압의 메인 스캔 펄스에 의해 상기 데이터 라인들에 공급된 i번째 수평 라인분의 화소 신호를 충전하는 것을 특징으로 하는 액정 표시 장치.and a pixel signal corresponding to the i-th horizontal line supplied to the data lines by a main scan pulse of a gate-high voltage supplied in the i-horizontal period. 제 4 항에 있어서,The method of claim 4, wherein 상기 데이터 드라이버는The data driver 상기 i-2 수평 기간과 상기 i 수평 기간에서 동일한 극성의 화소 신호들을 공급하고, 상기 i-1 수평 기간에서는 상반된 극성의 화소 신호들을 공급하는 것을특징으로 하는 액정 표시 장치.And supplying pixel signals of the same polarity in the i-2 horizontal period and the i horizontal period, and supplying pixel signals of opposite polarities in the i-1 horizontal period. 제 4 항에 있어서,The method of claim 4, wherein 상기 제2 스토리지 캐패시터의 커플링으로 인한 상기 i번째 수평 라인 액정셀들에서의 프리-충전된 전압의 증가 폭은 그 제2 스토리지 캐패시터 용량에 따라 결정하는 것을 특징으로 하는 액정 표시 장치.And an increasing width of the pre-charged voltage in the i-th horizontal line liquid crystal cells due to the coupling of the second storage capacitor is determined according to the capacity of the second storage capacitor. 제 2 항에 있어서,The method of claim 2, 상기 보조 스캔 펄스 및 메인 스캔 펄스로는 게이트 하이 전압을 공급하고, 그 나머지 기간에는 게이트 로우 전압을 공급하는 것을 특징으로 하는 액정 표시 장치.And a gate high voltage as the auxiliary scan pulse and the main scan pulse, and a gate low voltage in the remaining period. 제 1 항에 있어서,The method of claim 1, 상기 액정셀들은 상기 화소 전극 및 공통 전극간에 형성되는 수평 전계에 의해 구동되는 것을 특징으로 하는 액정 표시 장치.And the liquid crystal cells are driven by a horizontal electric field formed between the pixel electrode and the common electrode. i-2(여기서, i는 양의 정수) 수평 기간에서 i-2번째 게이트 라인에 메인 스캔 펄스를, i번째 게이트 라인에 보조 스캔 펄스를 공급하여 데이터 라인들에 공급된 i-2번째 수평 라인분의 화소 신호를 i번째 수평 라인의 액정셀들에 프리-충전하는 단계와;i-2 horizontal line supplied to the data lines by supplying the main scan pulse to the i-2th gate line and the auxiliary scan pulse to the i-th gate line in the i-2 (where i is a positive integer) horizontal period Pre-charging the minute pixel signal to the liquid crystal cells of the i-th horizontal line; i-1 수평 기간에서 i-1번째 게이트 라인에 공급된 메인 스캔 펄스가 그 i-1번째 게이트 라인과 접속된 스토리지 캐패시터를 통해 커플링 되어 상기 i번째 수평 라인의 액정셀들에 프리-충전된 전압이 증가하는 단계와;In the i-1 horizontal period, the main scan pulse supplied to the i-1th gate line is coupled through a storage capacitor connected to the i-1th gate line to be pre-charged to the liquid crystal cells of the ith horizontal line. Increasing the voltage; i 수평기간에서 상기 i번째 게이트 라인에 메인 스캔 펄스가 공급되어 상기 데이터 라인들에 공급된 i번째 수평 라인분의 화소 신호를 상기 i번째 수평 라인의 액정셀들에 충전하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.and a main scan pulse supplied to the i-th gate line in an i-horizontal period to charge the i-th horizontal line pixel signal supplied to the data lines to the liquid crystal cells of the i-th horizontal line. A drive method of a liquid crystal display device. 제 10 항에 있어서,The method of claim 10, 상기 i-2 수평 기간과 상기 i 수평 기간에서는 동일한 극성의 화소 신호들을 상기 데이터 라인들에 공급하고, 상기 i-1 수평 기간에서는 상반된 극성의 화소 신호들을 상기 데이터 라인들에 공급하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.The pixel signals having the same polarity are supplied to the data lines in the i-2 horizontal period and the i horizontal period, and the pixel signals having opposite polarities are supplied to the data lines in the i-1 horizontal period. Driving method of liquid crystal display device.
KR1020020084906A 2002-12-27 2002-12-27 Liquid crystal display device and method of dirving the same KR20040058580A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020084906A KR20040058580A (en) 2002-12-27 2002-12-27 Liquid crystal display device and method of dirving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020084906A KR20040058580A (en) 2002-12-27 2002-12-27 Liquid crystal display device and method of dirving the same

Publications (1)

Publication Number Publication Date
KR20040058580A true KR20040058580A (en) 2004-07-05

Family

ID=37350665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020084906A KR20040058580A (en) 2002-12-27 2002-12-27 Liquid crystal display device and method of dirving the same

Country Status (1)

Country Link
KR (1) KR20040058580A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101254991B1 (en) * 2006-06-30 2013-04-17 엘지디스플레이 주식회사 Over driving circuit for liquid crystal display device
KR20190081075A (en) * 2017-12-29 2019-07-09 엘지디스플레이 주식회사 Scan driving circuit and display device comprising the same
KR20200011777A (en) * 2018-07-25 2020-02-04 삼성전자주식회사 A display apparatus and a method for displaying an image thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101254991B1 (en) * 2006-06-30 2013-04-17 엘지디스플레이 주식회사 Over driving circuit for liquid crystal display device
KR20190081075A (en) * 2017-12-29 2019-07-09 엘지디스플레이 주식회사 Scan driving circuit and display device comprising the same
KR20200011777A (en) * 2018-07-25 2020-02-04 삼성전자주식회사 A display apparatus and a method for displaying an image thereof

Similar Documents

Publication Publication Date Title
US8228274B2 (en) Liquid crystal panel, liquid crystal display, and driving method thereof
US8232946B2 (en) Liquid crystal display and driving method thereof
US8279150B2 (en) Method and apparatus for processing data of liquid crystal display
JP4790798B2 (en) Active matrix liquid crystal display device and driving method thereof
KR101285054B1 (en) Liquid crystal display device
JP4330059B2 (en) Liquid crystal display device and drive control method thereof
KR101182561B1 (en) Liquid Crystal Display and Driving Method Thereof
KR20080002237A (en) Gate driving circuit, liquid crystal display using the same and driving method thereof
KR20020045017A (en) Liquid Crystal Display Panel, Liquid Crystal Display Apparatus with the same and Driving method for therefor
KR20040061205A (en) Liquid Crystal Display Device And Driving Method Thereof
KR100496543B1 (en) Liquid crystal display and method of driving the same
KR20040058580A (en) Liquid crystal display device and method of dirving the same
KR101264704B1 (en) LCD and drive method thereof
KR100631118B1 (en) Liquid crystal display and method of dirving the same
KR101177581B1 (en) LCD and drive method thereof
KR101264705B1 (en) LCD and drive method thereof
KR20040059319A (en) Liquid crystal display device and method of dirving the same
KR20070121284A (en) Lcd and driving method thereof
KR20040048623A (en) Liquid crystal display and method of dirving the same
KR20080044454A (en) Lcd and drive method thereof
KR101264701B1 (en) LCD and drive method thereof
KR100686220B1 (en) Thin film transistor for liquid crystal display
KR100717183B1 (en) Method of driving for liquid crystal panel for 2 line dot inversion
KR20040052348A (en) Liquid crystal display and method of dirving the same
KR20040013605A (en) Liquid crystal display and method for driving thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid