KR20040057536A - 플래시 메모리 소자의 프로그램 - Google Patents

플래시 메모리 소자의 프로그램 Download PDF

Info

Publication number
KR20040057536A
KR20040057536A KR1020020084295A KR20020084295A KR20040057536A KR 20040057536 A KR20040057536 A KR 20040057536A KR 1020020084295 A KR1020020084295 A KR 1020020084295A KR 20020084295 A KR20020084295 A KR 20020084295A KR 20040057536 A KR20040057536 A KR 20040057536A
Authority
KR
South Korea
Prior art keywords
program
cells
programmed
programs
flash memory
Prior art date
Application number
KR1020020084295A
Other languages
English (en)
Inventor
이주엽
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020084295A priority Critical patent/KR20040057536A/ko
Publication of KR20040057536A publication Critical patent/KR20040057536A/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3454Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459Circuits or methods to verify correct programming of nonvolatile memory cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits

Abstract

선택된 워드라인과 비트라인에 연결된 모든 셀을 프로그램 하는 단계; 지정된 프로그램 횟수 동안 정상적으로 프로그램되었는지를 확인하는 단계; 상기 지정된 프로그램 횟수 동안 정상적으로 프로그램이 되지 않은 경우 상기 모든 셀을 1/2, 1/4 또는 1/n 나누어 프로그램을 실시하는 단계; 새로 지정된 프로그램 횟수 동안 정상적으로 프로그램되었는지를 확인하는 단계를 포함하여 이루어 진 플래시 메모리의 프로그램 방법이 개시된다.

Description

플래시 메모리 소자의 프로그램{Method of programing a flash memory device}
본 발명은 플래시 메모리 소자의 프로그램 방법에 관한 것으로 특히, 한번에 프로그램되는 셀의 갯수를 프로그램 정도에 따라 조정하므로써 프로그램 효율을 증대시킬 수 있는 플래시 메모리 소자의 프로그램 방법에 관한 것이다.
비휘발성 메모리 소자인 플래시 메모리 셀은 전기적인 프로그램과 소거가 가능하다. 이러한 메모리 셀은 디램과 같이 비트라인과 워드라인 사이에 메트릭스 방식으로 배열되며 블록 단위로 프로그램 및 소거 동작을 할 수 있다.
기존의 NOR형 플래시 메모리 소자에 있어서 한 워드라인에는 보통 8개, 16개개의 입출력(I/O)이 연결되어 있고, 각 셀의 드레인은 각각의 비트라인에 연결되어 있다. 또한, 각각의 비트라인은 입출력(I/O)라인에 연결되어 있다.
프로그램 동작은 대개 워드라인 별로 실시되는데, 예를 즐어 x8( 즉, I/O 또는 비트라인의 수가 8개)인 경우 8개의 셀의 각 드레인에 프로그램용 드레인 전압이 인가된다. 이러한 드레인 전압은 드레인 펌프에서 생성하게 된다.
드레인 펌프는 비트라인 전류를 고려하여 설계되어야 한다. 게이트 전압용 또는 소거용 펌프와 같은 보통의 펌프는 전류소모가 거의 없으므로 한 번의 펌핑으로 원하는 전압레벨을 얻을 수 있다. 그러나 드레인 펌프의 경우에는 전류의 소모량이 많으므로 한 번 펌핑으로 원하는 전압레벨을 얻었다고 하더라도 이를 유지하기 위하여 계속적인 펌핑 동작이 이루어 져야 한다. 따라서 전류 소모량이 많을 수록 드레인 펌프의 사이즈가 증가하게 된다.
보통의 드레인 펌프에 있어서는 얼마 만큼의 전류를 보장할 수 있는지가 주요한 문제가 된다. 예를 들면, 드레인 펌프는 2mA 용 펌프, 4mA 용 펌프, 8mA 용 펌프 등으로 설계된다.
그러면, 프로그램시 사용되는 드레인 펌프의 전류 소스는 무엇인가를 살펴 보기로 한다.
도 1 에는 프로그램시 셀의 드레인 전압의 변화에 따른 드레인 전류의 변화가 도시되어 있고, 도 2에는 소거 전압 확인 레벨의 변화에 대한 비트라인의 누설 전류 변화가 도시되어 있다.
도 1에 도시된 바와 같이, 셀의 프로그램 시 전류는 온 전류(On current)이므로 셀의 문턱전압에 따라 변화한다. 도 2에서 보여 지듯이 비트라인 누설 전류는 셀의 과 소거 비트의 수에 따라 결정되므로 프로그램 전류에 비해 상대적으로 변화폭이 매우 크다고 할 수 있다. 따라서 프로그램 전류의 전형적인 값과 비트라인 누설 전류의 최악의 값을 고려하면 비트라인 당 약 500㎂ 정도의 전류가 드레인 펌프로부터 소모된다. 그러므로, 한번에 프로그램 할 셀의 개수를 얼마로 하는 가에 따라 드레인 펌프의 사이즈, 즉 효율이 결정된다. 프로그램 코맨드는 어드레스(x8, x16)별로 수행되므로한번에 프로그램 할 경우 드레인 펌프는 약 4mA(x8인 경우임, x16이면 8mA: 오냐하면 한개의 어드레스당 16개의 I/O, 즉 16개의 셀이 있기 때문임)를 소모하면서도 전압 강하 없도록 설계되어야 한다. 한번에 프로그램할 셀의 수가 증가할 경우 드레인 펌프의 사이즈는 기하학적으로 증가하게 된다.
드레인 펌프의 사이즈를 줄이기 위해서 프로그램 할 셀의 개수를 줄일 경우(예를들어 한개씩 프로그램) 드레인 펌프의 사이즈는 500㎂까지 줄어 들겠지만 프로그램 타임이 8배(x16인 경우 16배)로 늘어 나게 되므로 타임 대비 프로그램 효율이 현저하게 감소된다. 그러므로 기존의 디바이스의 경우 프로그램 타임과 드레인 펌프의 사이즈를 최적화하는 것이 매우 중요한 문제의 하나였다. 특히 저전압으로 가면 갈수록 드레인 펌프에 대한 부담은 더욱 크게 된다.
따라서 본 발명은 프로그램시 사용되는 셀의 갯수를 프로그램 정도에 따라 조정함으로써 상술한 단점을 해소할 수 있는 플래시 메모리 소자의 프로그램 방법을 제공하는데 그 목적이 있다.
도 1 은 플래시 메모리 셀 프로그램시 흐르는 온 전류를 나타내는 그래프.
도 2 는 비트라인 누설 전류를 나타내는 그래프.
도 3a 및 3b 는 본 발명에 따른 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 플로우 챠트도.
상술한 목적을 달성하기 위한 본 발명에 따른 플래시 메모리 소자의 프로그램 방법은 선택된 워드라인에 연결된 모든 셀을 프로그램 하는 단계;
지정된 프로그램 횟수 동안 정상적으로 프로그램되었는지를 확인하는 단계;
상기 지정된 프로그램 횟수 동안 정상적으로 프로그램이 되지 않은 경우 상기 모든 셀을 1/2, 1/4 또는 1/n 나누어 프로그램을 실시하는 단계;
새로 지정된 프로그램 횟수 동안 정상적으로 프로그램되었는지를 확인하는 단계를 포함하여 이루어 진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 3a 및 도 3b 는 본 발명에 따른 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 플로우 챠트도이다.
도 3a 및 도 3b 는 x8인 경우를 예로 들어 설명한 경우이며 x16, x32인 경우에도 도 3a 및 도 3b의 기술 사상이 그대로 적용될 수 있다.
프로그램이 시작되면 어드레스 세팅 및 펌프 동작이 행해 진다(단계 101). 한 개의 선택된 워드라인에 접속된 8개의 셀에 대한 프로그램 동작이 진행된다(단계 102). 프로그램 확인 동작을 실시하여(단계 103) 패스이면 프로그램 동작을 종료하고, 패스가 아니면 프로그램 카운터를 증가시키고 카운터 값이 예를 들어 3보다 큰지를 확인한다(단계 104). 카운터 값이 3보다 작으면 단계(102)로 복귀하고, 카운터 값이 3보다 크면 카운터를 리셋시키고 단계(105)로 진행된다.
단계(105)에서는 4개의 셀(I/O0-I/O3)에 대한 프로그램을 실시 한다. 단계(106)에서는 잔류하는 4개의 셀(I/O3-I/O7)에 대한 프로그램을 실시 한다. 프로그램 확인 동작을 실시하여(단계 106) 패스이면 프로그램 동작을 종료하고, 패스가 아니면 프로그램 카운터를 증가시키고 카운터 값이 예를 들어 3보다 큰지를 확인한다(단계 108). 카운터 값이 3보다 작으면 단계(105)로 복귀하고, 카운터 값이 3보다 크면 카운터를 리셋하고 단계(109)로 진행된다.
단계(109)에서는 2개의 셀(I/O0-I/O1)에 대한 프로그램을 실시 한다. 단계(110)에서는 2개의 셀(I/O2-I/O3)에 대한 프로그램을 실시한. 단계(111)에서는 2개의 셀(I/O4-I/O5)에 대한 프로그램을 실시한. 단계(112)에서는 잔류하는 4개의 셀(I/O7-I/O8)에 대한 프로그램을 실시 한다. 프로그램 확인 동작을 실시하여(단계 113) 패스이면 프로그램 동작을 종료하고, 패스가 아니면 프로그램 카운터를 증가시키고 카운터 값이 예를 들어 3보다 큰지를 확인한다(단계 114). 카운터 값이 3보다 작으면 단계(109)로 복귀하고, 카운터 값이 3보다 크면 카운터를 리셋하고 단계(115)로 진행된다.
단계(115) 내지 단계(121)에서는 한개의 셀(한개의 I/O)마다 프로그램을 실시한다. 프로그램 확인 동작을 실시하여(단계 122) 패스이면 프로그램 동작을 종료하고, 패스가 아니면 프로그램 카운터를 증가시키고 카운터 값이 지정한 값보다 큰지를 확인한다(단계 123). 카운터 값이 지정값보다 작으면 단계(115)로 복귀하고,카운터 값이 지정값보다 크면 결함 칩으로 결정한다.
상술한 바와 같은 본 발명에 따른 플래시 메모리 소자의 프로그램 방법을 채용하므로써 작은 사이즈의 드레인 펌프를 이용하여 프로그램 효율을 향상시킬 수 있으며, 드레인 펌프의 사이즈가 작아짐으로 인해 레이아웃 면적을 상당히 줄일 수 있다. 또한 프로그램시 펌프에 흐르는 전류가 감소하므로 파워 소모를 줄일 수 있다.
본 발명은 실시예를 중심으로 하여 설명되었으나 당 분야의 통상의 지식을 가진 자라면 이러한 실시예를 이용하여 다양한 형태의 변형 및 변경이 가능하므로 본 발명은 이러한 실시예에 한정되는 것이 아니라 다음의 특허 청구 범위에 의해 한정된다.

Claims (3)

  1. 선택된 워드라인과 비트라인에 연결된 모든 셀을 프로그램 하는 단계;
    지정된 프로그램 횟수 동안 정상적으로 프로그램되었는지를 확인하는 단계;
    상기 지정된 프로그램 횟수 동안 정상적으로 프로그램이 되지 않은 경우 상기 모든 셀을 1/2, 1/4 또는 1/n 나누어 프로그램을 실시하는 단계;
    새로 지정된 프로그램 횟수 동안 정상적으로 프로그램되었는지를 확인하는 단계를 포함하여 이루어 진 것을 특징으로 하는 플래시 메모리의 프로그램 방법.
  2. 선택된 워드라인과 비트라인에 연결된 모든 셀을 프로그램 하는 단계;
    정상적으로 프로그램되었는지를 확인하는 단계;
    정상적으로 프로그램이 되지 않은 경우 상기 모든 셀을 1/2, 1/4 또는 1/n 나누어 프로그램을 실시하는 단계;
    정상적으로 프로그램되었는지를 확인하는 단계를 포함하여 이루어 진 것을 특징으로 하는 플래시 메모리의 프로그램 방법.
  3. 선택된 워드라인과 비트라인에 연결된 모든 셀을 프로그램 하는 단계;
    1차로 지정된 프로그램 횟수 동안 정상적으로 프로그램되었는지를 확인하는 단계;
    상기 1차로 지정된 프로그램 횟수 동안 정상적으로 프로그램이 되지 않은 경우 상기 모든 셀을 1/2로 나누어 프로그램을 실시하는 단계;
    2차로 지정된 프로그램 횟수 동안 정상적으로 프로그램되었는지를 확인하는 단계:
    상기 2차로 지정된 프로그램 횟수 동안 정상적으로 프로그램이 되지 않은 경우 상기 모든 셀을 1/4로 나누어 프로그램을 실시하는 단계;
    3차로 지정된 프로그램 횟수 동안 정상적으로 프로그램이 되었는 지를 확인하는 단계;
    상기 3차로 지정된 프로그램 횟수 동안 정상적으로 프로그램이 되지 않은 경우 상기 셀 단위로 프로그램을 실시하는 단계를 포함하여 이루어 진 것을 특징으로 하는 플래시 메모리의 프로그램 방법.
KR1020020084295A 2002-12-26 2002-12-26 플래시 메모리 소자의 프로그램 KR20040057536A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020084295A KR20040057536A (ko) 2002-12-26 2002-12-26 플래시 메모리 소자의 프로그램

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020084295A KR20040057536A (ko) 2002-12-26 2002-12-26 플래시 메모리 소자의 프로그램

Publications (1)

Publication Number Publication Date
KR20040057536A true KR20040057536A (ko) 2004-07-02

Family

ID=37350105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020084295A KR20040057536A (ko) 2002-12-26 2002-12-26 플래시 메모리 소자의 프로그램

Country Status (1)

Country Link
KR (1) KR20040057536A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7468924B2 (en) 2006-10-23 2008-12-23 Samsung Electronics Co., Ltd. Non-volatile memory device capable of reducing threshold voltage distribution
US8068361B2 (en) 2008-08-06 2011-11-29 Samsung Electronics Co., Ltd. Systems and methods for performing a program-verify process on a nonvolatile memory by selectively pre-charging bit lines associated with memory cells during the verify operations

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7468924B2 (en) 2006-10-23 2008-12-23 Samsung Electronics Co., Ltd. Non-volatile memory device capable of reducing threshold voltage distribution
US8068361B2 (en) 2008-08-06 2011-11-29 Samsung Electronics Co., Ltd. Systems and methods for performing a program-verify process on a nonvolatile memory by selectively pre-charging bit lines associated with memory cells during the verify operations
KR101427896B1 (ko) * 2008-08-06 2014-08-11 삼성전자주식회사 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치 및그것을 포함하는 메모리 시스템

Similar Documents

Publication Publication Date Title
US8773910B2 (en) Programming to mitigate memory cell performance differences
US7630236B2 (en) Flash memory programming to reduce program disturb
US7272039B2 (en) Minimizing adjacent wordline disturb in a memory device
KR100904352B1 (ko) 비휘발성 메모리 장치에서의 다중 레벨 프로그래밍
US8203876B2 (en) Reducing effects of erase disturb in a memory device
US20070223278A1 (en) Memory device with variable trim settings
US9455043B2 (en) Dynamic program window determination in a memory device
US8391080B2 (en) Erase voltage reduction in a non-volatile memory device
US20020057599A1 (en) Nonvolatile semiconductor memory device having reduced erase time and method of erasing data of the same
US6052306A (en) Method and device for automatic determination of the required high voltage for programming/erasing an EEPROM
US6172915B1 (en) Unified erase method in flash EEPROM
US20040047223A1 (en) Non-volatile semiconductor memory device for selectively re-checking word lines
KR20040057536A (ko) 플래시 메모리 소자의 프로그램
US7408808B2 (en) User configurable commands for flash memory
US6373750B1 (en) Non-volatile memory which performs erasure in a short time
US6125056A (en) Fast program mode for non-volatile memory
US6987695B2 (en) Writing data to nonvolatile memory
US6208558B1 (en) Acceleration circuit for fast programming and fast chip erase of non-volatile memory
KR100865816B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
KR100520191B1 (ko) 플래쉬 메모리 장치 및 프로그램 방법
US6101129A (en) Fast chip erase mode for non-volatile memory
CN110556150A (zh) 一种存储单元的编程方法、装置、电子设备及存储介质
KR100317496B1 (ko) 플래쉬 메모리 소자의 테스트 방법
CN110556146A (zh) 一种存储单元的编程方法、装置、电子设备及存储介质
KR20080056845A (ko) 소거 스트레스와 소거 타임을 줄인 불휘발성 반도체 메모리장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination