KR20040052349A - 액정표시장치의 데이터 구동 장치 및 방법 - Google Patents

액정표시장치의 데이터 구동 장치 및 방법 Download PDF

Info

Publication number
KR20040052349A
KR20040052349A KR1020020080220A KR20020080220A KR20040052349A KR 20040052349 A KR20040052349 A KR 20040052349A KR 1020020080220 A KR1020020080220 A KR 1020020080220A KR 20020080220 A KR20020080220 A KR 20020080220A KR 20040052349 A KR20040052349 A KR 20040052349A
Authority
KR
South Korea
Prior art keywords
data
pixel
array
time
pixel data
Prior art date
Application number
KR1020020080220A
Other languages
English (en)
Other versions
KR100914781B1 (ko
Inventor
안승국
경창수
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020080220A priority Critical patent/KR100914781B1/ko
Priority to US10/717,638 priority patent/US7205972B1/en
Publication of KR20040052349A publication Critical patent/KR20040052349A/ko
Application granted granted Critical
Publication of KR100914781B1 publication Critical patent/KR100914781B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 데이터라인들로 공급되는 데이터를 시분할 방식으로 공급하여 데이터 드라이버 집적회로의 수를 줄일 수 있도록 한 액정표시장치의 데이터 구동장치에 관한 것이다.
본 발명의 액정표시장치의 데이터 구동 장치는 1수평기간을 1/4기간단위로 분할하여 외부로부터 입력된 화소데이터를 1/4기간단위로 시분할하여 공급하기 위한 제1 멀티플렉서 어레이와, 1/4기간단위로 시분할된 화소데이터를 화소전압신호로 변환하기 위한 디지털-아날로그 변환 어레이와, 데이터라인들을 1/4기간 단위로 시분할하여 화소전압신호를 공급하기 위한 디멀티플렉서 어레이를 구비한다.

Description

액정표시장치의 데이터 구동 장치 및 방법{DATA DRIVING APPARATUS AND METHOD FOR LIQUID CRYSTAL DISPLAY}
본 발명은 액정표시장치에 관한 것으로 특히, 데이터라인들로 공급되는 데이터를 시분할 방식으로 공급하여 데이터 드라이버 집적회로의 수를 줄일 수 있도록 한 액정표시장치의 데이터 구동장치 및 방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 액티브 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
실제로, 액정표시장치는 도 1에 도시된 바와 같이 데이터 TCP(Tape Carrier Pakage)(6)를 통해 액정패널(2)과 접속된 데이터 드라이브 IC(Integrated Circuit)들(4)과, 게이트 TCP(10)를 통해 액정패널(2)과 접속된 게이트 드라이브 IC들(8)을 구비한다.
액정패널(2)은 게이트라인들과 데이터라인들의 교차부마다 형성된 박막트랜지스터와, 박막트랜지스터에 접속된 액정셀을 구비한다. 박막트랜지스터의 게이트전극은 수평라인 단위의 게이트라인들 중 어느 하나와 접속되고, 소스전극은 수직라인단위의 데이터라인들 중 어느 하나와 접속된다. 이러한 박막트랜지스터는 게이트라인으로부터의 스캔신호에 응답하여 데이터라인으로부터의 화소전압신호를 액정셀에 공급한다. 액정셀은 박막트랜지스터의 드레인 전극과 접속된 화소전극과,그 화소전극과 액정을 사이에 두고 대면하는 공통전극을 구비한다. 이러한 액정셀은 화소전극에 공급되는 화소전압신호에 응답하여 액정을 구동함으로써 광투과율을 조절하게 된다.
게이트 드라이브 IC들(8) 각각은 게이트 TCP(10) 각각에 실장된다. 게이트 TCP(10)에 실장된 게이트 드라이브 IC(8)는 게이트 TCP(10)를 통해 액정패널(2)의 게이트 패드들과 전기적으로 접속된다. 이러한 게이트 드라이브 IC들(8)은 액정패널(2)의 게이트라인들을 1수평기간(1H) 단위로 순차 구동하게 된다.
데이터 드라이브 IC들(4) 각각은 데이터 TCP(6) 각각에 실장된다. 데이터 TCP(6)에 실장된 데이터 드라이브 IC(4)는 데이터 TCP(6)를 통해 액정패널(2)의 데이터 패드들과 전기적으로 접속된다. 이러한 데이터 드라이브 IC들(4)은 디지털 화소데이터를 아날로그 화소전압신호로 변환하여 1수평기간(1H) 단위로 액정패널(2)의 데이터라인들에 공급한다.
이를 위하여, 데이터 드라이브 IC들(4) 각각은 도 2에 도시된 바와 같이 순차적인 샘플링신호를 공급하는 쉬프트 레지스터 어레이(12)와, 샘플링신호에 응답하여 화소데이터를 래치하여 출력하는 제1 및 제2 래치 어레이(16, 18)와, 제1 및 제2 래치 어레이(16, 18) 사이에 배치된 제1 멀티플렉서(Multiplexer;이하, MUX라 함)(15)와, 제2 래치 어레이(18)로부터의 화소데이터를 화소전압신호로 변환하는 디지털-아날로그 변환(이하, DAC라 함) 어레이(20)와, DAC 어레이(20)로부터의 화소전압신호를 완충하여 출력하는 버퍼 어레이(26)와, 버퍼 어레이(26) 출력의 진행경로를 선택하는 제2 MUX 어레이(30)를 구비한다. 또한, 데이터 드라이브 IC(4)는타이밍 제어부(도시하지 않음)로부터 공급되는 화소데이터(R, G, B)를 중계하는 데이터 레지스터(34)와, DAC 어레이(20)에서 필요로 하는 정극성 및 부극성 감마전압들을 공급하는 감마 전압부(36)를 더 구비한다.
이러한 구성을 갖는 데이터 드라이브 IC들(4) 각각은 n개씩의 데이터라인들을 구동하기 위하여 n채널(예컨데, 384 또는 480 채널)의 데이터출력을 갖는다. 이러한 데이터 드라이브 IC(4)의 n채널 중 도 2는 6채널(D1 내지 D6) 부분만을 도시한다.
데이터 레지스터(34)는 타이밍 제어부로부터의 화소데이터를 중계하여 제1 래치 어레이(16)로 공급한다. 특히 타이밍 제어부는 전송 주파수 감소를 위해 화소데이터를 우수 화소데이터(RGBeven)와 기수 화소데이터(RGBodd)로 분리하여 각각의 전송라인을 통해 데이터 레지스터(34)로 공급하게 된다. 데이터 레지스터(34)는 입력된 우수 화소데이터(RGBeven)와 기수 화소데이터(RGBodd)를 각각의 전송라인을 통해 제1 래치 어레이(16)로 출력한다. 여기서 우수 화소데이터(RGBeven)와 기수 화소데이터(RGBodd) 각각은 적(R), 녹(G), 청(B) 화소데이터를 포함한다.
감마전압부(36)는 감마 기준전압 발생부(도시하지 않음)로부터 입력되는 다수개의 감마 기준전압을 그레이별로 세분화하여 출력한다.
쉬프트 레지스터 어레이(12)는 순차적인 샘플링신호를 발생하여 제1 래치 어레이(16)로 공급하고, 이를 위하여 n/6개의 쉬프트 레지스터(14)를 구비한다. 도 2에 도시된 첫번째 단의 쉬프트 레지스터(14)는 타이밍 제어부로부터 입력되는 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 쉬프트시켜 샘플링신호로 출력함과 동시에 다음단의 쉬프트 레지스터(14)에 캐리신호(CAR)로 공급한다. 소스 스타트 펄스(SSP)는 도 3a 및 도 3b에 도시된 바와 같이 1수평기간(1H) 단위로 공급되고 소스 샘플링 클럭신호(SSC) 마다 쉬프트되어 샘플링신호로 출력된다.
제1 래치 어레이(16)는 쉬프트 레지스터 어레이(12)로부터의 샘플링신호에 응답하여 데이터 레지스터(34)로부터의 화소데이터(RGBeven, RGBodd)를 일정단위씩 샘플링하여 래치한다. 제1 래치 어레이(16)는 n개의 화소데이터(R, G, B)를 래치하기 위해 n개의 제1 래치들(13)로 구성되고, 그 제1 래치들(13) 각각은 화소데이터(R, G, B)의 비트수(예를 들어, 3비트 또는 6비트)에 대응하는 크기를 갖는다. 이러한 제1 래치 어레이(16)는 샘플링 신호마다 우수 화소데이터(RGBeven)와 기수 화소데이터(RGBodd), 즉 6개씩의 화소데이터를 샘플링하여 래치한 다음 동시에 출력한다.
제1 MUX 어레이(15)는 타이밍 제어로부터의 극성제어신호(POL)에 응답하여 제1 래치 어레이(16)로부터 공급되는 화소데이터(R, G, B)의 진행경로를 결정하게 된다. 이를 위하여 제1 MUX 어레이(15)는 n-1개의 제1 MUX들(17)을 구비한다. 제1 MUX들(17) 각각은 인접한 두개의 제1 래치(13) 출력을 입력하여 극성제어신호(POL)에 따라 선택적으로 출력하게 된다. 여기서, 첫번째와 마지막번째 제1 래치들(13)을 제외한 나머지 제1 래치들(13) 각각의 출력은 인접한 두개의 제1 MUX(17)에 공유되어 입력된다. 첫번째와 마지막번째 제1 래치들(13)의 출력은 제2 래치어레이(18)와 제1 MUX(17)에 공유되어 입력된다. 이러한 구성을 가지는 제1 MUX 어레이(15)는 극성제어신호(POL)에 따라 제1 래치들(13) 각각으로부터의화소데이터(R, G, B)가 그대로 제2 래치부(18)로 진행되게 제어하거나, 한칸씩 오른쪽으로 쉬프트되어 제2 래치부(18)로 진행되게 제어한다. 극성제어신호(POL)는 도 3a 및 도 3b에 도시된 바와 같이 1수평기간(1H) 마다 그 극성이 반전된다. 결과적으로 제1 MUX 어레이(15)는 제1 래치 어레이(16)로부터의 화소데이터(R, G, B) 각각이 극성제어신호(POL)에 응답하여 제2 래치 어레이(18)를 경유하여 DAC 어레이(20)의 P(Positive)DAC(22) 또는 N(Negative)DAC(24)으로 출력되게 함으로써 화소데이터(R, G, B)의 극성을 제어하게 된다.
제2 래치 어레이(18)는 제1 래치 어레이(16)로부터 제1 MUX 어레이(15)를 경유하여 입력되는 화소데이터(R, G, B)를 타이밍 제어부로부터의 소스 출력 이네이블신호(SOE)에 응답하여 동시에 래치한 후 출력한다. 특히 제2 래치 어레이(18)는 제1 래치 어레이(16)로부터의 화소데이터(R, G, B)가 라이트 쉬프트되어 입력되는 경우를 고려하여 n+1개의 제2 래치들(19)을 구비한다. 소스 출력 이네이블신호(SOE)는 도 3a 및 도 3b에 도시된 바와 같이 1수평기간(1H) 단위로 발생한다. 제2 래치 어레이(18)는 이 소스 출력 이네이블신호(SOE)의 라이징 에지에서 입력되는 화소데이터들(R, G, B)을 동시에 래치하고 폴링 에지에서 동시에 출력한다.
DAC 어레이(20)는 제2 래치 어레이(18)로부터의 화소데이터들(R, G, B)을 감마전압부(36)로부터의 정극성 및 부극성 감마전압(GH, GL)을 이용하여 화소전압신호로 변환하여 출력하게 된다. 이를 위하여, DAC 어레이(20)는 n+1개의 PDAC(22) 및 NDAC(24)을 구비하고, 도트 인버젼 구동을 위해 PDAC(22)과 NDAC(24)이 교번적으로 나란하게 배치된다. PDAC(22)은 제2 래치 어레이(18)로부터의 화소데이터들(R, G, B)을 정극성 감마전압들(GH)을 이용하여 정극성 화소전압신호로 변환한다. NDAC(24)은 제2 래치 어레이(18)로부터 화소데이터들(R, G, B)을 부극성 감마전압들(GL)을 이용하여 부극성 화소전압신호로 변환한다.
버퍼 어레이(26)에 포함되는 n+1개의 버퍼들(28) 각각은 DAC 어레이(20)의 PDAC(22) 및 NDAC(24) 각각으로부터 출력되는 화소전압신호를 신호완충하여 출력한다.
제2 MUX 어레이(30)는 타이밍 제어로부터의 극성제어신호(POL)에 응답하여 버퍼 어레이(26)로부터 공급되는 화소전압신호의 진행경로를 결정하게 된다. 이를 위하여, 제2 MUX 어레이(30)는 n개의 제2 MUX들(32)을 구비한다. 제2 MUX들(32) 각각은 극성제어신호(POL)에 응답하여 인접한 2개의 버퍼들(28) 중 어느 하나의 출력을 선택하여 해당 데이터라인(D)으로 출력한다. 여기서, 첫번째 마지막번째 버퍼(28)를 제외한 나머지 버퍼들(28)의 출력단은 인접한 2개의 제2 MUX들(32)에 공유되어 입력된다. 이러한 구성을 가지는 제2 MUX 어레이(30)는 극성제어신호(POL)에 응답하여 마지막번째 버퍼(28)를 제외한 버퍼들(28) 각각으로부터의 화소전압신호가 그대로 데이터라인(D1 내지 D6)과 일대일 대응되어 출력되게 한다. 또한, 제2 MUX 어레이(30)는 극성제어신호(POL)에 응답하여 첫번째 버퍼(28)를 제외한 나머지 버퍼들(28) 각각으로부터의 화소전압신호가 한칸씩 왼쪽으로 쉬프트되어 데이터라인(D1 내지 D6)과 일대일 대응되어 출력되게 한다.
극성제어신호(POL)는 제1 MUX 어레이(15)에 공급되는 것과 동일하게 도 3a및 도 3b에 도시된 바와 같이 1수평기간(1H) 마다 그 극성이 반전된다. 이와 같이 제2 MUX 어레이(30)는 제1 MUX 어레이(15)와 함께 극성제어신호(POL)에 응답하여 데이터라인들(D1 내지 D6)에 공급되는 화소전압신호의 극성을 결정하게 된다. 이 결과 제2 MUX 어레이(30)를 통해 데이터라인들(D1 내지 D6) 각각에 공급되는 화소전압신호는 인접한 화소전압신호들과 상반된 극성을 갖는다. 다시 말하여 도 3a 및 도 3b에 도시된 바와 같이 DL1, DL3, DL5 등과 같은 기수 데이터라인들(Dodd)로 출력되는 화소전압신호와 DL2, DL4, DL6 등과 같은 우수 데이터라인들(Deven)로 출력되는 화소전압신호는 서로 상반되는 극성을 갖게 된다. 그리고 그 기수 데이터라인들(Dodd)과 우수 데이터라인들(Deven)의 극성은 게이트라인들(GL1, GL2, GL3, ...)이 순차적으로 구동되는 1수평주기(1H) 마다 반전됨과 아울러 프레임 단위로 반전되게 된다.
이와 같이 종래의 데이터 드라이브 IC들(4) 각각은 n개의 데이터라인들을 구동하기 위하여 n+1개씩의 DAC들 및 버퍼들을 포함해야만 한다. 이 결과, 종래의 데이터 드라이브 IC들(4)은 그 구성이 복잡하고 제조단가가 상대적으로 높은 단점을 가진다.
따라서, 본 발명의 목적은 데이터라인들로 공급되는 데이터를 시분할 방식으로 공급하여 데이터 드라이버 집적회로의 수를 줄일 수 있도록 한 액정표시장치의 데이터 구동장치 및 방법을 제공하는 것이다.
본 발명의 다른 목적은 데이터라인들을 시분할 구동하는 경우 화소전압 충전 시간차로 인한 화소전압 충전량 차를 보상할 수 있는 액정표시장치의 데이터 구동장치 및 방법을 제공하는 것이다.
도 1은 종래 액정표시장치의 구성을 개략적으로 도시한 도면.
도 2는 도 1에 도시된 데이터 드라이브 IC의 상세구성을 도시한 블록도.
도 3a 및 도 3b는 도 2에 도시된 데이터 드라이브 IC의 기수 프레임 및 우수 프레임 구동 파형도.
도 4는 본 발명의 실시 예에 따른 데이터 드라이브 IC의 구성을 도시한 블록도.
도 5a 및 도 5b는 도 4에 도시된 데이터 드라이브 IC의 기수 프레임 및 우수 프레임 구동 파형도.
도 6은 극성제어신호가 로우상태인 경우 도 4에 도시된 데이터 드라이브 IC내에서의 데이터 흐름도.
도 7은 극성제어신호가 하이상태인 경우 도 4에 도시된 데이터 드라이브 IC내에서의 데이터 흐름도.
도 8은 도 4에 도시된 데이터 드라이브 IC가 적용되어진 액정표시장치의 구성을 개략적으로 도시한 도면.
도 9a 및 도 9b는 도트 인버젼 방식으로 구동되는 데이터라인들을 시분할하는 경우 프레임단위로 충전순서를 바꾸어 구동하기 위한 신호 파형도.
도 10a 및 도 10b는 도트 인버젼 방식으로 구동되는 데이터라인들을 시분할하는 경우 프레임단위 및 2라인단위로 충전순서를 바꾸어 구동하기 위한 신호 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
2, 100 : 액정패널 4, 102 : 데이터 드라이브 IC
6, 104 : 데이터 TCP 8, 106 : 게이트 드라이브 IC
10, 108 : 게이트 TCP 12, 42 : 쉬프트 레지스터 어레이
13, 48 : 제1 래치 14, 44 : 쉬프터 레지스터
15, 54 : 제1 MUX 어레이 17, 56 : 제1 MUX
16, 46 : 제1 래치 어레이 18, 50 : 제2 래치 어레이
19, 52 : 제2 래치 20, 62 : DAC 어레이
22, 64 : PDAC 24, 66 : NDAC
26, 68 : 버퍼 어레이 28, 70 : 버퍼
30, 58 : 제2 MUX 어레이 32, 60 : 제2 MUX
34, 88 : 데이터 레지스터부 36, 90 : 감마전압부
80 : 제3 MUX 어레이 82 : 제3 MUX
84 : DEMUX 어레이 86 : DEMUX
상기 목적을 달성하기 위하여 본 발명의 액정표시장치의 데이터 구동 장치는 1수평기간을 1/4기간단위로 분할하여 외부로부터 입력된 화소데이터를 1/4기간단위로 시분할하여 공급하기 위한 제1 멀티플렉서 어레이와, 1/4기간단위로 시분할된 화소데이터를 화소전압신호로 변환하기 위한 디지털-아날로그 변환 어레이와, 데이터라인들을 1/4기간 단위로 시분할하여 화소전압신호를 공급하기 위한 디멀티플렉서 어레이를 구비한다.
샘플링신호를 순차적으로 발생하기 위한 쉬프트 레지스터 어레이와, 샘플링신호에 응답하여 상기 화소데이터를 소정단위씩 순차적으로 래치하여 제1 멀티플렉서 어레이로 동시에 출력하기 위한 래치 어레이와, 화소전압신호를 버퍼링하여 디멀티플렉서 어레이로 공급하기 위한 버퍼 어레이를 추가로 구비한다.
상기 제1 멀티플렉서 어레이는 적어도 n(n은 양의 정수)개의 멀티플렉서를 구비하여 다수개의 입력 화소데이터를 시분할하여 공급하고, 디지탈-아날로그 변환 어레이는 시분할된 화소데이터를 화소전압신호로 변환하고, 디멀티플렉서 어레이는 적어도 n개의 디멀티플렉서를 구비하여 다수개의 데이터라인들로 화소전압신호들을 공급한다.
상기 디지탈-아날로그 변환 어레이는 시분할된 화소데이터를 화소전압신호로 변환하기 위한 적어도 n+1개의 정극성 및 부극성 디지탈-아날로그 변환기를 구비하고, 정극성 디지털-아날로그 변환기와 부극성 디지털-아날로그 변환기는 교번하여 배치된다.
입력 극성제어신호에 응답하여 시분할된 화소데이터의 진행경로를 결정하여 적어도 n+1개의 정극성 및 부극성 디지탈-아날로그 변환기 중 적어도 n개의 정극성 및 부극성 디지탈-아날로그 변환기로 시분할된 화소데이터가 입력되게 하는 제2 멀티플렉서 어레이와, 극성제어신호에 응답하여 화소전압신호의 진행경로를 결정하여 디멀티플렉서 어레이로 입력되게 하는 제3 멀티플렉서 어레이를 구비한다.
상기 제2 멀티플렉서 어레이는 적어도 2개의 제1 멀티플렉서들의 출력 중 어느 하나를 선택하기 위한 적어도 n-1개의 제2 멀티플렉서들을 구비하고, 제3 멀티플렉서 어레이는 적어도 2개의 상기 디지탈-아날로그 변환기의 출력 중 어느 하나를 선택하기 위한 적어도 n개의 제3 멀티플렉서들을 구비하고, 제1 멀티플렉서들 각각의 출력은 적어도 2개의 제2 멀티플렉서들의 입력으로 공유되며, 디지탈-아날로그 변환기 각각의 출력은 적어도 2개의 제3 멀티플렉서들의 입력으로 공유된다.
상기 적어도 n개의 제1 멀티플렉서들 중 기수번째 멀티플렉서는 입력 제1 선택제어신호에 응답하여 기수번째 화소데이터들을, 우수번째 멀티플렉서는 입력 제2 선택제어신호에 응답하여 우수번째 화소데이터들을 시분할하여 출력한다.
상기 적어도 n개의 디멀티플렉서들 중 기수번째 디멀티플렉서는 제1 선택제어신호에 응답하여 기수번째 데이터라인들을, 우수번째 디멀티플렉서는 제2 선택제어신호에 응답하여 우수번째 데이터라인들을 시분할 구동한다.
상기 제1 및 제2 선택제어신호는 서로 상반되는 논리상태를 가지며 그 논리상태는 적어도 1/4 수평기간마다 반전된다.
상기 제1 멀티플렉서 어레이와 디멀티플렉서 어레이는 제1 및 제2 선택제어신호에 응답하여 시분할된 화소데이터와 화소전압신호의 공급순서를 특정단위마다 교번적으로 바꾸어 공급한다.
상기 제1 멀티플렉서 어레이와 디멀티플렉서 어레이는 제1 및 제2 선택제어신호에 응답하여 시분할된 화소데이터와 화소전압신호의 공급순서를 프레임 단위로 바꾼다.
상기 제 1 및 제 2선택제어신호의 극성은 프레임단위로 반전된다.
상기 제1 멀티플렉서 어레이와 디멀티플렉서 어레이는 제1 및 제2 선택제어신호에 응답하여 시분할된 화소데이터와 화소전압신호의 공급순서를 적어도 하나 이상의 라인 단위로 바꾼다.
상기 제 1 및 제 2선택제어신호의 극성은 적어도 하나 이상의 라인단위로 반전된다.
상기 제1 멀티플렉서 어레이와 디멀티플렉서 어레이는 제1 및 제2 선택제어신호에 응답하여 시분할된 화소데이터와 화소전압신호의 공급순서를 2 라인 단위 및 프레임 단위로 바꾼다.
상기 제 1 및 제 2선택제어신호의 극성은 2 라인 단위 및 프레임단위로 반전된다.
상기 제1 멀티플렉서 어레이와 디멀티플렉서 어레이는 제1 및 제2 선택제어신호에 응답하여 시분할된 화소데이터와 화소전압신호의 공급순서를 적어도 하나 이상의 라인 단위 및 프레임 단위로 바꾼다.
상기 1수평기간 중 첫번째 및 세번째 1/4기간에는 어느 하나의 데이터라인으로 동일한 데이터가 공급된다.
상기 1수평기간 중 두번째 및 네번째 1/4기간에는 어느 하나의 데이터라인으로 동일한 데이터가 공급된다.
본 발명의 액정표시장치의 데이터 구동 방법은 1수평기간을 1/4기간단위로 분할하여 외부로부터 입력된 화소데이터를 1/4기간단위로 시분할하여 공급하는 단계와, 1/4기간단위로 시분할된 화소데이터를 화소전압신호로 변환하는 단계와, 데이터라인들을 1/4기간단위로 시분할하여 화소전압신호를 공급하는 단계를 포함한다.
특정 데이터라인으로 공급되는 화소데이터는 화소데이터를 1/4기간단위로 시분할하여 공급하는 단계에서 1수평기간이 4분할된 기간 중 기수번째 또는 우수번째 1/4기간동안만 출력된다.
상기 시분할된 화소데이터는 화소전압신호로 변환되어 1수평기간이 4분할된 기간 중 기수번째 또는 우수번째 1/4기간동안 특정 데이터라인으로 공급된다.
상기 화소전압신호로 변환하는 단계는 화소데이터 각각이 인접한 화소데이터와 서로 다른 극성을 가지는 화소전압신호로 변화되는 단계이다.
상기 화소데이터를 시분할하는 단계에서 시분할된 화소데이터들의 공급순서를 특정단위마다 교번적으로 바꾸고, 데이터라인들을 시분할 구동하는 단계에서 화소전압신호들의 공급순서를 특정단위마다 교번적으로 바꾼다.
상기 시분할된 화소데이터와 화소전압신호의 공급순서를 프레임 단위로 교번하여 바꾼다.
상기 시분할된 화소데이터와 화소전압신호의 공급순서를 적어도 하나 이상의 라인 단위로 바꾼다.
상기 시분할된 화소데이터와 화소전압신호의 공급순서를 적어도 하나 이상의 라인 단위 및 프레임 단위로 바꾼다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 4 내지 도 10b를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 액정표시장치의 데이터 드라이브 집적회로의 구성을 도시한 블록도이고, 도 5a 및 도 5b는 도 4에 도시된 데이터 드라이브 집적회로에 의한 기수 프레임 및 우수 프레임의 구동 파형도이다.
도 4에 도시된 데이터 드라이브 IC는 순차적인 샘플링신호를 공급하는 쉬프트 레지스터 어레이(42)와, 샘플링신호에 응답하여 화소데이터(R, G, B)를 래치하여 출력하는 제1 및 제2 래치 어레이(46, 50)와, 제2 래치 어레이(50)로부터의 화소데이터(R, G, B)를 시분할하여 출력하기 위한 제1 MUX 어레이(54)와, 제1 MUX 어레이(54)로부터 공급되는 화소데이터(R, G, B)의 진행경로를 제어하는 제2 MUX 어레이(58)와, 제2 MUX 어레이(58)로부터의 화소데이터(R, G, B)를 화소전압신호로 변환하는 DAC 어레이(62)와, DAC 어레이(62)로부터의 화소전압신호를 완충하여 출력하는 버퍼 어레이(68)와, 버퍼 어레이(68) 출력의 진행경로를 제어하는 제3 MUX 어레이(80)와, 제3 MUX 어레이(80)로부터의 화소전압신호를 데이터라인들(D1 내지 D12)에 시분할하여 출력하기 위한 DEMUX 어레이(84)를 구비한다. 또한, 도 4에 도시된 데이터 드라이브 IC는 타이밍 제어부(도시하지 않음)로부터 공급되는 화소데이터(R, G, B)를 중계하는 데이터 레지스터(88)와, DAC 어레이(62)에서 필요로 하는 정극성 및 부극성 감마전압들을 공급하는 감마 전압부(90)를 더 구비한다.
이러한 구성을 갖는 데이터 드라이브 IC는 제1 MUX 어레이(54)와 DEMUX 어레이(84)를 이용하여 DAC 어레이(62)를 시분할구동함으로써 n+1개의 DAC(64, 66) 및 버퍼(70)를 이용하여 종래 대비 2배인 2n개의 데이터라인들을 구동하게 된다. 이렇게 데이터 드라이브 IC는 2n개의 데이터라인들을 구동하기 위하여 2n채널의 데이터출력을 갖으나, 도 4에서는 n=6이라 가정하여 12채널(D1 내지 D12) 부분만을 도시한다.
데이터 레지스터(88)는 타이밍 제어부로부터의 화소데이터를 중계하여 제1 래치 어레이(46)로 공급한다. 특히 타이밍 제어부는 전송 주파수 감소를 위해 화소데이터를 우수 화소데이터(RGBeven)와 기수 화소데이터(RGBodd)로 분리하여 각각의 전송라인을 통해 데이터 레지스터(88)로 공급하게 된다. 데이터 레지스터(88)는 입력된 우수 화소데이터(RGBeven)와 기수 화소데이터(RGBodd)를 각각의 전송라인을 통해 제1 래치 어레이(46)로 출력한다. 여기서 우수 화소데이터(RGBeven)와기수 화소데이터(RGBodd) 각각은 적(R), 녹(G), 청(B) 화소데이터를 포함한다.
감마 전압부(90)는 감마 기준전압 발생부(도시하지 않음)로부터 입력되는 다수개의 감마 기준전압을 그레이별로 세분화하여 출력한다.
쉬프트 레지스터 어레이(42)는 순차적인 샘플링신호를 발생하여 제1 래치 어레이(46)로 공급하고, 이를 위하여 2n/6(여기서, n=6)개의 쉬프트 레지스터(44)를 구비한다. 도 4에 도시된 첫번째 단의 쉬프트 레지스터(44)는 타이밍 제어부로부터 입력되는 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 쉬프트시켜 샘플링신호로 출력함과 동시에 다음단의 쉬프트 레지스터(44)에 캐리신호(CAR)로 공급한다. 소스 스타트 펄스(SSP)는 도 5a 및 도 5b에 도시된 바와 같이 수평기간 단위로 공급되고 소스 샘플링 클럭신호(SSC) 마다 쉬프트되어 샘플링신호로 출력된다.
제1 래치 어레이(46)는 쉬프트 레지스터 어레이(42)로부터의 샘플링신호에 응답하여 데이터 레지스터(88)로부터의 화소데이터(RGBeven, RGBodd)를 일정단위씩 샘플링하여 래치한다. 제1 래치 어레이(46)는 2n(여기서, n=6)개의 화소데이터(R, G, B)를 래치하기 위해 2n개의 제1 래치들(48)로 구성되고, 그 제1 래치들(48) 각각은 화소데이터(R, G, B)의 비트수(3비트 또는 6비트)에 대응하는 크기를 갖는다. 이러한 제1 래치 어레이(46)는 샘플링 신호마다 우수 화소데이터(RGBeven)와 기수 화소데이터(RGBodd), 즉 6개씩의 화소데이터를 샘플링하여 래치한 다음 동시에 출력한다.
제2 래치 어레이(50)는 제1 래치 어레이(46)로부터의 화소데이터(R, G, B)를타이밍 제어부로부터의 소스 출력 이네이블신호(SOE)에 응답하여 동시에 래치한 후 출력한다. 제2 래치 어레이(50)는 제1 래치 어레이(46)와 동일하게 2n(여기서, n=6)개의 제2 래치들(52)을 구비한다. 소스 출력 이네이블신호(SOE)는 도 5a 및 도 5b에 도시된 바와 같이 수평기간 단위로 발생한다.
제1 MUX 어레이(54)는 타이밍제어부로부터의 제1 및 제2 선택제어신호(Θ1, Θ2)에 응답하여 제2 래치 어레이(50)로부터의 2n(여기서, n=6)개 화소데이터를 H/4기간 단위로 n개씩 시분할하여 출력한다. 이를 위하여, 제1 MUX 어레이(54)는 n개의 제1 MUX들(56)로 구성된다. 제1 MUX들(56) 각각은 제2 래치 어레이(50)에서 두개의 제2 래치들(52) 중 어느 하나의 출력을 선택하여 출력한다. 다시 말하여, 제1 MUX들(56) 각각은 두개의 제2 래치들(52)의 출력을 1/4 수평기간 단위로 시분할하여 공급한다.
상세히 하면, 도트 인버젼 구동을 위해 기수번째 제1 MUX(56)는 제1 선택제어신호(Θ1)에 응답하여 2개의 기수번째 제2 래치들(52)의 출력 중 어느 하나를 선택하여 출력하고, 우수번째 제1 MUX(56)는 제2 선택제어신호(Θ2)에 응답하여 2개의 우수번째 제2 래치들(52)의 출력 중 어느 하나를 선택하여 출력한다. 여기서, 제 1선택제어신호(Θ1)는 1/2 수평기간의 주기를 갖는다 또한, 제 2선택제어신호(Θ2)는 1/2 수평기간의 주기를 가짐과 아울러 제 1선택제어신호(Θ1)와 서로 다른 극성을 가지도록 공급된다. 따라서, 1 수평기간은 1/4 기간씩 나뉘어 구동되게 된다.
예를 들면, 첫번째 제1 MUX(56)는 제1 선택제어신호(Θ1)에 응답하여 한 수평기간 중 첫번째 1/4 수평기간(0~1/4) 및 세번째 1/4 수평기간(2/4~3/4)에서 제 2래치(52)로부터의 제 1화소데이터를 선택하여 출력하고, 두번째 1/4 수평기간(1/4~2/4) 및 네번째 1/4 수평기간(3/4~4/4)에서 제 3화소데이터를 선택하여 출력한다. 두번째 제 1MUX(56)는 제 2선택제어신호(Θ2)에 응답하여 첫번째 1/4수평기간(0~1/4) 및 세번째 1/4 수평기간(2/4~3/4)에서 제 2화소데이터를 선택하여 출력하고, 두번째 1/4 수평기간(1/4~2/4) 및 네번째 1/4수평기간(3/4~4/4)에서 제 4화소데이터를 선택하여 출력한다.
제2 MUX 어레이(58)는 극성제어신호(POL)에 응답하여 제1 MUX 어레이(54)로부터 공급되는 화소데이터(R, G, B)의 진행경로를 결정하게 된다. 이를 위하여 제2 MUX 어레이(54)는 n-1개의 제2 MUX들(60)을 구비한다. 제2 MUX들(60) 각각은 인접한 두개의 제1 MUX(56) 출력을 입력하여 극성제어신호(POL)에 따라 선택적으로 출력하게 된다. 여기서, 첫번째와 마지막번째 제1 MUX들(56)을 제외한 나머지 제1 MUX들(56) 각각의 출력은 인접한 두개의 제2 MUX(60)에 공유되어 입력된다. 첫번째와 마지막번째 제1 MUX들(56)의 출력은 PDAC(66)과 제2 MUX(60)에 공유되어 입력된다. 이러한 구성을 가지는 제2 MUX 어레이(58)는 극성제어신호(POL)에 따라 제1 MUX들(56) 각각으로부터의 화소데이터(R, G, B)가 그대로 DAC 어레이(62)로 진행되게 제어하거나, 한칸씩 오른쪽으로 쉬프트되어 DAC 어레이(62)로 진행되게 제어한다. 도트 인버젼 구동을 위하여 극성제어신호(POL)는 도 5a 및 도 5b에 도시된 바와 같이 수평기간 마다 극성 반전된다. 결과적으로 제2 MUX 어레이(58)는 제1 MUX 어레이(54)로부터의 화소데이터(R, G, B) 각각이 극성제어신호(POL)에 응답하여DAC 어레이(62)에 교번배치된 PDAC(64) 또는 NDAC(66)으로 출력되게 함으로써 화소데이터(R, G, B)의 극성을 제어하게 된다.
예를 들면, 제1 수평기간에서 첫번째 제1 MUX(56)로부터 순차적으로 출력되는 제1 및 제3 화소데이터는 제2 MUX(60)를 경유하지 않고 직접 PDAC1(66)으로 공급되고, 두번째 제1 MUX로(56)부터 순차적으로 출력되는 제2 및 제4 화소데이터는 첫번째 제2 MUX(60)에 의해 NDAC1(64)으로 공급된다. 그리고, 제2 수평기간에서 제1 및 제3 화소데이터는 첫번째 제2 MUX(60)에 의해 NDAC1(64)으로 공급되고, 제2 및 제4 화소데이터는 두번째 제2 MUX(60)에 의해 PDAC2(66)으로 공급된다.
DAC 어레이(62)는 제2 MUX 어레이(58)로부터의 화소데이터들(R, G, B)을 감마전압부(90)로부터의 정극성 및 부극성 감마전압(GH, GL)을 이용하여 화소전압신호로 변환하여 출력하게 된다. 이를 위하여, DAC 어레이(62)는 n+1개의 PDAC(66) 및 NDAC(64)을 구비하고, 도트 인버젼 구동을 위해 PDAC(66)과 NDAC(64)이 교번적으로 나란하게 배치된다. PDAC(66)은 제2 MUX 어레이(58)로부터의 화소데이터들(R, G, B)을 정극성 감마전압들(GH)을 이용하여 정극성 화소전압신호로 변환한다. NDAC(64)은 제2 MUX 어레이(18)로부터의 화소데이터들(R, G, B)을 부극성 감마전압들(GL)을 이용하여 부극성 화소전압신호로 변환한다. 이러한 PDAC(66) 및 NDAC(64)은 1/4 수평기간마다 입력되는 디지털 화소데이터를 아날로그 화소전압신호로 변환하는 동작을 수행하게 된다.
예를 들면, PDAC1(66)은 도 5a에 도시된 바와 같이 제1 수평기간에서 시분할되어 입력되는 오드화소 데이터 [1,1]과 [1,3]을 화소전압신호로 변환하여 출력한다. 동시에 NDAC2(64)도 도 5a에 도시된 바와 같이 그 제1 수평기간 각각에서 시분할되어 입력되는 이븐화소 데이터 [1,2]와 [1,4]를 화소전압신호로 변환하여 출력한다. 그 다음, 제2 수평기간에서 NDAC2(64)은 시분할되어 입력되는 오드화소 데이터 [2,1]와 [2,3]를 화소전압신호로 변환하여 출력한다. 동시에 PDAC2(66)은 그 제2 수평기간에서 시분할되어 입력되는 이븐화소 데이터 [2,2]와 [2,4]를 화소전압신호로 변환하여 출력한다. 이러한 DAC 어레이(62)에 의해 2n개의 화소데이터가 1/4 수평기간 단위로 n개씩 시분할되어 화소전압신호로 변환되어 출력된다.
버퍼 어레이(68)에 포함되는 n+1개의 버퍼들(70) 각각은 DAC 어레이(62)의 PDAC(66) 및 NDAC(64) 각각으로부터 출력되는 화소전압신호를 신호완충하여 출력한다.
제3 MUX 어레이(80)는 타이밍 제어부로부터의 극성제어신호(POL)에 응답하여 버퍼 어레이(68)로부터 공급되는 화소전압신호의 진행경로를 결정하게 된다. 이를 위하여, 제3 MUX 어레이(80)는 n개(여기서, n=6)의 제3 MUX들(82)을 구비한다. 제3 MUX들(82) 각각은 극성제어신호(POL)에 응답하여 인접한 2개의 버퍼들(70) 중 어느 하나의 출력을 선택하여 출력한다. 여기서, 첫번째 및 마지막번째 버퍼(70)를 제외한 나머지 버퍼들(70)의 출력단은 인접한 2개의 제3 MUX들(82)에 공유되어 입력된다. 이러한 구성을 가지는 제3 MUX 어레이(82)는 극성제어신호(POL)에 응답하여 마지막번째 버퍼(70)를 제외한 버퍼들(70) 각각으로부터의 화소전압신호가 그대로 DEMUX들(86)과 일대일 대응되어 출력되게 한다. 또한, 제3 MUX 어레이(82)는 극성제어신호(POL)에 응답하여 첫번째 버퍼(70)를 제외한 나머지 버퍼들(70) 각각으로부터의 화소전압신호가 DEMUX들(86)과 일대일 대응되어 출력되게 한다. 극성제어신호(POL)는 도트 인버젼 구동을 위하여 제2 MUX 어레이(58)에 공급되는 것과 동일하게 도 5a 및 도 5b에 도시된 바와 같이 수평기간 마다 극성 반전된다. 이와 같이 제3 MUX 어레이(80)는 제2 MUX 어레이(58)와 함께 극성제어신호(POL)에 응답하여 화소전압신호의 극성을 결정하게 된다. 이 결과 제3 MUX 어레이(80)에서 출력되는 화소전압신호는 인접한 화소전압신호들과 상반된 극성을 갖게 되고, 수평기간 단위로 극성 반전된다.
DEMUX 어레이(84)는 타이밍제어부로부터의 제1 및 제2 선택제어신호(Θ1, Θ2)에 응답하여 제3 MUX 어레이(80)로부터의 화소전압신호를 2n개(여기서, n=6)의 데이터라인들에 선택적으로 공급하게 된다. 이를 위하여 DEMUX 어레이(84)는 n개의 DEMUX(86)를 구비한다. DEMUX(86) 각각은 제3 MUX(82) 각각으로부터 공급되는 화소전압신호를 두개의 데이터라인에 시분할하여 공급한다. 상세히 하면, 기수번째 DEMUX(86)는 제1 선택제어신호(Θ1)에 응답하여 기수번째 제3 MUX(82)의 출력을 2개의 기수번째 데이터라인들에 시분할하여 공급한다. 우수번째 DEMUX(86)는 제2 선택제어신호(Θ2)에 응답하여 2개의 우수번째 제3 MUX(82)의 출력을 2개의 우수번재 데이터라인들에 시분할하여 공급한다. 제1 및 제2 선택제어신호(Θ1, Θ2)는 도 5a 및 도 5b에 도시된 바와 같이 제1 MUX 어레이(54)에 공급되는 것과 동일하게 1/4 수평기간의 주기를 가짐과 아울러 서로 상반된 극성을 갖는다.
예를 들면, 첫번째 DEMUX(86)는 도 5a 및 도 5b에 도시된 바와 같이 제1 선택제어신호(Θ1)에 응답하여 1/4 수평기간 단위로 첫번째 제 3MUX(82)의 출력을 제1 및 제 3데이터라인(D1,D3)에 선택적으로 공급한다. 두번째 DEMUX(86)도 도 5a 및 도 5b에 도시된 바와 같이 제 2선택제어신호(Θ2)에 응답하여 1/4 수평기간 단위로 제 2 및 제 4데이터라인(D2,D4)에 선택적으로 공급한다.
구체적으로, 첫번째 DEMUX(86)는 제1 선택제어신호(Θ1)에 응답하여 제1 게이트라인(GL1)이 활성화되는 제1 수평기간 중 첫번째 1/4 수평기간(0~1/4) 및 세번째 1/4 수평기간(2/4~3/4) 동안 화소전압신호[1,1]를 제 1데이터라인(D1)에 공급하고, 두번째 1/4수평기간(1/4~2/4) 및 네번째 1/4수평기간(3/4~4/4) 동안 화소전압신호[1,3]를 제 3데이터라인(D3)에 공급한다. 이와 동시에, 두번째 DEMUX(86)는 제 2선택제어신호(Θ2)에 응답하여 제1 수평기간 중 첫번째 1/4 수평기간(0~1/4) 및 세번째 1/4 수평기간(2/4~3/4) 동안 화소전압신호[1,2]를 제 2데이터라인(D2)에 공급하고, 두번째 1/4수평기간(1/4~2/4) 및 네번째 1/4수평기간(3/4~4/4) 동안 화소전압신호[1,4]를 제 4데이터라인(D3)에 공급한다.
그리고, 첫번째 DEMUX(86)는 제 2수평기간(H2)과 제 3수평기간(H3)중 첫번째 1/4 수평기간(0~1/4) 및 세번째 1/4 수평기간(2/4~3/4)동안 화소전압신호 [2,1], [3,1] 각각을 제 1데이터라인(DL1)에 공급하고, 두번째 1/4수평기간(1/4~2/4) 및 네번째 1/4수평기간(3/4~4/4)동안 화소전압신호 [2,3], [3,3] 각각을 제 3데이터라인(DL3)에 공급한다. 이와 동시에, 두번째 DEMUX(86)는 제 2수평기간(H2)과 제 3수평기간(H3)중 첫번째 1/4 수평기간(0~1/4) 및 세번째 1/4 수평기간(2/4~3/4)동안 화소전압신호 [2,2], [3,2] 각각을 제 1데이터라인(DL1)에 공급하고, 두번째 1/4수평기간(1/4~2/4) 및 네번째 1/4수평기간(3/4~4/4)동안 화소전압신호 [2,4], [3,4]각각을 제 3데이터라인(DL3)에 공급한다.
이러한 구성을 갖는 데이터 드라이브 IC에 의해 DL1,DL3 등과 같은 기수 데이터라인들로 출력되는 화소전압신호와 DL2, DL4 등과 같은 우수 데이터라인들로 출력되는 화소전압신호는 도 5a 및 도 5b에 도시된 바와 같이 서로 상반된 극성을 갖게 된다. 그리고, 그 기수 데이터라인들(DL1, DL3, ...)과 우수 데이터라인들(DL2,DL4,...)의 극성은 1수평주기(1H) 마다 반전됨과 아울러 프레임 단위로 반전된다. 한편, 본 발명에서는 1 수평기간이 4분할되어 첫번째 및 세번째 1/4기간에 화소전압신호가 공급되거나, 두번째 및 네번째 1/4기간에 화소전압신호가 공급된다. 이와 같이, 1수평기간이 4분할되고 기수번째 1/4기간 또는 우수번째 1/4기간동안 화소전압신호가 공급되게 되면 액정셀들에 균일한 화소전압이 충전될 수 있다.
도 6 및 도 7은 도 4에 도시된 데이터 구동 IC내에서 극성제어신호(POL)에 따른 화소데이터의 진행경로를 나타내는 도면이다.
극성제어신호(POL)가 로우상태(또는 하이상태)인 경우 제 2MUX어레이(58)는 도 6에 도시된 바와 같이 제1 및 제2 래치 어레이(46, 50) 및 제1 MUX 어레이(54) 출력된 6개의 화소데이터들을 PDAC4(66)을 제외한 나머지 PDAC1(66) 내지 NDAC3(64)들 각각에 공급하여 화소전압신호로 변환되게 한다. 이 경우 첫번째 제1 MUX(56)의 출력은 그대로 PDAC1(66)으로 공급되어 화소전압신호로 변환된다. 제3 MUX 어레이(80)는 PDAC1(66) 내지 NDAC3(64) 각각으로부터 버퍼어레이(68)를 경유하여 공급된 화소전압신호들을 DEMUX들(86) 각각에 일대일 대응시켜 공급한다.DEMUX들(86) 각각은 제3 MUX들(82) 각각으로부터 입력되는 화소전압신호를 12개의 데이터라인(DL1 내지 DL12)에 선택적으로 공급한다.
반면에, 극성제어신호(POL)가 하이상태(또는 로우상태)인 경우 제2 MUX 어레이(58)는 도 7에 도시된 바와 같이 제1 및 제2 래치 어레이(46, 50) 및 제1 MUX 어레이(54) 출력된 6개의 화소데이터들을 오른쪽으로 쉬프트시켜 PDAC1(66)을 제외한 나머지 NDAC1(64) 내지 PDAC3(66)들 각각에 공급하여 화소전압신호로 변환되게 한다. 이 경우 마지막번째 제1 MUX(56)의 출력은 그대로 PDAC4(66)으로 공급되어 화소전압신호로 변환된다. 제3 MUX 어레이(82)는 NDAC1(64) 내지 PDAC4(64) 각각으로부터 버퍼어레이(68)를 경유하여 공급된 화소전압신호들을 왼쪽으로 쉬프트시켜 DEMUX들(86) 각각에 일대일 대응시켜 공급한다. DEMUX들(86) 각각은 제3 MUX들(82) 각각으로부터 입력되는 화소전압신호를 12개의 데이터라인(DL1 내지 DL12)에 선택적으로 공급한다.
이상 설명한 바와 같이 본 발명의 실시 예에 따른 데이터 드라이브 IC는 DAC 어레이가 시분할구동됨으로써 n+1개의 DAC를 이용하여 2n 채널의 데이터라인들을 구동할 수 있게 된다. 다시 말하여, n+1개의 DAC를 구비하는 데이터 드라이브 IC 각각이 2n개의 데이터라인들을 구동함으로써 DAC IC 수를 1/2로 줄일 수 있게 된다. 또한, 본 발명의 실시예에서는 1수평기간(1H)을 4분할 하여 기수번째 분할기간 및 우수번째 분할기간 각각에 데이터를 공급하기 때문에 액정셀에 균일한 화소전압신호를 충전할 수 있다.
도 8은 도 4에 도시된 데이터 드라이브 IC가 적용되어진 액정표시장치의 구성을 개략적으로 도시한 것이다.
도 8을 참조하면, 액정표시장치는 데이터 TCP(104)를 통해 액정패널(100)과 접속되어진 데이터 드라이브 IC들(102)과, 게이트 TCP(108)를 통해 액정패널(100)과 접속되어진 게이트 드라이브 IC들(106)을 구비한다.
데이터 드라이브 IC들(102) 각각은 데이터 TCP(104) 각각에 실장되고, 그 데이터 TCP(104)를 통해 액정패널(100)의 상단부에 마련된 데이터 패드들과 전기적으로 접속된다. 게이트 드라이브 IC들(106) 각각도 게이트 TCP(108) 각각에 실장되고, 그 게이트 TCP(108)를 통해 액정패널(100)의 일측단에 마련된 게이트 패드들과 전기적으로 접속된다. 게이트 드라이브 IC들(106)은 액정패널(100) 상의 게이트라인들을 1수평주기(1H) 마다 하나의 게이트라인씩 순차적으로 구동한다. 데이터 드라이브 IC들(102)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널(100) 상의 데이터라인들을 1/4수평주기(H/4)로 시분할하여 공급한다. 이에 따라, 8n개의 데이터라인들을 구동하기 위해 n개씩의 데이터라인들을 구동하는 종래의 데이터 드라이브 IC는 8개가 필요한 반면에, 2n개의 데이터라인들을 시분할 구동하는 본 발명의 데이터 드라이브 IC(102)는 4개만 필요하게 된다.
한편, 본 발명에서 1수평기간(1H)을 4분할하고, 기수번째 기간(첫번째 및 세번째 분할기간) 및 우수번째 기간(두번째 및 네번째 기간)에 각각 화소전압을 공급하기 때문에 액정셀간 화소전압 충전량의 차이를 최소화할 수 있다. 한편, 이와 같은 방법으로 구동되어도 액정셀간 약간의 화소전압 충전량 차이가 발생될 염려가있다.
이를 방지하기 위하여, 화소전압의 충전순서를 라인, 필드, 프레임 등과 같은 특정단위로 바꾸어 줌으로써 화소전압 충전량 차이를 보상할 수 있다. 예를 들어, 현 프레임에서 특정 액정셀에 1수평기간(1H) 중 기수번째 분할기간에서 화소전압이 공급되어 화소전압이 충전될 경우 다음 프레임에서는 우수번째 분할기간에서 화소전압을 공급한다. 이렇게 화소전압 충전순서를 프레임마다 바꾸어 줌으로써 충전시간 차로 초래되는 화소전압 충전량 차를 보상할 수 있게 된다. 또한, 화소전압 충전순서를 하나의 라인단위, 복수개의 라인단위로 바꾸어 주는 경우에도 화소전압 충전량 차이를 보상할 수 있게 된다. 이와 달리, 라인단위 및 프레임단위 또는 복수개의 라인단위 및 프레임단위로 화소전압 충전순서를 바꾸어 주는 경우에도 화소전압 충전량 차이를 보상할 수 있게 된다.
도 9a 및 도 9b는 데이터라인들을 시분할 구동하는 경우 화소전압 충전순서를 프레임 단위로 바꾸어 구동하기 위한 구동파형을 도시한 것이다. 여기서, 도 9a는 오드 프레임에서 신호 파형도이고, 도 9b는 이븐 프레임에서의 신호 파형도이다.
오드 프레임에 해당하는 도 9a에 있어서, 제 1수평기간(H1)을 4분할하여 기수번째 1/4수평기간(첫번째 1/4수평기간, 세번째 1/4수평기간)에서 선택제어신호(Θ1 및/또는 Θ2)에 의해 화소데이터[1,1], [1,2]가 선택된다. 화소데이터[1,1]는 정극성 화소전압신호로 변환되어 제 1데이터라인(DL1)으로 공급되고, 화소데이터[1,2]는 부극성 화소전압신호로 변환되어 제 2데이터라인(DL2)으로 공급된다.
또한, 우수번째 1/4수평기간(두번째 1/4수평기간, 네번째 1/4수평기간)에서 선택제어신호(Θ1 및/또는 Θ2)에 의해 화소데이터[1,3], [1,4]가 선택된다. 화소 데이터[1,3]은 정극성 화소전압신호로 변환되어 제 3데이터라인(DL3)으로 공급되고, 화소데이터[1,4]는 부극성 화소전압신호로 변환되어 제 4데이터라인(DL4)으로 공급된다.
이와 유사하게, 제 2수평기간(H2)을 4분할하여 기수번째 1/4수평기간(첫번째 1/4수평기간, 세번째 1/4수평기간)에서 선택제어신호(Θ1 및/또는 Θ2)에 의해 화소데이터[2,1], [2,2]가 선택된다. 화소데이터[2,1]는 부극성 화소전압신호로 변환되어 제 1데이터라인(DL1)으로 공급되고, 화소데이터[2,2]는 정극성 화소전압신호로 변환되어 제 2데이터라인(DL2)으로 공급된다.
또한, 우수번째 1/4수평기간(두번째 1/4수평기간, 네번째 1/4수평기간)에서 선택제어신호(Θ1 및/또는 Θ2)에 의해 화소데이터[2,3], [2,4]가 선택된다. 화소 데이터[2,3]은 부극성 화소전압신호로 변환되어 제 3데이터라인(DL3)으로 공급되고, 화소데이터[2,4]는 정극성 화소전압신호로 변환되어 제 4데이터라인(DL4)으로 공급된다.
이렇게 오드 프레임에서 본 발명의 데이터 구동장치는 데이터라인들을 시분할 구동함과 아울러 도트 인버젼 방식으로 구동하게 된다.
이븐 프레임에 해당하는 도 9b에 있어서, 제 1수평기간(H1)을 4분할하여 기수번째 1/4수평기간(첫번째 1/4수평기간, 세번째 1/4수평기간)에서 선택제어신호(Θ1 및/또는 Θ2)에 의해 오드 프레임과 달리 화소데이터 [1,3], [1,4]가 선택된다. 화소데이터 [1,3]은 부극성 화소전압신호로 변환되어 제 3데이터라인(DL3)으로 공급되고, 화소데이터 [1,4]는 정극성 화소전압신호로 변환되어 제 4데이터라인(DL)으로 공급된다.
또한, 우수번째 1/4수평기간(두번째 1/4수평기간, 네번째 1/4수평기간)에서 선택제어신호(Θ1 및/또는 Θ2)에 의해 [1,1], [1,2]가 선택된다. 화소데이터 [1,1]은 부극성 화소전압신호로 변환되어 제 1데이터라인(DL1)으로 공급되고, 화소데이터 [1,2]는 정극성 화소전압신호로 변환되어 제 4데이터라인(DL4)으로 공급된다.
이와 유사하게, 제 2수평기간(H2)을 4분할하여 기수번째 1/4수평기간(첫번째 1/4수평기간, 세번째 1/4수평기간)에서 선택제어신호(Θ1 및/또는 Θ2)에 의해 화소데이터[2,3], [2,4]가 선택된다. 화소데이터[2,3]는 정극성 화소전압신호로 변환되어 제 3데이터라인(DL3)으로 공급되고, 화소데이터[2,4]는 부극성 화소전압신호로 변환되어 제 4데이터라인(DL4)으로 공급된다.
또한, 우수번째 1/4수평기간(두번째 1/4수평기간, 네번째 1/4수평기간)에서 선택제어신호(Θ1 및/또는 Θ2)에 의해 화소데이터[2,1], [2,2]가 선택된다. 화소 데이터[2,1]은 정극성 화소전압신호로 변환되어 제 1데이터라인(DL1)으로 공급되고, 화소데이터[2,2]는 부극성 화소전압신호로 변환되어 제 2데이터라인(DL2)으로 공급된다.
이와 같이 이븐 프레임에서 본 발명의 데이터 구동장치는 데이터라인들을 시분할 구동하고 도트 인버젼 방식으로 구동하게 된다. 아울러, 본 발명의 데이터 구동장치는 이븐 프레임에서 오드 프레임과 화소전압 충전순서를 바꾸어 구동하게 된다. 이에 따라, 시분할 구동에 따른 충전시간 차로 인하여 오드 프레임에서 발생된 화소전압 충전량 차를 이븐 프레임에서 보상할 수 있게 된다. 이결과, 데이터 라인들을 시분할 구동시 화소전압 충전량 차로 인한 플리커 현상 등을 방지할 수 있다. 한편, 본 발명에서는 오드 프레임과 이븐 프레임 간 화소전압 충전순서를 바꾸기 위하여 선택제어신호(Θ1 및/또는 Θ2)의 극성을 프레임별로 반전시킨다.
도 10a 및 도 10b는 데이터라인들을 시분할 구동하는 경우 화소전압 충전순서를 2라인단위 및 프레임단위로 바꾸어 구동하기 위한 구동파형을 도시한 것이다. 여기서, 도 10a는 오드 프레임에서 신호 파형도이고, 도 10b는 이븐 프레임에서의 신호 파형도이다.
오드 프레임에 해당하는 도 10a에 있어서, 제 1수평기간(H1)을 4분할하여 기수번째 1/4수평기간(첫번째 1/4수평기간, 세번째 1/4수평기간)에서 선택제어신호(Θ1 및/또는 Θ2)에 의해 화소데이터[1,1], [1,2]가 선택된다. 화소데이터[1,1]는 정극성 화소전압신호로 변환되어 제 1데이터라인(DL1)으로 공급되고, 화소데이터[1,2]는 부극성 화소전압신호로 변환되어 제 2데이터라인(DL2)으로 공급된다.
또한, 우수번째 1/4수평기간(두번째 1/4수평기간, 네번째 1/4수평기간)에서 선택제어신호(Θ1 및/또는 Θ2)에 의해 화소데이터[1,3], [1,4]가 선택된다. 화소데이터[1,3]은 정극성 화소전압신호로 변환되어 제 3데이터라인(DL3)으로 공급되고, 화소데이터[1,4]는 부극성 화소전압신호로 변환되어 제 4데이터라인(DL4)으로 공급된다.
이와 유사하게, 제 2수평기간(H2)을 4분할하여 기수번째 1/4수평기간(첫번째 1/4수평기간, 세번째 1/4수평기간)에서 선택제어신호(Θ1 및/또는 Θ2)에 의해 화소데이터[2,1], [2,2]가 선택된다. 화소데이터[2,1]는 부극성 화소전압신호로 변환되어 제 1데이터라인(DL1)으로 공급되고, 화소데이터[2,2]는 정극성 화소전압신호로 변환되어 제 2데이터라인(DL2)으로 공급된다.
또한, 우수번째 1/4수평기간(두번째 1/4수평기간, 네번째 1/4수평기간)에서 선택제어신호(Θ1 및/또는 Θ2)에 의해 화소데이터[2,3], [2,4]가 선택된다. 화소 데이터[2,3]은 부극성 화소전압신호로 변환되어 제 3데이터라인(DL3)으로 공급되고, 화소데이터[2,4]는 정극성 화소전압신호로 변환되어 제 4데이터라인(DL4)으로 공급된다.
한편, 제 3수평기간(H3)의 기수번째 1/4수평기간(첫번째 1/4수평기간, 세번째 1/4수평기간)에는 상기 제 1수평기간(H1)과는 다르게 화소 데이터 [3,3], [3,4]가 선택된다. 화소 데이터 [3,3]는 정극성 화소전압신호로 변환되어 제 3데이터라인(DL3)으로 공급되고, 화소 데이터[3,4]는 부극성 화소전압신호로 변환되어 제 4데이터라인(DL4)으로 공급된다.
또한, 우수번째 1/4수평기간(두번째 1/4수평기간, 네번째 1/4수평기간)에는 화소 데이터 [3,1], [3,2]가 선택된다. 화소 데이터 [3,1]은 정극성 화소전압신호로 변환되어 제 1데이터라인(DL1)으로 공급되고, 화소 데이터 [3,2]는 부극성 화소전압신호로 변환되어 제 2데이터라인(DL2)으로 공급된다.
그리고, 제 4수평기간(H4)의 기수번째 1/4수평기간(첫번째 1/4수평기간, 세번째 1/4수평기간)에는 상기 제 2수평기간(H2)과는 다르게 화소 데이터 [4,3], [4,4]가 선택된다. 화소 데이터 [4,3]는 부극성 화소전압신호로 변환되어 제 3데이터라인(DL3)으로 공급되고, 화소 데이터[4,4]는 정극성 화소전압신호로 변환되어 제 4데이터라인(DL4)으로 공급된다.
또한, 우수번째 1/4수평기간(두번째 1/4수평기간, 네번째 1/4수평기간)에는 화소 데이터 [4,1], [4,2]가 선택된다. 화소 데이터 [4,1]은 부극성 화소전압신호로 변환되어 제 1데이터라인(DL1)으로 공급되고, 화소 데이터 [4,2]는 정극성 화소전압신호로 변환되어 제 2데이터라인(DL2)으로 공급된다.
이렇게 오드 프레임에서 본 발명의 데이터 구동장치는 데이터라인들을 시분할 구동함과 아울러 도트 인버젼 방식으로 구동하게 된다. 그리고, 2라인 단위로 화소전압 충전순서를 바꾸어 구동하게 된다. 이를 위해, 본 발명의 선택제어신호(Θ1 및/또는 Θ2)의 극성은 2라인 단위로 반전되게 된다.
이븐 프레임에 해당하는 도 10b에 있어서, 제 1수평기간(H1)을 4분할하여 기수번째 1/4수평기간(첫번째 1/4수평기간, 세번째 1/4수평기간)에서 선택제어신호(Θ1 및/또는 Θ2)에 의해 오드 프레임과 달리 화소데이터 [1,3], [1,4]가 선택된다. 화소데이터 [1,3]은 부극성 화소전압신호로 변환되어 제 3데이터라인(DL3)으로 공급되고, 화소데이터 [1,4]는 정극성 화소전압신호로 변환되어 제4데이터라인(DL)으로 공급된다.
또한, 우수번째 1/4수평기간(두번째 1/4수평기간, 네번째 1/4수평기간)에서 선택제어신호(Θ1 및/또는 Θ2)에 의해 [1,1], [1,2]가 선택된다. 화소데이터 [1,1]은 부극성 화소전압신호로 변환되어 제 1데이터라인(DL1)으로 공급되고, 화소데이터 [1,2]는 정극성 화소전압신호로 변환되어 제 4데이터라인(DL4)으로 공급된다.
이와 유사하게, 제 2수평기간(H2)을 4분할하여 기수번째 1/4수평기간(첫번째 1/4수평기간, 세번째 1/4수평기간)에서 선택제어신호(Θ1 및/또는 Θ2)에 의해 화소데이터[2,3], [2,4]가 선택된다. 화소데이터[2,3]는 정극성 화소전압신호로 변환되어 제 3데이터라인(DL3)으로 공급되고, 화소데이터[2,4]는 부극성 화소전압신호로 변환되어 제 4데이터라인(DL4)으로 공급된다.
또한, 우수번째 1/4수평기간(두번째 1/4수평기간, 네번째 1/4수평기간)에서 선택제어신호(Θ1 및/또는 Θ2)에 의해 화소데이터[2,1], [2,2]가 선택된다. 화소 데이터[2,1]은 정극성 화소전압신호로 변환되어 제 1데이터라인(DL1)으로 공급되고, 화소데이터[2,2]는 부극성 화소전압신호로 변환되어 제 2데이터라인(DL2)으로 공급된다.
한편, 제 3수평기간(H3)의 기수번째 1/4수평기간(첫번째 1/4수평기간, 세번째 1/4수평기간)에는 상기 제 1수평기간(H1)과는 다르게 화소 데이터 [3,1], [3,2]가 선택된다. 화소 데이터 [3,1]는 부극성 화소전압신호로 변환되어 제 1데이터라인(DL1)으로 공급되고, 화소 데이터[3,2]는 정극성 화소전압신호로 변환되어 제 2데이터라인(DL2)으로 공급된다.
또한, 우수번째 1/4수평기간(두번째 1/4수평기간, 네번째 1/4수평기간)에는 화소 데이터 [3,3], [3,4]가 선택된다. 화소 데이터 [3,3]은 부극성 화소전압신호로 변환되어 제 3데이터라인(DL3)으로 공급되고, 화소 데이터 [3,4]는 정극성 화소전압신호로 변환되어 제 4데이터라인(DL4)으로 공급된다.
그리고, 제 4수평기간(H4)의 기수번째 1/4수평기간(첫번째 1/4수평기간, 세번째 1/4수평기간)에는 상기 제 2수평기간(H2)과는 다르게 화소 데이터 [4,1], [4,2]가 선택된다. 화소 데이터 [4,1]는 정극성 화소전압신호로 변환되어 제 1데이터라인(DL1)으로 공급되고, 화소 데이터[4,2]는 부극성 화소전압신호로 변환되어 제 2데이터라인(DL2)으로 공급된다.
또한, 우수번째 1/4수평기간(두번째 1/4수평기간, 네번째 1/4수평기간)에는 화소 데이터 [4,3], [4,4]가 선택된다. 화소 데이터 [4,3]은 정극성 화소전압신호로 변환되어 제 3데이터라인(DL3)으로 공급되고, 화소 데이터 [4,4]는 부극성 화소전압신호로 변환되어 제 4데이터라인(DL4)으로 공급된다.
이와 같이 이븐 프레임에서 본 발명의 데이터 구동장치는 데이터라인들을 시분할 구동함과 아울러 도트 인버젼 방식으로 구동하게 된다. 또한, 본 발명의 데이터 구동장치는 2라인단위 및 프레임단위로 화소전압 충전순서를 바꾸어 구동하게 된다. 이에 따라, 시분할 구동에 따른 충전시간 차로 인하여 발생된 화소전압 충전량 차를 보상할 수 있게 된다. 한편, 본 발명의 선택제어신호(Θ1 및/또는 Θ2)의 극성은 2라인단위 및 프레임단위로 반전되게 된다.
이와 달리, 본 발명에서는 하나의 라인단위, 복수개의 라인단위(예를 들면 4라인 단위)로 화소전압 충전순서롤 바꿈과 아울러 프레임단위로 화소전압 충전순서를 바꾸는 경우에도 화소전압 충전량 차를 보상할 수 있게 된다. 이 결과, 데이터라인들을 시분할 구동시 화소전압 충전량 차로 인한 플리커 현상 등을 방지할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치의 데이터 구동 장치 및 방법에서는 DAC부를 시분할구동함으로써 n+1개의 DAC를 이용하여 적어도 2n개의 데이터라인들을 구동할 수 있게 된다. 이에 따라, 본 발명에 따른 액정표시장치의 데이트 구동 장치 및 방법에 의하면 데이터 드라이브 IC의 수를 종래대비 절반으로 줄일 수 있게 되므로 제조단가를 절감할 수 있게 된다.
또한, 본 발명에 따른 액정표시장치의 데이터 구동 장치 및 방법에서는 1수평기간을 1/4기간단위로 나뉘어 데이터를 공급하기 때문에 액정셀간 충전량의 차이를 최소화할 수 있다. 아울러, 본 발명에 따른 액정표시장치의 데이터 구동 장치 및 방법에서는 시분할 구동시 화소전압 충전순서를 라인단위, 복수개의 라인단위, 프레임단위, 라인단위 및 프레임단위, 또는 복수개의 라인단위 및 프레임단위로 바꾸어 구동하게 된다. 이에 따라, 시분할 구동에 따른 충전시간 차로 인하여 발생되는 화소전압 충전량 차를 보상하여 플리커 현상 등을 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (27)

1수평기간을 1/4기간단위로 분할하여 외부로부터 입력된 화소데이터를 상기 1/4기간단위로 시분할하여 공급하기 위한 제1 멀티플렉서 어레이와,
상기 1/4기간단위로 시분할된 상기 화소데이터를 화소전압신호로 변환하기 위한 디지털-아날로그 변환 어레이와,
데이터라인들을 상기 1/4기간 단위로 시분할하여 상기 화소전압신호를 공급하기 위한 디멀티플렉서 어레이를 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.
제 1 항에 있어서,
샘플링신호를 순차적으로 발생하기 위한 쉬프트 레지스터 어레이와,
상기 샘플링신호에 응답하여 상기 화소데이터를 소정단위씩 순차적으로 래치하여 상기 제1 멀티플렉서 어레이로 동시에 출력하기 위한 래치 어레이와,
상기 화소전압신호를 버퍼링하여 상기 디멀티플렉서 어레이로 공급하기 위한 버퍼 어레이를 추가로 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.
제 1 항에 있어서,
상기 제1 멀티플렉서 어레이는 적어도 n(n은 양의 정수)개의 멀티플렉서를구비하여 다수개의 입력 화소데이터를 시분할하여 공급하고,
상기 디지탈-아날로그 변환 어레이는 상기 시분할된 화소데이터를 화소전압신호로 변환하고,
상기 디멀티플렉서 어레이는 적어도 n개의 디멀티플렉서를 구비하여 다수개의 데이터라인들로 상기 화소전압신호들을 공급하는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.
제 3 항에 있어서,
상기 디지탈-아날로그 변환 어레이는
상기 시분할된 화소데이터를 화소전압신호로 변환하기 위한 적어도 n+1개의 정극성 및 부극성 디지탈-아날로그 변환기를 구비하고,
상기 정극성 디지털-아날로그 변환기와 부극성 디지털-아날로그 변환기는 교번하여 배치된 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.
제 4 항에 있어서,
입력 극성제어신호에 응답하여 상기 시분할된 화소데이터의 진행경로를 결정하여 상기 적어도 n+1개의 정극성 및 부극성 디지탈-아날로그 변환기 중 적어도 n개의 정극성 및 부극성 디지탈-아날로그 변환기로 상기 시분할된 화소데이터가 입력되게 하는 제2 멀티플렉서 어레이와,
상기 극성제어신호에 응답하여 상기 화소전압신호의 진행경로를 결정하여 상기 디멀티플렉서 어레이로 입력되게 하는 제3 멀티플렉서 어레이를 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.
제 5 항에 있어서,
상기 제2 멀티플렉서 어레이는 적어도 2개의 상기 제1 멀티플렉서들의 출력 중 어느 하나를 선택하기 위한 적어도 n-1개의 제2 멀티플렉서들을 구비하고,
상기 제3 멀티플렉서 어레이는 적어도 2개의 상기 디지탈-아날로그 변환기의 출력 중 어느 하나를 선택하기 위한 적어도 n개의 제3 멀티플렉서들을 구비하고,
상기 제1 멀티플렉서들 각각의 출력은 상기 적어도 2개의 제2 멀티플렉서들의 입력으로 공유되며,
상기 디지탈-아날로그 변환기 각각의 출력은 상기 적어도 2개의 제3 멀티플렉서들의 입력으로 공유되는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.
제 3 항에 있어서,
상기 적어도 n개의 제1 멀티플렉서들 중 기수번째 멀티플렉서는 입력 제1 선택제어신호에 응답하여 기수번째 화소데이터들을, 우수번째 멀티플렉서는 입력 제2 선택제어신호에 응답하여 우수번째 화소데이터들을 시분할하여 출력하는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.
제 7 항에 있어서,
상기 적어도 n개의 디멀티플렉서들 중 기수번째 디멀티플렉서는 상기 제1 선택제어신호에 응답하여 기수번째 데이터라인들을, 우수번째 디멀티플렉서는 상기 제2 선택제어신호에 응답하여 우수번째 데이터라인들을 시분할 구동하는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.
제 8 항에 있어서,
상기 제1 및 제2 선택제어신호는 서로 상반되는 논리상태를 가지며 그 논리상태는 적어도 1/4 수평기간마다 반전되는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.
제 9 항에 있어서,
상기 제1 멀티플렉서 어레이와 상기 디멀티플렉서 어레이는
상기 제1 및 제2 선택제어신호에 응답하여 시분할된 화소데이터와 화소전압신호의 공급순서를 특정단위마다 교번적으로 바꾸어 공급하는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.
제 10 항에 있어서,
상기 제1 멀티플렉서 어레이와 상기 디멀티플렉서 어레이는
상기 제1 및 제2 선택제어신호에 응답하여 시분할된 화소데이터와 화소전압신호의 공급순서를 프레임 단위로 바꾸는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.
제 11 항에 있어서,
상기 제 1 및 제 2선택제어신호의 극성은 프레임단위로 반전되는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.
제 10 항에 있어서,
상기 제1 멀티플렉서 어레이와 상기 디멀티플렉서 어레이는
상기 제1 및 제2 선택제어신호에 응답하여 시분할된 화소데이터와 화소전압신호의 공급순서를 적어도 하나 이상의 라인 단위로 바꾸는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.
제 13 항에 있어서,
상기 제 1 및 제 2선택제어신호의 극성은 적어도 하나 이상의 라인단위로 반전되는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.
제 10 항에 있어서,
상기 제1 멀티플렉서 어레이와 상기 디멀티플렉서 어레이는
상기 제1 및 제2 선택제어신호에 응답하여 시분할된 화소데이터와 화소전압신호의 공급순서를 2 라인 단위 및 프레임 단위로 바꾸는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.
제 15 항에 있어서,
상기 제 1 및 제 2선택제어신호의 극성은 2 라인 단위 및 프레임단위로 반전되는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.
제 10 항에 있어서,
상기 제1 멀티플렉서 어레이와 상기 디멀티플렉서 어레이는
상기 제1 및 제2 선택제어신호에 응답하여 시분할된 화소데이터와 화소전압신호의 공급순서를 적어도 하나 이상의 라인 단위 및 프레임 단위로 바꾸는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.
제 1 항에 있어서,
상기 1수평기간 중 첫번째 및 세번째 1/4기간에는 어느 하나의 데이터라인으로 동일한 데이터가 공급되는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.
제 1 항에 있어서,
상기 1수평기간 중 두번째 및 네번째 1/4기간에는 어느 하나의 데이터라인으로 동일한 데이터가 공급되는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.
1수평기간을 1/4기간단위로 분할하여 외부로부터 입력된 화소데이터를 상기 1/4기간단위로 시분할하여 공급하는 단계와,
상기 1/4기간단위로 시분할된 화소데이터를 화소전압신호로 변환하는 단계와,
데이터라인들을 상기 1/4기간단위로 시분할하여 상기 화소전압신호를 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 데이터 구동 방법.
제 20항에 있어서,
특정 데이터라인으로 공급되는 상기 화소데이터는 상기 화소데이터를 1/4기간단위로 시분할하여 공급하는 단계에서 상기 1수평기간이 4분할된 기간 중 기수번째 또는 우수번째 1/4기간동안만 출력되는 것을 특징으로 하는 액정표시장치의 데이터 구동 방법.
제 21항에 있어서,
상기 시분할된 화소데이터는 화소전압신호로 변환되어 상기 1수평기간이 4분할된 기간 중 기수번째 또는 우수번째 1/4기간동안 상기 특정 데이터라인으로 공급되는 것을 특징으로 하는 액정표시장치의 데이터 구동 방법.
제 20항에 있어서,
상기 화소전압신호로 변환하는 단계는
상기 화소데이터 각각이 인접한 화소데이터와 서로 다른 극성을 가지는 화소전압신호로 변화되는 단계인 것을 특징으로 하는 액정표시장치의 데이터 구동 방법.
제 20항에 있어서,
상기 화소데이터를 시분할하는 단계에서 상기 시분할된 화소데이터들의 공급순서를 특정단위마다 교번적으로 바꾸고,
상기 데이터라인들을 시분할 구동하는 단계에서 상기 화소전압신호들의 공급순서를 상기 특정단위마다 교번적으로 바꾸는 것을 특징으로 하는 액정표시장치의 데이터 구동 방법.
제 24 항에 있어서,
상기 시분할된 화소데이터와 상기 화소전압신호의 공급순서를 프레임 단위로 교번하여 바꾸는 것을 특징으로 하는 액정표시장치의 데이터 구동 방법.
제 24 항에 있어서,
상기 시분할된 화소데이터와 상기 화소전압신호의 공급순서를 적어도 하나이상의 라인 단위로 바꾸는 것을 특징으로 하는 액정표시장치의 데이터 구동 방법.
제 24 항에 있어서,
상기 시분할된 화소데이터와 상기 화소전압신호의 공급순서를 적어도 하나 이상의 라인 단위 및 프레임 단위로 바꾸는 것을 특징으로 하는 액정표시장치의 데이터 구동 방법.
KR1020020080220A 2002-12-16 2002-12-16 액정표시장치의 데이터 구동 장치 및 방법 KR100914781B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020080220A KR100914781B1 (ko) 2002-12-16 2002-12-16 액정표시장치의 데이터 구동 장치 및 방법
US10/717,638 US7205972B1 (en) 2002-12-16 2003-11-21 Method and apparatus for driving liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020080220A KR100914781B1 (ko) 2002-12-16 2002-12-16 액정표시장치의 데이터 구동 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20040052349A true KR20040052349A (ko) 2004-06-23
KR100914781B1 KR100914781B1 (ko) 2009-09-01

Family

ID=37346022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020080220A KR100914781B1 (ko) 2002-12-16 2002-12-16 액정표시장치의 데이터 구동 장치 및 방법

Country Status (2)

Country Link
US (1) US7205972B1 (ko)
KR (1) KR100914781B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604900B1 (ko) * 2004-09-14 2006-07-28 삼성전자주식회사 평판 표시 장치의 시분할 구동 방법 및 소스 드라이버
US20080252588A1 (en) * 2005-02-25 2008-10-16 Tpo Hong Kong Holding Limited Column Electrode Driving Circuit and Display Device Using It
KR100918572B1 (ko) * 2009-02-05 2009-09-24 주식회사 티엘아이 단위 소싱 구간 내에서 복수개의 드라이빙 동작이 수행되는평판표시 장치 및 이에 포함되는 소스 드라이버 회로

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006072B2 (en) * 2001-11-10 2006-02-28 Lg.Philips Lcd Co., Ltd. Apparatus and method for data-driving liquid crystal display
KR100515300B1 (ko) * 2003-10-07 2005-09-15 삼성에스디아이 주식회사 전류 샘플/홀드 회로와 전류 샘플/홀드 방법 및 이를이용한 역다중화 장치와 디스플레이 장치
KR100529075B1 (ko) * 2003-11-10 2005-11-15 삼성에스디아이 주식회사 전류 샘플/홀드 회로를 이용한 역다중화 장치와, 이를이용한 디스플레이 장치
KR101061631B1 (ko) * 2004-03-30 2011-09-01 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 방법
KR20050123487A (ko) * 2004-06-25 2005-12-29 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 구동방법
US7411536B1 (en) * 2007-03-28 2008-08-12 Himax Technologies Limited Digital-to-analog converter
KR101357306B1 (ko) * 2007-07-13 2014-01-29 삼성전자주식회사 Ｌｃｄ 드라이버 ｉｄ에서 인버젼을 구현하기 위한 데이터매핑 방법 및 상기 데이터 매핑 방법을 구현하기에 적합한액정 표시 장치
US8184030B2 (en) * 2010-09-01 2012-05-22 Himax Technologies Limited Source driver not including any P-type digital-to-analog converter
TWI436346B (zh) * 2011-06-03 2014-05-01 Raydium Semiconductor Corp 驅動電路及其運作方法
TWI666623B (zh) 2013-07-10 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置、驅動器電路及顯示裝置
US10797125B2 (en) * 2017-08-30 2020-10-06 Apple Inc. Electronic device having display circuitry with rounded corners
KR102633408B1 (ko) * 2018-09-12 2024-02-06 엘지디스플레이 주식회사 표시장치 및 이의 구동방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11167373A (ja) * 1997-10-01 1999-06-22 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動方法
KR100239413B1 (ko) * 1997-10-14 2000-01-15 김영환 액정표시소자의 구동장치
TW500939B (en) * 1998-01-28 2002-09-01 Toshiba Corp Flat display apparatus and its display method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604900B1 (ko) * 2004-09-14 2006-07-28 삼성전자주식회사 평판 표시 장치의 시분할 구동 방법 및 소스 드라이버
US20080252588A1 (en) * 2005-02-25 2008-10-16 Tpo Hong Kong Holding Limited Column Electrode Driving Circuit and Display Device Using It
KR100918572B1 (ko) * 2009-02-05 2009-09-24 주식회사 티엘아이 단위 소싱 구간 내에서 복수개의 드라이빙 동작이 수행되는평판표시 장치 및 이에 포함되는 소스 드라이버 회로
US8836682B2 (en) 2009-02-05 2014-09-16 Tli Inc. Flat panel display device and source driver circuit for performing mutiple driving operations within a unit sourcing period

Also Published As

Publication number Publication date
US7205972B1 (en) 2007-04-17
KR100914781B1 (ko) 2009-09-01

Similar Documents

Publication Publication Date Title
KR100889234B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
KR100905330B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
KR100894643B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
US7006072B2 (en) Apparatus and method for data-driving liquid crystal display
KR100894644B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
US7180497B2 (en) Apparatus and method for driving liquid crystal display
KR100864917B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
US8487859B2 (en) Data driving apparatus and method for liquid crystal display device
JP3922736B2 (ja) 液晶表示装置
KR100598739B1 (ko) 액정표시장치
KR101357306B1 (ko) Ｌｃｄ 드라이버 ｉｄ에서 인버젼을 구현하기 위한 데이터매핑 방법 및 상기 데이터 매핑 방법을 구현하기에 적합한액정 표시 장치
US7961167B2 (en) Display device having first and second vertical drive circuits
KR100582674B1 (ko) 공통반전구동형 액정표시장치 및 색오차를 억제할 수 있는그 구동방법
KR100914781B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
US20050285842A1 (en) Liquid crystal display device and method of driving the same
KR100894077B1 (ko) 액정표시장치의 데이터 구동 장치
KR20050097032A (ko) 액정표시장치의 구동장치 및 방법
KR101264697B1 (ko) 액정표시장치의 구동장치 및 구동방법
EP1640963A1 (en) Flat display unit
KR20030095424A (ko) 액정패널, 그를 이용한 액정표시장치, 그리고 그액정표시장치의 구동 방법
JP2004341559A (ja) 液晶表示装置及びデータライン・ドライバ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 11