KR20040052348A - 액정표시장치 및 그 구동방법 - Google Patents

액정표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR20040052348A
KR20040052348A KR1020020080219A KR20020080219A KR20040052348A KR 20040052348 A KR20040052348 A KR 20040052348A KR 1020020080219 A KR1020020080219 A KR 1020020080219A KR 20020080219 A KR20020080219 A KR 20020080219A KR 20040052348 A KR20040052348 A KR 20040052348A
Authority
KR
South Korea
Prior art keywords
liquid crystal
pixel signal
gate lines
blank period
data
Prior art date
Application number
KR1020020080219A
Other languages
English (en)
Other versions
KR100920374B1 (ko
Inventor
이상열
김우현
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020080219A priority Critical patent/KR100920374B1/ko
Publication of KR20040052348A publication Critical patent/KR20040052348A/ko
Application granted granted Critical
Publication of KR100920374B1 publication Critical patent/KR100920374B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0404Matrix technologies
    • G09G2300/0413Details of dummy pixels or dummy lines in flat panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0205Simultaneous scanning of several lines in flat panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 화질저하 없이 잔상을 방지할 수 있도록 한 액정 표시 장치에 관한 것이다.
본 발명의 액정표시장치는 게이트라인들과 데이터라인들의 교차부에 형성되는 액정셀들과, 공통전압 생성부로부터의 기준전압을 액정셀들로 공급하기 위한 공통전극라인과, 유효데이터 공급기간동안 유효한 화소신호를 데이터라인들에 공급함과 아울러 블랭크 기간동안 액정셀들에 잔존하는 전하들을 방전시키기 위한 방전전압을 갖는 더미 화소신호를 상기 데이터라인들로 공급하기 위한 데이터 드라이버와, 블랭크 기간동안 다수의 게이트라인들 중 적어도 하나 이상의 게이트라인으로 스캔펄스를 공급하기 위한 게이트 드라이버를 구비한다.

Description

액정표시장치 및 그 구동방법{LIQUID CRYSTAL DISPLAY AND METHOD OF DIRVING THE SAME}
본 발명은 액정표시장치 및 그 구동방법에 관한 것으로 특히, 화질저하 없이 잔상을 방지할 수 있도록 한 액정 표시 장치 및 그 구동방법에 관한 것이다.
액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀 매트릭스를 가지는 액정표시패널과, 그 액정표시패널을 구동하기 위한 구동회로를 구비한다.
이러한, 액정표시장치는 액정을 구동시키는 전계의 방향에 따라 수직방향 전계를 이용하여 액정을 구동하는 TN(Twisted Nematic)모드와 수평방향 전계를 이용하여 액정을 구동하는 인 플레인 스위치(In Plane Switch : 이하 "IPS"라 함)모드로 대별된다.
TN 모드 액정표시장치는 상/하부 기판에 대향되게 배치된 화소전극과 공통전극간의 수직전계에 의해 액정을 구동하는 모드로 개구율이 큰 장점을 가지는 반면 시야각이 좁은 단점을 가진다. IPS 모드는 하부기판에 나란하게 배치된 화소전극과 공통전극간의 수평전계에 의해 액정을 구동하는 모드로 시야각이 큰 장점을 가지는 반면 개구율이 작은 단점을 가진다.
도 1은 종래의 일반적은 IPS 모드 액정표시장치를 등가적으로 나타내는 평면도이다.
도 1을 참조하면, 종래의 IPS 모드 액정표시장치는 액정셀이 매트랙스 형태로 배열된 액정패널(12)과, 액정패널(12)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(14)와, 액정패널(12)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(16)와, 액정패널(12)의 공통전극라인들(CL1 내지 CLn)에 공통으로 접속된 공통전압 공급라인(CCL)과, 공통전압 공급라인(CCL)에 공통전압(Vcom)을 공급하기 위한 공통전압 생성부(18)를 구비한다.
액정패널(12)은 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)의 교차부마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 공통전극라인(CL) 사이에 접속된 액정셀을 구비한다.
박막 트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터라인(DL)으로부터의 화소신호를 액정셀에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀에 충전된 화소신호가 유지되게 한다.
액정셀은 박막 트랜지스터(TFT)의 드레인전극과 접속된 화소전극과, 화소전극과 액정을 사이에 두고 나란하게 배치되며 공통전극라인(CL)과 접속된 공통전극을 포함하게 되며, 등기적으로는 액정 캐패시터(Clc)로 표현된다. 또한, 액정셀은 충전된 화소신호가 다음 화소신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 절연막을 사이에 두고 화소전극과 공통전극이 중첩되는 부분에 형성된 스토리지 캐패시터(Cst)를 더 구비한다. 이러한 액정셀은 공통전극라인(CL)을 통해 공통전극에 공급된 공통전압(Vcom)과 박막 트랜지스터(TFT)를 통해 화소전극에 공급된 화소신호와의 전압차에 의해 형성되는 수평전계에 따라 액정셀의 배열상태를 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.
게이트 드라이버(14)는 게이트라인들(GL1 내지 GLn)에 순차적으로 스캔신호를 공급하여 게이트라인(GL1 내지 GLn)에 접속된 박막 트랜지스터(TFT)가 게이트라인(GL) 단위로 구동되게 한다.
데이터 드라이버(16)는 타이밍 제어부(도시되지 않음)로부터 공급된 디지털 화소 데이터를 아날로그 화소신호로 변환하여 데이터라인들(DL1 내지 DLm)에 공급한다.
공통전압 생성부(18)는 액정셀 구동시 기준전압이 되는 공통전압(Vcom)을 생성하여 공통전압공급라인(CCL)을 통해 공통전극라인들(CL1 내지 CLn)에 공급한다.
이러한, 종래의 IPS 액정표시장치의 액정셀 각각에서 화소전극과 공통전극에 의해 수평전계가 형성되는 경우 그 화소전극과 공통전극 사이의 절연막에 수평전계에 의한 전하가 축적되게 된다. 이렇게 절연막에 축적된 전하들로 인하여 화소전극 및 공통전극으로부터 액정으로 인가되는 구동전압이 지연됨으로써 IPS 모드의 액정표시장치에서는 잔상문제가 발생하고 있다.
이러한 IPS모드 액정표시장치의 잔상문제를 해결하기 위하여 도 2에 도시된 바와 같이 프레임마다 유효한 화소신호가 액정패널(12)에 공급되지 않는 블랭크기간(BP)에 공통전압(Vcom)을 펄스 구동하는 방법이 제안되었다.
도 2를 참조하면, 유효한 화소 데이터의 공급기간과 블랭크 기간(BP)을 지시하는 데이터 이네이블 신호(DE)에 응답하여 블랭크 기간(BP)에서 공통전압(Vcom)을 레벨 다운시키게 된다. 이렇게 블랭크 기간(BP)에서 레벨 다운된 공통전압(Vcom)을 공통전극을 통해 모든 액정셀에 공급하여 화소전극과 공통전극 사이의 절연막에 축적된 전하들이 방전되게 함으로써 잔상문제를 해결할 수 있다.
하지만, 이와 같은 종래의 공통전압(Vcom) 레벨 다운 방법에서는 이전 프레임((i-1)F)의 블랭크 기간(BP)에서 레벨 다운된 공통전압(Vcom)을 현재 프레임(iF)에서 정상 전압으로 레벨 업시키는 경우 소정의 지연시간(Δt)이 발생하게 된다. 이러한 지연시간(Δt)은 액정표시패널에 형성된 공통전극라인(CL)의 라인저항성분과, 그 공통전극라인(CL)과 데이터라인(DL) 간의 기생 캐패시터 성분의 의해 발생하게 된다. 이러한 지연시간(Δt)으로 인하여 현재 프레임(iF)에서 유효화소신호를 액정패널에 공급하기 시작하는 부분에서 공통전압(Vcom)이 왜곡됨으로써 화면의 상단부분이 상대적으로 밝아보이는 화질 저하 현상이 발생된다. 나아가, 공통전압(Vcom)의 지연시간(Δt)은 고해상도 화상을 표시하기 위하여 액정셀의 수가 증가하는 경우 더욱 길어지게 되므로 화면상단 밝음현상은 고해상도 액정표시장치의 경우 더욱 악화되게 된다.
따라서, 본 발명의 목적은 화질저하 없이 잔상을 방지할 수 있도록 한 액정 표시 장치 및 그 구동방법을 제공하는 것이다.
도 1은 통상적은 인 플레인 스위치 모드의 액정표시장치를 나타내는 도면.
도 2는 도 1에 도시된 공통전극라인에 공급되는 구동파형을 도시한 파형도.
도 3a 및 도 3b는 본 발명의 실시예에 의해 데이터라인으로 공급되는 화소신호를 나타내는 파형도.
도 4a 및 4b는 제 1실시예에 의하여 블랭크 기간에 게이트라인들로 스캔펄스가 공급되는 순서를 나타내는 도면
도 5a 및 도 5b는 제 2실시예에 의하여 블랭크 기간에 게이트라인들로 스캔펄스가 공급되는 순서를 나타내는 도면.
도 6a 및 도 6b는 제 3실시에에 의하여 블랭크 기간에 게이트라인들로 스캔펄스가 공급되는 순서를 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
12 : 액정패널 14 : 게이트 드라이버
16 : 데이터 드라이버 18 : 공통전압 생성부
상기 목적을 달성하기 위하여 본 발명의 액정표시장치는 게이트라인들과 데이터라인들의 교차부에 형성되는 액정셀들과, 공통전압 생성부로부터의 기준전압을 액정셀들로 공급하기 위한 공통전극라인과, 유효데이터 공급기간동안 유효한 화소신호를 데이터라인들에 공급함과 아울러 블랭크 기간동안 액정셀들에 잔존하는 전하들을 방전시키기 위한 방전전압을 갖는 더미 화소신호를 상기 데이터라인들로 공급하기 위한 데이터 드라이버와, 블랭크 기간동안 다수의 게이트라인들 중 적어도 하나 이상의 게이트라인으로 스캔펄스를 공급하기 위한 게이트 드라이버를 구비한다.
상기 더미 화소신호는 다수의 그레이(Gray) 전압 중 잔존 전하들을 방전시킬 수 있는 전압레벨을 갖는 그레이 전압이 이용된다.
상기 더미 화소신호는 화이트 화소신호 및 블랙 화소신호 중 어느 하나로 선택된다.
상기 더미 화소신호는 정극성 및 부극성의 전압 중 어느 하나의 전압을 갖는다.
상기 블랭크 기간동안 적어도 둘 이상의 게이트라인으로 스캔펄스가 공급될 때 스캔펄스는 동시에 공급된다.
상기 게이트라인들은 다수의 블록으로 나뉘고, 블랭크 기간에는 다수의 블록 중 어느 하나의 블록에 포함된 게이트라인들로 동시에 스캔펄스가 공급된다.
상기 게이트라인들은 다수의 블록으로 나뉘고, 블랭크 기간에는 다수의 블록에 각각 포함된 적어도 하나 이상의 게이트라인들로 동시에 스캔펄스가 공급된다.
본 발명의 액정표시장치의 구동방법은 유효데이터 공급기간동안 유효한 화소신호가 데이터라인에 공급됨과 아울러 게이트라인에 스캔펄스가 공급되어 유효한 화소신호가 액정셀들로 공급되는 단계와, 블랭크기간동안 다수의 게이트라인들 중 적어도 하나 이상의 게이트라인으로 스캔펄스가 공급되는 단계와, 블랭크기간동안 데이터라인들로 액정셀에 잔존하는 전하들을 방전시키기 위한 방전전압을 갖는 더미 화소신호가 공급되는 단계를 포함한다.
상기 블랭크기간동안 적어도 둘 이상의 게이트라인으로 스캔펄스가 공급될 때 스캔펄스는 적어도 둘 이상의 게이트라인으로 동시에 공급된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 3a 내지 도 6b를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3a 및 도 3b는 본 발명의 실시예에 의한 액정표시장치의 구동파형을 나타내는 도면이다.
도 3a를 참조하면, 데이터 인에이블 신호(DE)로 인하여 액정표시장치는 유효데이터 공급기간과 블랭크 기간(BP)으로 나뉘어진다. 유효데이터 공급기간에는 액정셀들로 유효화소신호가 공급되어 소정의 화상을 표시한다. 블랭크 기간(BP)에는 액정셀들로 더미 화소신호가 공급되어 화소전극과 공통전극 사이의 절연막에 축적된 전하들이 방전된다. 이와 같이 블랭크 기간(BP)동안 절연막에 축적된 전하들이제거되면 액정패널에서의 잔상문제를 해결할 수 있다.
이를 상세히 설명하면, 유효데이터 공급기간에는 인버젼 방식에 의하여 데이터 라인들로 소정의 정극성 및/또는 부극성 유효화소신호들이 공급된다. 이때 게이트라인들은 순차적으로 구동되면서 데이터라인들로 공급된 유효화소신호들이 액정셀들로 공급되게 하고, 이에 따라 액정셀들이 구동되면서 소정의 화상이 표시되게 된다.
블랭크 기간(BP)에는 도시되지 않은 데이터 드라이버로부터 데이터라인들로 더미 화소신호가 공급된다. 또한, 블랭크 기간(BP)에는 도시되지 않은 게이트 드라이버로부터 다수의 게이트라인들 중 적어도 하나 이상의 게이트라인으로 스캔신호가 공급된다. 이때, 스캔신호를 공급받은 게이트라인들과 접속된 액정셀들로 부극성의 더미 화소신호가 공급된다. 예를 들어, i(i는 자연수)번째 게이트라인으로 스캔신호가 공급되었다면 i번째 수평라인에 위치된 액정셀들로 부극성의 더미 화소신호가 공급된다. 여기서, 더미 화소신호를 공급받은 액정셀들은 각각은 자신의 화소전극과 공통전극 사이의 절연막에 축적된 전하들을 방전한다.
즉, 본 발명에서는 블랭크 기간(BP)동안 데이터라인들로 더미 화소신호를 공급하여 잔상이 발생되는 것을 방지한다. 따라서, 본 발명에서는 종래와 같이 공통전압(Vcom)의 딜레이로 인하여 액정패널의 상측부분이 밝아보이는 현상을 방지할 수 있다. 다시 말하여, 본 발명에서는 화질저하 현상없이 잔상문제를 해결할 수 있다.
한편, 부극성의 더미 화소신호는 액정셀의 절연막에 축적된 전하를 방전할수 있는 어떠한 그레이(Gray)의 전압도 가능하다. 예를 들어, 더미 화소신호는 블랙 화소신호 또는 화이트 화소신호 중 어느 하나로 정해질 수 있다.
아울러, 본 발명에서는 도 3b와 같이 블랭크 기간(BP)에 데이터라인으로 액정셀에 축적된 전하들을 방전할 수 있는 정극성의 더미 화소신호가 공급될 수 있다. 여기서, 정극성 더미 화소신호는 액정셀의 절연막에 축적된 전하를 방전할 수 있는 어떠한 그레이(Gray)의 전압도 가능하다. 예를 들어, 더미 화소신호는 블랙 화소신호 또는 화이트 화소신호 중 어느 하나로 정해질 수 있다.
도 4a 및 도 4b는 제 1실시예에 의하여 블랭크 기간에 게이트라인들로 스캔펄스가 공급되는 순서를 나타내는 도면이다.
도 4a 및 도 4b를 참조하면, 첫 번째 프레임의 블랭크 기간(BP)에 제 1게이트라인(GL1)으로 스캔펄스가 공급된다. 이때, 제 1게이트라인(GL1)에 접속되도록 설치된 첫 번째 수평라인의 액정셀들로 데이터라인들로부터 공급되는 더미 화소신호가 충전된다. 따라서, 유효데이터 공급기간 동안 첫 번째 수평라인의 액정셀들에 축적된 전하가 더미 화소신호에 의해 제거된다.
이후, 두 번째 프레임의 블랭크 기간(BP)에 제 2게이트라인(GL2)으로 스캔펄스가 공급된다. 이때, 제 2게이트라인(GL2)에 접속되도록 설치된 두 번째 수평라인의 액정셀들로 데이터라인들로부터 공급되는 더미 화소신호가 충전된다. 따라서, 유효데이터 공급기간 동안 두 번째 수평라인의 액정셀들에 축적된 전하가 더미 화소신호에 의해 제거된다. 즉, 본 발명에서는 블랭크 기간(BP) 마다 순차적으로 하나의 수평라인에 형성된 액정셀들로 더미 화소신호를 공급하여 축적된 전하를 제거하고, 이에 따라 잔상을 방지하게 된다.
한편, 본 발명에서는 블랭크 기간(BP) 동안 적어도 2개 이상의 게이트라인(GL)단위로 스캔펄스를 공급할 수 있다. 예를 들어, 첫 번째 블랭크 기간(BP) 동안 제 1 및 제 2게이트라인(GL1,GL2)에 스캔펄스를 공급하여 첫번째 및 두번째 수평라인의 액정셀들에 축적된 전하를 제거하고, 두 번째 블랭크 기간(BP) 동안 제 3 및 제 4게이트라인(GL3,GL4)에 스캔펄스를 공급하여 세번째 및 네번째 수평라인의 액정셀들에 축적된 전하를 제거할 수 있다. 이후, 블랭크 기간(BP) 마다 2개의 게이트라인에 스캔펄스를 공급함으로써 액정셀들에 축적된 전하를 제거할 수 있고, 이에 따라 잔상을 방지할 수 있다.
도 5a 및 도 5b는 제 2실시예에 의하여 블랭크 기간에 게이트라인들로 스캔펄스가 공급되는 순서를 나타내는 도면이다.
도 5a 및 도 5b를 참조하면, 본 발명의 제 2실시예에서는 게이트라인들(GL1 내지 GLn)을 j(j는 자연수)-1개의 게이트라인을 각각 포함하는 블록으로 나누고, 블랭크 기간(BP)동안 블록단위로 스캔펄스를 공급한다.
상세히 설명하면, 첫 번째 프레임의 블랭크 기간(BP)에 첫 번째 블록에 포함된 게이트라인들(GL1 내지 GLj-1)로 스캔펄스가 공급된다. 이때, 게이트라인들(GL1 내지 GLj-1)에 접속된 액정셀들로 데이터라인으로부터 공급되는 더미 화소신호가 충전되고, 이에 따라 액정셀에 축적된 전하가 제거된다.
이후, 두 번째 프레임의 블랭크 기간(BP)에 두 번째 블록에 포함된 게이트라인들(GLj 내지 GL2j-1)로 스캔펄스가 공급된다. 이때, 게이트라인들(GLj 내지GL2j-1)에 접속된 액정셀들로 데이터라인으로부터 공급되는 더미 화소신호가 충전된다. 이때, 유효데이터 공급기간동안 액정셀에 축적된 전하가 제거된다. 즉, 본 발명의 제 2실시예에서는 블랭크 기간(BP)마다 블록 단위로 스캔펄스를 공급하여 액정셀들에 축적된 전하를 제거하게 된다.
도 6a 및 도 6b는 제 3실시예에 의하여 블랭크 기간에 게이트라인들로 스캔펄스가 공급되는 순서를 나타내는 도면이다.
도 6a 및 도 6b를 참조하면, 본 발명의 제 3실시예에서는 게이트라인들((GL1 내지 GLn)을 j(j는 자연수)-1개의 게이트라인을 각각 포함하는 블록으로 나누고, 블랭크 기간(BP)동안 각각의 블록에 포함된 적어도 하나 이상의 게이트라인들로 스캔펄스를 공급한다.
상세히 설명하면, 첫 번째 프레임의 블랭크 기간(BP)에 각각의 블록에 포함된 2개의 게이트라인들(GL1,GL2,GLj,GLj+1,...)로 스캔펄스가 공급된다. 이때, 게이트라인들(GL1,GL2,GLj,GLj+1,...)에 접속된 액정셀들로 데이터라인으로부터 공급되는 더미 화소신호가 충전되고, 이에 따라 액정셀에 축적된 전하가 제거된다.
이후, 두 번째 프레임의 블랭크 기간(BP)에 두 번째 블록에 포함된 게이트라인들(GL3,GL4,GLj+2,GLj+3,...)로 스캔펄스가 공급된다. 이때, 게이트라인들(GL3,GL4,GLj+2,GLj+3,...)에 접속된 액정셀들로 데이터라인으로부터 공급되는 더미 화소신호가 충전되고, 이에 따라 액정셀에 축적된 전하가 제거된다. 즉, 본 발명의 제 3실시예에서는 게이트라인들(GL)을 다수의 블록으로 나누고, 블랭크 기간(BP)동안 각각의 블록에 포함된 적어도 하나 이상의 게이트라인들(GL)에순차적으로 스캔펄스를 공급함으로써 액정셀들에 축적된 전하를 제거하게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 구동방법에 의하면 블랭크기간동안 데이터라인들로 더미 화소신호를 공급하여 액정패널에서 잔상이 발생되는 것을 방지할 수 있다. 아울러, 본 발명에서는 데이터라인들로 더미 화소신호를 공급하기 때문에 딜레이에 의하 화질저하 현상을 방지할 수 있다. 즉, 본 발명에서는 화질저하 현상없이 잔상을 개선할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (9)

  1. 게이트라인들과 데이터라인들의 교차부에 형성되는 액정셀들과,
    공통전압 생성부로부터의 기준전압을 상기 액정셀들로 공급하기 위한 공통전극라인과,
    유효데이터 공급기간동안 유효한 화소신호를 상기 데이터라인들에 공급함과 아울러 블랭크 기간동안 상기 액정셀들에 잔존하는 전하들을 방전시키기 위한 방전전압을 갖는 더미 화소신호를 상기 데이터라인들로 공급하기 위한 데이터 드라이버와,
    상기 블랭크 기간동안 상기 다수의 게이트라인들 중 적어도 하나 이상의 게이트라인으로 스캔펄스를 공급하기 위한 게이트 드라이버를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서,
    상기 더미 화소신호는 다수의 그레이(Gray) 전압 중 상기 잔존 전하들을 방전시킬 수 있는 전압레벨을 갖는 그레이 전압이 이용되는 것을 특징으로 하는 액정표시장치.
  3. 제 1항에 있어서,
    상기 더미 화소신호는 화이트 화소신호 및 블랙 화소신호 중 어느 하나로 선택되는 것을 특징으로 하는 액정표시장치.
  4. 제 1항에 있어서,
    상기 더미 화소신호는 정극성 및 부극성의 전압 중 어느 하나의 전압을 갖는 것을 특징으로 하는 액정표시장치.
  5. 제 1항에 있어서,
    상기 블랭크 기간동안 적어도 둘 이상의 게이트라인으로 스캔펄스가 공급될 때 스캔펄스는 동시에 공급되는 것을 특징으로 하는 액정표시장치.
  6. 제 1항에 있어서,
    상기 게이트라인들은 다수의 블록으로 나뉘고, 상기 블랭크 기간에는 상기 다수의 블록 중 어느 하나의 블록에 포함된 게이트라인들로 동시에 스캔펄스가 공급되는 것을 특징으로 하는 액정표시장치.
  7. 제 1항에 있어서,
    상기 게이트라인들은 다수의 블록으로 나뉘고, 상기 블랭크 기간에는 상기 다수의 블록에 각각 포함된 적어도 하나 이상의 게이트라인들로 동시에 스캔펄스가 공급되는 것을 특징으로 하는 액정표시장치.
  8. 유효데이터 공급기간동안 유효한 화소신호가 데이터라인에 공급됨과 아울러 게이트라인에 스캔펄스가 공급되어 상기 유효한 화소신호가 액정셀들로 공급되는 단계와,
    블랭크기간동안 다수의 게이트라인들 중 적어도 하나 이상의 게이트라인으로 스캔펄스가 공급되는 단계와,
    상기 블랭크기간동안 상기 데이터라인들로 상기 액정셀에 잔존하는 전하들을 방전시키기 위한 방전전압을 갖는 더미 화소신호가 공급되는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  9. 제 8항에 있어서,
    상기 블랭크기간동안 상기 적어도 둘 이상의 게이트라인으로 상기 스캔펄스가 공급될 때 상기 스캔펄스는 상기 적어도 둘 이상의 게이트라인으로 동시에 공급되는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020020080219A 2002-12-16 2002-12-16 액정표시장치 및 그 구동방법 KR100920374B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020080219A KR100920374B1 (ko) 2002-12-16 2002-12-16 액정표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020080219A KR100920374B1 (ko) 2002-12-16 2002-12-16 액정표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20040052348A true KR20040052348A (ko) 2004-06-23
KR100920374B1 KR100920374B1 (ko) 2009-10-07

Family

ID=37346021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020080219A KR100920374B1 (ko) 2002-12-16 2002-12-16 액정표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR100920374B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866952B1 (ko) * 2006-05-09 2008-11-05 삼성전자주식회사 홀드 타입의 디스플레이 패널 구동 장치 및 방법
CN101572063B (zh) * 2008-04-30 2012-01-11 乐金显示有限公司 液晶显示器及其驱动方法
KR20150087653A (ko) * 2014-01-22 2015-07-30 삼성디스플레이 주식회사 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101878976B1 (ko) 2011-07-07 2018-07-17 삼성디스플레이 주식회사 터치 센싱 표시 패널의 구동 방법 및 이를 수행하는 표시 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3498570B2 (ja) * 1998-04-15 2004-02-16 セイコーエプソン株式会社 電気光学装置の駆動回路及び駆動方法並びに電子機器
JP4180743B2 (ja) * 1999-07-08 2008-11-12 三菱電機株式会社 液晶表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866952B1 (ko) * 2006-05-09 2008-11-05 삼성전자주식회사 홀드 타입의 디스플레이 패널 구동 장치 및 방법
US7893901B2 (en) 2006-05-09 2011-02-22 Samsung Electronics Co., Ltd. Apparatus and method for driving a hold-type display panel
CN101572063B (zh) * 2008-04-30 2012-01-11 乐金显示有限公司 液晶显示器及其驱动方法
KR20150087653A (ko) * 2014-01-22 2015-07-30 삼성디스플레이 주식회사 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치

Also Published As

Publication number Publication date
KR100920374B1 (ko) 2009-10-07

Similar Documents

Publication Publication Date Title
US6166714A (en) Displaying device
US7916108B2 (en) Liquid crystal display panel with color washout improvement and applications of same
JP4330059B2 (ja) 液晶表示装置及びその駆動制御方法
JP4790798B2 (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
US20040017344A1 (en) Liquid-crystal display device and driving method thereof
KR101285054B1 (ko) 액정표시장치
KR101281979B1 (ko) 액정표시장치
KR101296641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR100389027B1 (ko) 액정표시장치 및 그 구동방법
KR100496543B1 (ko) 액정 표시 장치 및 그 구동 방법
KR100481217B1 (ko) 액정표시소자의 구동방법 및 장치
KR101167929B1 (ko) 수평전계방식 액정표시소자
KR20090005424A (ko) 액정 표시 장치 및 이의 구동 방법
KR101308442B1 (ko) 액정표시장치 및 그의 구동 방법
KR100920374B1 (ko) 액정표시장치 및 그 구동방법
KR100531478B1 (ko) 액정표시패널 및 그 구동방법
KR100927014B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20100030173A (ko) 액정표시장치
JP2009086170A (ja) 電気光学装置及び電気光学装置の駆動方法並びに電子機器
KR101123075B1 (ko) 킥백전압 보상방법과 이를 이용한 액정표시장치
KR101186018B1 (ko) 액정표시장치 및 그의 구동 방법
KR20120071743A (ko) 액티브 매트릭스 표시장치
KR100839483B1 (ko) 액정표시장치
KR100717183B1 (ko) 2 라인 도트 인버젼 방식의 액정 패널 구동 방법
KR20040058580A (ko) 액정 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 11