KR20040046140A - 전계 방출 표시 소자 및 이 소자의 후면 기판 제조 방법 - Google Patents

Abstract

절연층의 내부로 몰입 설치된 스페이서를 갖는 전계 방출 표시 소자와, 이 소자의 후면 기판 제조 방법에 관한 것으로, 본 발명의 표시 소자는, 일정한 간격을 두고 대향 배치되는 전면 기판 및 후면 기판과; 상기 후면 기판에 제공되는 라인 패턴의 캐소드 전극과; 게이트 홀 및 스페이서 삽입홀을 구비하며, 상기 캐소드 전극을 덮는 절연층과; 상기 절연층 위에 제공되며, 캐소드 전극과 수직으로 교차 형성되는 라인 패턴의 게이트 전극과; 상기 게이트 홀의 내측으로 캐소드 전극의 표면에 제공되며, 전계 형성시 전자를 방출하는 에미터와; 상기 스페이서 삽입홀에 삽입 고정되며, 양 기판 사이의 셀갭을 일정하게 유지하는 스페이서와; 상기 전면 기판에 제공되는 라인 패턴의 애노드 전극 및 이 전극의 표면에 제공되는 형광층;을 포함한다.

Description

전계 방출 표시 소자 및 이 소자의 후면 기판 제조 방법{FIELD EMISSION DISPLAY DEVICE AND METHOD FOR FABRICATING BACK PLATE OF THE SAME}

본 발명은 전계 방출 표시 소자에 관한 것으로, 보다 상세하게는 절연층의 내부로 몰입 설치된 스페이서를 갖는 전계 방출 표시 소자와, 이 소자의 후면 기판 제조 방법에 관한 것이다.

일반적으로 전계 방출 표시 소자(FED; field emission display device)는 양자역학적인 터널링 효과를 이용하여 캐소드 전극에 제공된 에미터에서 전자를 방출시키고, 방출된 전자는 애노드 전극에 제공된 형광체에 충돌하여 상기 형광체를 여기시킴으로써 소정의 화상을 구현하는 표시 소자로서, 면 타입의 에미터를 이용하는 2극관 구조의 소자와, 상기 면 타입 또는 스핀트 타입의 에미터를 이용하는 3극관 구조의 소자로 구분된다.

일반적으로 상기 3극관 구조의 전계 방출 표시 소자는, 캐소드 전극과 게이트 전극 및 상기 양 전극 사이에 개재되는 절연층을 구비하는 후면 기판과, 애노드 전극 및 형광층을 구비하는 전면 기판을 포함하며, 양 기판은 스페이서에 의해 일정한 셀갭이 유지된다.

상기 스페이서는 진공용기를 고진공으로 밀봉할 때 기판들이 용기 내외부의 압력차로 인해 용기 내측으로 변형되거나 또는 파손되는 것을 방지하는 한편, 양 기판을 일정한 간격으로 유지함으로써 발광 위치에 따른 휘도 불균일성을 억제하는 작용을 하는 것으로, 초기에는, 패터닝된 스크린 마스크(screen mask)를 기판과 함께 인쇄기에 고정하고, 스퀴이즈나 고무 로울러를 이용하여 스크린 마스크의 메쉬 홀(mesh hole)을 통해 페이스트(paste)를 기판으로 밀어내어 인쇄하는 스크린 인쇄법을 이용하여 상기 스페이서를 제작하였다.

그런데, 스크린 인쇄법을 사용하여 제작한 스페이서는 인쇄 작업의 특성상 스페이서의 고정세화 및 고종횡비에 한계가 있는 문제점이 있다. 여기에서, 상기 종횡비는 스페이서의 폭에 대한 높이의 비를 의미한다. 이에 따라, 근래에는 감광성 유리로 스페이서를 제조함으로써 상기한 문제점을 해결하고자 하는 노력이 행해지고 있다.

대한민국 공개특허공보 제2000-65199호에는 감광성 유리를 이용하여 전계 방출 표시 소자용 스페이서를 제조하는 방법의 일례가 개시되어 있다.

상기 대한민국 특허는 일정 두께(스페이서의 높이에 해당한다)의 감광성 유리 상측에 마스크를 배치하고, 자외선을 조사하여 상기 감광성 유리를 선택적으로 노광시키며, 고온 열처리(소성)를 통해 노광된 부분을 결정화시킨 후, 상기 결정화된 부분을 에칭에 의해 제거함으로써 스페이서를 제조하였으며, 이때, 상기 스페이서는 사각 기둥 또는 원기둥 형태나 십자 형태, 또는 막대(rib) 형태 등으로 형성된다.

그런데, 전술한 선행 특허에 의해 제조된 스페이서를 기판에 조립할 때에도 다음과 같은 문제점이 발생된다.

도 1a 및 1b에 도시한 바와 같이, 후막 절연층(102)을 사용하는 소자의 경우에는 상기 절연층(102) 위에 스페이서(S)를 조립할 경우 스페이서(S)가 쓰러질 염려가 있다. 이는 절연층(102)이 인쇄 작업에 의해 형성되므로 그의 표면 거칠기가 불균일하기 때문이다. 이에 따라, 종래에는 절연층(102) 위의 게이트 전극(104) 일부를 제거하고, 십자(+) 형태의 스페이서(S)를 상기 제거된 부분에 배치한 상태에서 후면 기판(106)을 도시하지 않은 전면 기판에 조립함으로써 조립 과정에서 스페이서(S)가 쓰러지게 되는 것을 방지하였다. 도 1a 및 1b에서, 미설명 도면부호 108은 전자를 방출하는 에미터를 나타낸다.

그러나, 상기한 도 1a 및 1b의 종래 기술에 의하면, 스페이서(S)의 단면적 및 크기를 축소하는데 한계가 있고, 이로 인해 픽셀 크기에도 제한이 가해지게 되는 문제점이 있다.

이에, 본 발명은 상기한 종래의 문제점을 해결할 수 있는 평판 표시 소자 및 이 소자의 후면 기판 제조 방법을 제공함에 목적이 있다.

도 1a 및 1b는 종래 기술에 따른 전계 방출 표시 소자의 후면 기판을 나타내는 평면도 및 단면도.

도 2는 본 발명의 일실시예에 따른 전계 방출 표시 소자의 구성을 나타내는 단면도.

도 3a 내지 3h는 도 2의 후면 기판 제조 방법을 나타내는 공정도.

상기한 목적을 달성하기 위하여 본 발명은,

일정한 간격을 두고 대향 배치되는 전면 기판 및 후면 기판과;

상기 후면 기판에 제공되는 라인 패턴의 캐소드 전극과;

게이트 홀 및 스페이서 삽입홀을 구비하며, 상기 캐소드 전극을 덮는 절연층과;

상기 절연층 위에 제공되며, 캐소드 전극과 수직으로 교차 형성되는 라인 패턴의 게이트 전극과;

상기 게이트 홀의 내측으로 캐소드 전극의 표면에 제공되며, 전계 형성시 전자를 방출하는 에미터와;

상기 스페이서 삽입홀에 삽입 고정되며, 양 기판 사이의 셀갭을 일정하게 유지하는 스페이서와;

상기 전면 기판에 제공되는 라인 패턴의 애노드 전극 및 이 전극의 표면에 제공되는 형광층;

을 포함하는 전계 방출 표시 소자를 제공한다.

그리고, 상기 소자의 후면 기판 제조 방법은,

후면 기판에 라인 패턴의 캐소드 전극을 형성하는 단계와;

상기 캐소드 전극 위로 후막 절연층을 형성하는 단계와;

상기 캐소드 전극과 직교하며, 게이트 홀 및 스페이서 삽입홀을 형성하기 위한 홀 패턴을 갖는 라인 패턴의 게이트 전극을 상기 후막 절연층 위에 형성하는 단계와;

상기 홀 패턴을 식각하여 절연층에 게이트 홀 및 스페이서 삽입홀을 형성하는 단계와;

상기 게이트 홀의 내측으로 캐소드 전극의 표면에 에미터를 형성하는 단계와;

상기 스페이서 삽입홀에 스페이서의 단부를 몰입 상태로 배치하는 단계;

를 포함한다.

이하, 첨부도면을 참조로 하여 본 발명의 바람직한 실시예를 설명한다.

도 2는 본 발명의 일실시예에 따른 전계 방출 표시 소자의 단면도를 도시한 것이고, 도 3a 내지 3는 도 2에 도시한 후면 기판의 제조 방법을 나타내는 공정도를 도시한 것이다.

본 실시예의 소자는, 서로 마주보는 한쌍의 후면 기판(12) 및 전면 기판(14)을 구비한다.

후면 기판(12)의 일면에는 라인 패턴의 캐소드 전극(16)이 제공되고, 캐소드 전극(16)의 위에는 절연층(18)이 제공되며, 절연층(18) 위에는 라인 패턴의 게이트 전극(20)이 상기 캐소드 전극(16)과 수직으로 교차 형성된다. 그리고, 전면 기판(14)의 일면에는 라인 형태의 애노드 전극(22)이 제공되며, 애노드 전극(22)의 표면에는 형광층(24)이 제공된다.

캐소드 전극(16)과 게이트 전극(20)이 교차하는 화소 영역에는 게이트 전극(20)과 절연층(18)을 관통하는 복수(대략 수백개)의 게이트 홀(26)이 형성되고, 게이트 홀(26)의 내부로 캐소드 전극(16)의 표면에는 몰리브덴과 같은 전자 방출 물질로 이루어진 스핀트 타입의 에미터, 또는 카본 나노튜브, 흑연, 다이아몬드상 카본 등의 전자 방출 물질을 함유하는 면 타입의 에미터가 제공된다.

도 2에는 상기 게이트 홀(26)의 내측으로 면 타입의 에미터(28)가 제공된 상태를 도시하였다.

상기한 구성의 후면 기판(12) 및 전면 기판(14)은 스페이서(S')에 의해 일정한 셀갭을 유지하도록 조립되는데, 본 실시예의 소자는 상기한 스페이서(S')가 절연층(18)의 내측에 몰입 형성되는 것을 특징으로 한다.

상기한 스페이서(S')는 전술한 대한민국 특허에서와 같이 감광성 유리를 노광 및 현상하여 제작할 수도 있고, 다른 방법으로는 세라믹 등의 재질을 성형하여 제작할 수도 있다. 상기 절연층(18)에는 게이트 홀(26) 이외에 상기 스페이서(S')의 단부가 삽입되는 스페이서 삽입홀(30)이 더욱 구비된다. 따라서, 상기 스페이서 삽입홀(30)에 스페이서(S')의 일단부를 삽입한 상태에서 양 기판(12,14)을 조립할 때, 상기 스페이서(S')가 쓰러지게 될 염려가 없으므로, 상기 스페이서(S')를 원형, 사각형 단면 등을 갖는 일자형으로 형성할 수 있는 장점이 있다.

상기한 구성의 후면 기판은 다음의 제조 방법에 따라 제조된다.

먼저 도 3a에 도시한 바와 같이 캐소드 기판(12)에 캐소드 전극(16)을 형성한다. 상기 캐소드 전극(16)으로는 탄소 나노튜브를 포함한 에미터(28)를 형성할때 후면 노광을 실시할 수 있도록 하기 위해 ITO(Indium Tin Oxide) 박막을 스퍼터링 방법을 이용해 형성하고, 사진 전사 공정을 이용해 패터닝하는 것이 바람직하다. 그리고, 캐소드 전극(16)의 두께는 1000∼3000Å이 적당하며, 저항값 등을 고려하여 그 이상의 두께로 형성할 수도 있다. 또한, 대면적 소자 제작시에는 캐소드 전극(16)의 저항을 감소시키기 위하여 상기 캐소드 전극 위에 크롬, 구리, 알루미늄 등의 금속으로 이루어진 버스 전극을 더욱 형성할 수도 있다.

상기와 같이 후면 기판(12)에 캐소드 전극(16)을 형성한 후에는 도 3b 및 3c에 도시한 바와 같이 절연 페이스트를 인쇄하여 후막 절연층(18)을 형성한 후, 그 위에 게이트 전극으로 사용하기 위한 금속층(20')을 연속하여 형성한다.

이어서, 도 3d에 도시한 바와 같이 게이트 홀(26) 및 스페이서 홀(30)을 형성하기 위한 홀 패턴(P1,P2)을 금속층(20')에 형성하고, 도 3e에 도시한 바와 같이 홀 패턴(P1,P2)을 통해 절연층(18)을 식각하여 게이트 홀(26) 및 스페이서 삽입홀(30)을 형성한다.

이후, 금속층(20')의 홀 패턴(P1,P2)이 게이트 홀(26) 및 스페이서 삽입홀(30)의 크기 이상이 되도록 금속층(20')의 일정 부분을 제거하여 게이트 전극(20)을 형성하고(도 3f 참조), 게이트 홀(26)의 내측으로 에미터(28)를 형성하며(도 3g 참조), 스페이서 삽입홀(30)에 스페이서(S')의 단부를 삽입한다(도 3h 참조).

이러한 방법에 따라 제조된 후면 기판(12)은 이후 전면 기판(14)과 조립되는데, 양 기판(12,14)의 조립 과정에서 스페이서(S')가 양호한 직립 상태를 유지하게된다.

이상에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이상에서 설명한 바와 같이 본 발명은 스페이서를 절연층에 삽입 고정한 상태에서 양 기판을 조립함으로써, 고종횡비를 갖는 일자형의 스페이서를 사용할 수 있다. 따라서, 스페이서 설치 공간의 축소로 인해 미세 화소의 형성이 가능하여 고해상도의 소자를 제조할 수 있다.

또한, 스페이서 삽입홀과 게이트 홀을 동시에 형성하므로, 별도의 추가 공정이 필요없는 효과가 있다.

Claims (2)

1. 일정한 간격을 두고 대향 배치되는 전면 기판 및 후면 기판과;

   상기 후면 기판에 제공되는 라인 패턴의 캐소드 전극과;

   게이트 홀 및 스페이서 삽입홀을 구비하며, 상기 캐소드 전극을 덮는 절연층과;

   상기 절연층 위에 제공되며, 캐소드 전극과 수직으로 교차 형성되는 라인 패턴의 게이트 전극과;

   상기 게이트 홀의 내측으로 캐소드 전극의 표면에 제공되며, 전계 형성시 전자를 방출하는 에미터와;

   상기 스페이서 삽입홀에 삽입 고정되며, 양 기판 사이의 셀갭을 일정하게 유지하는 스페이서와;

   상기 전면 기판에 제공되는 라인 패턴의 애노드 전극 및 이 전극의 표면에 제공되는 형광층;

   을 포함하는 전계 방출 표시 소자.
2. 후면 기판에 라인 패턴의 캐소드 전극을 형성하는 단계와;

   상기 캐소드 전극 위로 후막 절연층을 형성하는 단계와;

   상기 캐소드 전극과 직교하며, 게이트 홀 및 스페이서 삽입홀을 형성하기 위한 홀 패턴을 갖는 라인 패턴의 게이트 전극을 상기 후막 절연층 위에 형성하는 단계와;

   상기 홀 패턴을 식각하여 절연층에 게이트 홀 및 스페이서 삽입홀을 형성하는 단계와;

   상기 게이트 홀의 내측으로 캐소드 전극의 표면에 에미터를 형성하는 단계와;

   상기 스페이서 삽입홀에 스페이서의 단부를 몰입 상태로 배치하는 단계;

   를 포함하는 전계 방출 표시 소자의 후면 기판 제조 방법.