KR20040046019A - 승압전압용 내부전압 발생회로를 별도로 구비하는 반도체메모리 장치 - Google Patents

승압전압용 내부전압 발생회로를 별도로 구비하는 반도체메모리 장치 Download PDF

Info

Publication number
KR20040046019A
KR20040046019A KR1020020073818A KR20020073818A KR20040046019A KR 20040046019 A KR20040046019 A KR 20040046019A KR 1020020073818 A KR1020020073818 A KR 1020020073818A KR 20020073818 A KR20020073818 A KR 20020073818A KR 20040046019 A KR20040046019 A KR 20040046019A
Authority
KR
South Korea
Prior art keywords
voltage
internal voltage
internal
circuit
generation circuit
Prior art date
Application number
KR1020020073818A
Other languages
English (en)
Inventor
양희갑
장태성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020073818A priority Critical patent/KR20040046019A/ko
Publication of KR20040046019A publication Critical patent/KR20040046019A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)

Abstract

승압전압용 내부전압 발생회로를 별도로 구비하는 반도체 메모리 장치가 개시된다. 본 발명의 반도체 메모리 장치는 승압전압용 내부 전압을 이용하여 외부 전압보다 높은 승압 전압을 발생하는 승압전압 발생회로, 셀어레이용 내부 전압을 발생하는 제1 내부전압 발생회로, 주변회로용 내부 전압을 발생하는 제2 내부전압 발생회로 및 승압전압용 내부 전압을 발생하는 제3 내부전압 발생회로를 구비한다. 제3 내부 전압 발생회로는 제1 및 제2 내부 전압 발생회로와 별도로 구비한다. 따라서, 승압전압용 내부 전압의 레벨은 셀어레이용 내부 전압 및 주변회로용 내부 전압과 달리 설정될 수 있다. 본 발명에 의하면, 승압전압 발생 전용의 내부 전압 발생 회로를 사용함으로써, 승압전압의 오버슈팅이나 펌핑 커패시터의 크기의 증가가 방지된다.

Description

승압전압용 내부전압 발생회로를 별도로 구비하는 반도체 메모리 장치{Semiconductor memory device having internal voltage generator for only VPP}
본 발명은 반도체 장치에 관한 것으로, 특히, 승압전압 발생회로를 구비하는반도체 장치에 관한 것이다.
반도체 메모리 장치는 일반적으로 반도체 메모리 장치의 소정 동작시 발생하는 전압 손실을 보상하고, 데이터를 정상적으로 유지할 수 있도록 하기 위해 외부에서 인가되는 전압보다 높은 승압전압(VPP)을 사용한다.
도 1은 통상적인 승압전압 발생회로(100)를 나타내는 블록도이다.
스탠바이 승압전압 레벨 검출기(110)는 스탠바이(standby)시의 승압전압(VPP)의 레벨을 검출하여 그 값이 소정값 이하이면 링 오실레이터(ring oscillator)(120)를 구동시킨다. 링 오실레이터(120)에서 발생되는 발진 신호에 응답하여 전하 펌프(charge pump)(130)가 전하를 펌핑함으로써 승압전압(VPP)의 레벨을 높인다.
액티브 동작 과정에서는 소정의 동작들, 예를 들어 워드라인 구동, 비트라인 센셍, 출력 버퍼의 구동과 같은 동작의 경우에, 갑자기 승압 전압 레벨이 떨어지면, 액티브 승압전압 레벨 검출기(140)가 이를 검출하여 액티브 키커(active kicker)(150)를 동작시킨다. 액티브 승압전압 레벨 검출기(140)는 액티브 동작중임을 알려주는 액티브 정보에 응답하여 동작한다. 액티브 키커(150)는 상기와 같이 액티브 동작시의 전하 손실량을 보상하여, 승압전압(VPP)의 고속 레벨 변동을 보상한다.
승압전압 발생회로(100)가 승압전압(VPP)을 발생하기 위해 사용하는 전압으로는 외부 전압과 내부 전압이 있다. 외부 전압은 반도체 메모리 장치의 외부에서 인가되는 전압이고, 내부 전압은 반도체 메모리 장치에서 일정한 레벨로 발생되는전압이다.
그런데, 승압전압(VPP)의 발생을 위해 외부 전압을 사용할 경우, 외부 전압이 낮으면 액티브 동작시 떨어지는 승압전압(VPP) 레벨을 액티브 키커(150)가 충분히 보상해 줄 수가 없게 된다. 그러면, 승압전압(VPP) 레벨이 낮아져, 낮은 외부 전압에서의 마진(margin)이 나빠진다. 낮은 외부 전압 조건에서도 승압전압(VPP) 레벨을 충분히 보상할 수 있도록 액티브 키커(150)의 펌핑 커패시터(pumping capacitor)의 크기를 크게 하면, 높은 외부 전압 조건에서 승압전압(VPP)의 레벨이 원하는 레벨보다 더 높아지는 오버슈팅(overshooting)이 발생되어 반도체 장치의 신뢰성 테스트시 문제점이 야기된다.
또한 승압전압(VPP)의 발생을 위해 외부 전압을 사용할 경우, 반도체 장치의 신뢰성 테스트 등의 문제로 인하여 전하 펌프(130)나 액티브 키커(150)에서 사용하는 트랜지스터의 게이트 옥사이드(gate oxide)의 두께를 다른 트랜지스터에 비하여 늘려야 하는 경우가 발생한다. 즉, 얇은 트랜지스터(thin transistor)를 사용하지 못하고, 두꺼운 트랜지스터(thick transistor)만을 사용해야 하는 경우가 발생하는데 두꺼운 트랜지스터를 사용할 경우 효율성이 떨어진다.
상기와 같은 외부 전압 사용시의 단점을 없애기 위하여 종래의 반도체 메모리 장치는 내부 전압 발생 회로를 이용하기도 한다. 도 2는 종래 기술에 따른 반도체 메모리 장치의 내부전압 발생회로를 나타내는 도면이다.
도 2를 참조하면, 종래 기술에 따른 반도체 메모리 장치는 셀어레이용 내부 전압 발생회로(210) 및 주변회로용 내부 전압 발생회로(220)를 포함한다.
셀어레이용 내부 전압 발생회로(210)는 메모리셀 어레이에 인가되는 소정 레벨의 내부 전압(IVC)을 발생하고, 주변회로용 내부 전압 발생회로(220)는 메모리셀 어레이를 제외한 반도체 메모리 장치의 로직부, 즉 주변회로로 인가되는 소정 레벨의 내부 전압(IVP)을 발생한다. 주변회로용 내부 전압 발생회로(220)에서 발생되는 내부 전압(IVP)은 승압전압 발생회로에도 인가된다. 즉, 종래 기술에 따른 반도체 메모리 장치는 주변회로용 내부 전압(IVP)을 이용하여 승압전압(VPP)을 발생한다.
그런데, 주변회로용 내부 전압(IVP)은 점점 낮아지는 추세이다. 주변회로용 내부 전압(IVP)이 낮아지면 전력 소모량은 줄어드나, 낮은 내부 전압(IVP)으로부터 높은 승압전압(VPP)을 발생하기 위해 승압전압 발생회로(100)의 전하 펌프(130)와 액티브 키커(150)의 펌핑 커패시터의 크기가 증가되거나 전하 펌프(130)와 액티브 키커(150)의 구조가 더욱 복잡해질 수 있다. 또한 상기와 같이, 주변회로용 내부 전압(IVP)을 승압전압 발생에 이용하다 보면, 주변회로용 내부 전압(IVP)을 더 낮출 수 있음에도 불구하고 승압전압(VPP)의 레벨을 원하는 레벨로 만들기 위하여 주변회로용 내부 전압(IVP)의 레벨을 낮출 수 없는 경우도 생긴다.
따라서 본 발명이 이루고자 하는 기술적 과제는 승압전압 발생을 위한 전용의 내부 전압 발생 회로를 사용함으로써, 승압전압의 오버슈팅이나 펌핑 커패시터의 크기의 증가를 방지하는 반도체 메모리 장치를 제공하는 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 통상적인 승압전압 발생회로를 나타내는 블록도이다.
도 2는 종래 기술에 따른 반도체 메모리 장치의 내부전압 발생회로를 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 내부 전압 발생 회로를 나타내는 블록도이다.
도 4는 본 발명의 다른 일 실시예에 따른 반도체 메모리 장치의 내부 전압 발생 회로를 나타내는 블록도이다.
도 5는 도 3 및 도 4에서 발생되는 내부전압의 특성을 나타내는 도면이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 반도체 메모리 장치는 승압전압을 발생하는 회로를 포함하는 반도체 메모리 장치로서, 셀어레이용 내부 전압을 발생하는 제1 내부전압 발생회로; 주변회로용 내부 전압을 발생하는 제2 내부전압 발생회로; 및 상기 승압전압을 발생하는데 사용되는 승압전압용 내부 전압을 발생하는 제3 내부전압 발생회로로서, 상기 제1 및 제2 내부 전압 발생회로와 별도의 상기 제3 내부 전압 발생회로를 구비한다. 바람직하기로는, 상기 제3 내부 전압 발생회로는 외부 전압을 수신하여 소정 레벨의 제1 기준 전압을 발생하는 제1 기준 전압 발생기; 및 상기 제1 기준 전압을 상기 승압 전압용 내부 전압으로 레벨 변환하는 승압전압용 전압 변환기를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 일면에 따른 반도체 메모리 장치는 승압전압용 내부 전압을 이용하여 외부 전압보다 높은 승압 전압을 발생하는 승압전압 발생회로; 셀어레이용 내부 전압을 발생하는 제1 내부전압 발생회로; 주변회로용 내부 전압을 발생하는 제2 내부전압 발생회로; 및 상기 승압전압용 내부 전압을 발생하는 제3 내부전압 발생회로를 구비한다.
바람직하기로는, 상기 승압전압용 내부 전압은 상기 셀어레이용 내부 전압 및 상기 주변회로용 승압전압에 비하여 높은 레벨을 가진다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를나타낸다.
도 3은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 내부 전압 발생 회로(300)를 나타내는 블록도이다. 이를 참조하면, 본 발명의 일 실시예에 따른 반도체 메모리 장치의 내부 전압 발생 회로(300)는 셀어레이용 내부 전압(IV_CELL)을 발생하는 제1 내부전압 발생회로(310)와 주변회로용 내부 전압(IV_PERI)을 발생하는 제2 내부전압 발생회로(320)와 승압전압용 내부 전압(IV_VPP)을 발생하는 제3 내부전압 발생회로(330)를 구비한다.
즉, 본 발명의 일 실시예에서는 승압전압용 내부 전압(IV_VPP)을 발생하는 회로(330)가 셀어레이용 내부 전압(IV_CELL)을 발생하는 회로(310) 및 주변회로용 내부 전압(IV_PERI)을 발생하는 회로(320)와 별도로 구비된다. 따라서, 승압전압용 내부 전압(IV_VPP)의 레벨은 셀어레이용 내부 전압(IV_CELL) 및 주변회로용 내부 전압(IV_PERI)과 다르게 설정될 수 있다. 승압전압용 내부 전압(IV_VPP)의 레벨은 셀어레이용 내부 전압(IV_CELL) 및 주변회로용 내부 전압(IV_PERI) 레벨보다 높은 것이 바람직하다. 승압전압용 내부 전압(IV_VPP)의 레벨이 높으면, 승압전압 발생회로(도 1의 100)를 구성하는 전하펌프(130) 및 액티브 키커(150)의 구성이 간단해질 수 있으며 또한 펌핑 커패시터의 크기도 줄어들 수 있다.
구체적으로, 제1 내부 전압 발생회로(310)는 기준전압 발생기(311), 전압 변환기(313) 및 내부전압 구동회로(315)를 포함한다. 제2 내부 전압 발생회로(320)도 제1 내부 전압 발생회로(310)와 마찬가지로 기준전압 발생기(321), 전압 변환기(323) 및 내부전압 구동회로(325)를 포함하며, 제3 내부 전압 발생회로(330)역시 기준전압 발생기(331), 전압 변환기(333) 및 내부전압 구동회로(335)를 포함한다.
기준 전압 발생기(311,321,331)는 전압 및 온도 변화에 무관한 일정 전압을 발생시키는 회로로서, 제1 내지 제3 내부 전압 발생회로(310,320,330)의 기준 전압 발생기(311,321,331)는 외부 전압(VDD)을 수신하여 소정 레벨의 제1 내지 제3 기준 전압(VREF1, VREF2, VREF3)을 각각 발생시킨다.
전압 변환기(313,323,333)는 각각 제1, 제2, 제3 기준 전압(VREF1, VREF2, VREF3)을 수신하고, 수신된 전압을 셀어레이용 내부 전압(IV_CELL), 주변회로용 내부 전압(IV_PERI) 및 승압전압용 내부 전압(IV_VPP) 레벨로 각각 변환하여 출력한다.
내부 전압 구동 회로(315,325,335)는 수신되는 내부 전압을 반도체 메모리 장치 내부의 회로로 전달하는 역할을 한다. 내부 전압 구동회로(315)는 셀어레이용 내부전압(IV_CELL)을 메모리셀 어레이로, 내부 전압 구동회로(325)는 주변회로용 내부전압(IV_PERI)을 셀어레이 및 승압전압 발생회로(110)를 제외한 로직 회로들로, 그리고 내부 전압 구동회로(335)는 승압전압용 내부전압(IV_VPP)을 승압전압 발생회로로 각각 전달한다.
승압전압 발생회로는 제3 내부전압 발생회로(330)에서 출력되는 승압전압용 내부 전압(IV_VPP)을 이용하여 외부 전압(VDD)보다 높은 승압전압(VPP)을 발생한다. 승압전압 발생회로의 구체적인 구성은 도 1에 도시된 통상의 승압전압 발생회로(110)와 동일하므로, 여기서 상세한 설명은 생략한다.
도 4는 본 발명의 다른 일 실시예에 따른 반도체 메모리 장치의 내부 전압 발생회로(400)를 나타내는 블록도이다. 이를 참조하면, 본 발명의 다른 일 실시예에 따른 반도체 메모리 장치의 내부 전압 발생 회로(400) 역시 도 3에 도시된 내부 전압 발생회로(300)와 마찬가지로, 셀어레이용 내부 전압(IV_CELL)을 발생하는 제1 내부전압 발생회로와 주변회로용 내부 전압(IV_PERI)을 발생하는 제2 내부전압 발생회로와 승압전압용 내부 전압(IV_VPP)을 발생하는 제3 내부전압 발생회로를 구비한다.
구체적으로, 제1 내부 전압 발생회로는 기준전압 발생기(410), 전압 변환기(313) 및 내부전압 구동회로(315)를 포함한다. 제2 내부 전압 발생회로도 제1 내부 전압 발생회로와 마찬가지로 기준전압 발생기(410), 전압 변환기(323) 및 내부전압 구동회로(325)를 포함하며, 제3 내부 전압 발생회로 역시 기준전압 발생기(410), 전압 변환기(333) 및 내부전압 구동회로(335)를 포함한다. 도 4에 도시된 내부 전압 발생회로(400)는 기준전압 발생기(410)가 제1 내지 제3 내부 전압 발생회로에 공통적으로 사용된다는 점을 제외하고는 도 3에 도시된 내부 전압 발생회로(300)와 그 구성 및 기능이 동일하므로 각 구성 요소에 대한 상세한 설명은 생략된다.
도 4에 도시된 내부전압 발생회로(400)의 전압 변환기(313,323,333)는 동일한 기준전압 발생기(410)로부터 출력되는 동일한 기준 전압(VREF)을 수신하고, 이를 각각 셀어레이용 내부 전압(IV_CELL), 주변회로용 내부 전압(IV_PERI) 및 승압전압용 내부 전압(IV_VPP)으로 레벨 변환하여 출력한다.
도 4에서는 하나의 기준 전압 발생기(410)가 제1 내지 제3 내부전압 발생회로에 공통적으로 사용되지만, 기준 전압 발생기가 2개 구비되어, 하나의 기준 전압 발생기는 공통으로 사용되고, 다른 하나는 단독으로 사용될 수도 있다.
도 3 및 도 4에서 발생되는 내부전압(IV_CELL, IV_PERI, IV_VPP)의 특성은 도 5에 도시되어 있다. 이를 참조하면, 외부 전압(VDD)의 레벨이 변하더라도, 각 내부전압(IV_CELL, IV_PERI, IV_VPP)의 레벨은 일정하다. 그리고, 셀어레이용 내부 전압(IV_CELL)에 비하여 주변회로용 내부 전압(IV_PERI)의 레벨이 높고, 주변회로용 내부 전압(IV_PERI)에 비하여 승압전압용 내부전압(IV_VPP)의 레벨이 높다.
본 발명에서와 같이, 외부 전압(VDD)이 아니라 레벨이 일정한 내부 전압을 이용하여 승압전압을 발생함으로써, 외부전압의 레벨이 변함에 따라 발생할 수 있는 승압전압의 오버슈팅과, 승압전압 발생회로의 전하펌프나 액티브 키커 회로를 두꺼운 트랜지스터로 구현해야 하는 문제를 해결할 수 있다. 또한, 본 발명에서는, 셀어레이용 내부 전압(IV_CELL)이나 주변회로용 내부 전압(IV_PERI)과 별도로 승압전압 전용의 내부 전압(IV_VPP)을 발생하여 사용함으로써, 승압전압용 내부 전압(IV_VPP)의 레벨을 자유롭게 설정할 수 있다. 따라서, 승압전압용 내부 전압(IV_VPP)의 레벨을 주변회로용 내부 전압(IV_PERI)보다 높여, 승압전압 발생회로의 펌핑 커패시터의 크기를 줄일 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 의하면, 승압전압 발생 전용의 내부 전압 발생 회로를 사용함으로써, 승압전압의 오버슈팅이나 펌핑 커패시터의 크기의 증가가 방지된다.

Claims (7)

  1. 승압전압을 발생하는 회로를 포함하는 반도체 메모리 장치에 있어서,
    셀어레이용 내부 전압을 발생하는 제1 내부전압 발생회로;
    주변회로용 내부 전압을 발생하는 제2 내부전압 발생회로; 및
    상기 승압전압을 발생하는데 사용되는 승압전압용 내부 전압을 발생하는 제3 내부전압 발생회로로서, 상기 제1 및 제2 내부 전압 발생회로와 별도의 상기 제3 내부 전압 발생회로를 구비하는 반도체 메모리 장치.
  2. 제 1 항에 있어서, 상기 승압전압용 내부 전압은
    상기 셀어레이용 내부 전압 및 상기 주변회로용 승압전압에 비하여 높은 레벨을 가지는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 1 항에 있어서, 상기 제3 내부 전압 발생회로는
    외부 전압을 수신하여 소정 레벨의 제1 기준 전압을 발생하는 제1 기준 전압발생기; 및
    상기 제1 기준 전압을 상기 승압 전압용 내부 전압으로 레벨 변환하는 승압전압용 전압 변환기를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 제1 내부 전압 발생회로는 상기 제1 기준 전압을 수신하여 상기 셀어레이용 내부 전압으로 레벨 변환하는 셀어레이용 전압 변환기를 포함하고,
    상기 제2 내부 전압 발생회로는 상기 제1 기준 전압을 수신하여 상기 주변회로용 내부 전압으로 레벨 변환하는 주변회로용 전압 변환기를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 3 항에 있어서,
    상기 제1 내부 전압 발생회로는 상기 외부 전압을 수신하여 소정 레벨의 제2 기준 전압을 발생하는 제2 기준 전압 발생기 및 상기 제2 기준 전압을 수신하여 상기 셀어레이용 내부 전압으로 레벨 변환하는 셀어레이용 전압 변환기를 포함하고,
    상기 제2 내부 전압 발생회로는 상기 외부 전압을 수신하여 소정 레벨의 제3 기준 전압을 발생하는 제3 기준 전압 발생기 및 상기 제3 기준 전압을 수신하여 상기 주변회로용 내부 전압으로 레벨 변환하는 주변회로용 전압 변환기를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 반도체 메모리 장치에 있어서,
    승압전압용 내부 전압을 이용하여 외부 전압보다 높은 승압 전압을 발생하는 승압전압 발생회로;
    셀어레이용 내부 전압을 발생하는 제1 내부전압 발생회로;
    주변회로용 내부 전압을 발생하는 제2 내부전압 발생회로; 및
    상기 승압전압용 내부 전압을 발생하는 제3 내부전압 발생회로를 구비하는 반도체 메모리 장치.
  7. 제 6 항에 있어서, 상기 승압전압용 내부 전압은
    상기 셀어레이용 내부 전압 및 상기 주변회로용 승압전압에 비하여 높은 레벨을 가지는 것을 특징으로 하는 반도체 메모리 장치.
KR1020020073818A 2002-11-26 2002-11-26 승압전압용 내부전압 발생회로를 별도로 구비하는 반도체메모리 장치 KR20040046019A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020073818A KR20040046019A (ko) 2002-11-26 2002-11-26 승압전압용 내부전압 발생회로를 별도로 구비하는 반도체메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020073818A KR20040046019A (ko) 2002-11-26 2002-11-26 승압전압용 내부전압 발생회로를 별도로 구비하는 반도체메모리 장치

Publications (1)

Publication Number Publication Date
KR20040046019A true KR20040046019A (ko) 2004-06-05

Family

ID=37341637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020073818A KR20040046019A (ko) 2002-11-26 2002-11-26 승압전압용 내부전압 발생회로를 별도로 구비하는 반도체메모리 장치

Country Status (1)

Country Link
KR (1) KR20040046019A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798791B1 (ko) * 2005-09-28 2008-01-29 주식회사 하이닉스반도체 주변회로전압 생성장치
US7558128B2 (en) 2005-06-24 2009-07-07 Samsung Electronics. Co., Ltd. Semiconductor memory device having a voltage boosting circuit
US8199600B2 (en) 2005-09-28 2012-06-12 Hynix Semiconductor Inc. Voltage generator for peripheral circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7558128B2 (en) 2005-06-24 2009-07-07 Samsung Electronics. Co., Ltd. Semiconductor memory device having a voltage boosting circuit
KR100798791B1 (ko) * 2005-09-28 2008-01-29 주식회사 하이닉스반도체 주변회로전압 생성장치
US8199600B2 (en) 2005-09-28 2012-06-12 Hynix Semiconductor Inc. Voltage generator for peripheral circuit

Similar Documents

Publication Publication Date Title
KR950002015B1 (ko) 하나의 오실레이터에 의해 동작되는 정전원 발생회로
KR960000837B1 (ko) 반도체 메모리장치
US7280422B2 (en) BLEQ driving circuit in semiconductor memory device
US7312649B2 (en) Voltage booster power supply circuit
US7733162B2 (en) Plumping voltage generating circuit
JP6592126B2 (ja) ビット線電源供給装置
US7558128B2 (en) Semiconductor memory device having a voltage boosting circuit
US20040189270A1 (en) Method and circuit for limiting a pumped voltage
US7545199B2 (en) Power supply circuit for oscillator of semiconductor memory device and voltage pumping device using the same
US7768340B2 (en) Voltage pumping device
US7623394B2 (en) High voltage generating device of semiconductor device
US7123079B2 (en) High voltage generator in semiconductor memory device
US6198341B1 (en) Substrate bias voltage generating circuit for use in a semiconductor device
US8643357B2 (en) Internal voltage generator
KR20040046019A (ko) 승압전압용 내부전압 발생회로를 별도로 구비하는 반도체메모리 장치
US8779845B2 (en) Semiconductor apparatus
US20040183586A1 (en) Voltage boosting circuit and method of generating boosting voltage, capable of alleviating effects of high voltage stress
JP2003132679A (ja) 半導体装置
JP2000075940A (ja) 半導体装置
US7576590B2 (en) Swing width control circuit and high voltage pumping circuit using the same
KR20030093035A (ko) 반도체 메모리 소자의 저 전류 소모형 고전압 발생 장치
KR100634441B1 (ko) 고전압 발생회로
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
US9019781B2 (en) Internal voltage generation circuit
KR20050088778A (ko) 고전압 발생회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination