KR20040045309A - 직류 안정화 전원 장치 - Google Patents

Abstract

종래의 직류 안정화 전원 장치에서는 입력 전압이 변동할 때 출력 트랜지스터의 열 파괴가 일어날 우려가 있었다. 이를 대처하기 위한 본 발명에 관계된 직류 안정화 전원 장치는 입력 전압을 출력 전압으로 변환하고 출력하는 출력 트랜지스터와, 상기 출력 전압의 값이 일정해지도록 상기 출력 트랜지스터를 제어하는 제어 회로와, 상기 출력 트랜지스터의 출력 전류를 검출하는 전류 검출 회로와, 상기 출력 트랜지스터의 입출력 사이의 전압을 검출하는 전압 검출 회로와, 상기 전류 검출 회로의 출력과 상기 전압 검출 회로의 출력을 승산하는 승산 회로와, 상기 승산 회로의 출력에 따라 상기 출력 트랜지스터의 와트수를 제한하는 보호 회로를 구비한다.

Description

직류 안정화 전원 장치 {STABILIZED DC POWER SUPPLY DEVICE}

본 발명은 직류 안정화 전원 장치에 관한 것이다. 보다 상세하게는, 입력된 전압을 출력 전압으로 변환하고 이 출력 전압을 출력하는 출력 트랜지스터를 갖는 직류 안정화 전원 장치에 관한 것이다.

종래의 직류 안정화 전원 장치에 있어서, 소전류 출력 뿐만 아니라 대전류 출력도 처리하기 위해 출력 트랜지스터의 특성을 바꿀 수 있도록 하는, 외부 접속된(이하 외부) 출력 트랜지스터를 이용한 구성의 직류 안정화 전원 장치가 있다.

도 3은 외부 출력 트랜지스터를 갖는 종래의 직류 안정화 전원 장치의 한 구성예를 나타낸다. 외부 출력 트랜지스터인　n-채널 형태 MOSFET(Metal-OxideSemiconductor Field-Effect Transistor)(1)의 드레인에 직류 전압원(2)의 정극측이 접속되고, 직류 전압원(2)의 음극측은 접지된다. MOSFET(1)의 소스는 전류 검출용 저항 R1을 이용하여 출력 단자(3)에 접속된다. 또, 출력 단자(3)에 부하 저항 RL의 한 단부가 접속되고, 상기 부하 저항 RL의 다른 단부가 접지된다.

직류 전압원(2)은 전압 V_IN을 출력하고 있다. 또한, 전압 V_IN의 값은 직류 전압원(2)으로 사용될 전원에 따라 변한다. 예를 들면, 직류 전압원(2)에 배터리를 이용하는지 또는 DC 어댑터를 이용하는지에 따라 전압 V_IN의 값이 달라진다. MOSFET(1)은 전압 V_IN에서 소스 및 드레인 사이의 전압분만큼 전압 강하된 전압을 소스로부터 출력한다. 여기서, MOSFET(1)의 소스 및 드레인 사이의 전압은 게이트로 공급될 제어 신호에 따라 변한다. 따라서 출력 단자(3)의 출력 전압 Vo는 전압 V_IN에서 MOSFET(1)의 소스 및 드레인 사이의 전압을 뺀 값이 된다(전류 검출용 저항 R1에 의한 전압 강하는 작으므로 여기서는 무시하는 것으로 함). 출력 전압 V_O는 연산 증폭기(4)의 부귀환으로 인해 기준 전압 V_REF와 동일한 값이 되며, 출력 단자(3)로부터 출력된다.

또한, 전류 검출용 저항 R1 및 출력 단자(3) 사이의 접속 노드에 연산 증폭기(4)의 반전 입력단자가 접속된다. 연산 증폭기(4)의 비반전 입력단자에 기준 전압원(5)의 정극측이 접속되고, 기준 전압원(5)의 음극측은 접지된다. 또한, 연산 증폭기(4)의 출력 단자가 MOSFET(1)의 게이트에 접속된다.

기준 전압원(5)은 기준 전압 V_REF를 출력하고 있다. 연산 증폭기(4)는 출력 전압 V_O및 기준 전압 V_REF사이의 차이에 따라 제어 신호를 출력한다. 여기서, 부하 RL이 변동하거나 전압 V_IN의 값이 변한 경우에도 출력 전압 Vo를 일정 값으로 유지하는 것이 가능하다. 연산 증폭기(4)의 부귀환 동작에 의하여 출력 전압 V_O은 기준 전압 V_REF와 동일한 값으로 조정된다.

그러나, 도 3에 도시된 직류 안정화 전원 장치에 있어서, 부하 저항 RL을 통해 흐르는 출력 전류 Io가 과전류가 되는 것을 방지하기 위해, MOSFET(1)의 드레인 전류를 제한함으로써 드레인 전류가 커지는 경우 출력 전압 Vo를 작게 한다. 이 드레인 전류를 제한하기 위한 보호 회로는 전류 검출용 저항 R1, 연산 증폭기(6), 연산 증폭기(7), 정전류원(8) 및 외부 저항 R2로 구성된다.

MOSFET(1) 및 저항 R1 사이의 접속 노드에 연산 증폭기(6)의 비반전 입력단자가 접속되고, 저항 R1, 출력 단자(3) 및 연산 증폭기(4) 사이의 접속 노드에 연산 증폭기(6)의 반전 입력단자가 접속된다. 또한, 연산 증폭기(6)의 출력 단자가 연산 증폭기(7)의 비반전 입력단자에 접속된다.

또한, 연산 증폭기(7)의 반전 입력단자에 정전류원(8) 및 외부 저항 R2의 한 단부가 접속된다. 정전류원(8)에는 정전압 Vc가 공급된다. 외부 저항 R2의 다른 단부는 접지된다. 연산 증폭기(7)의 출력 단자로부터 출력된 신호가 연산 증폭기(4)의 이득을 제어한다.

이같은 구성의 보호 회로는 다음과 같은 방식으로 동작한다. 전류 검출용 저항 R1을 통해 MOSFET(1)의 소스 전류가 흐른다. 그 다음, 연산 증폭기(6)가 전류 검출용 저항 R1의 양 단부의 전위차를 검출하고, 검출한 전위차에 따라 전압 신호를 출력한다. 상기 연산 증폭기(7)는 연산 증폭기(6)의 출력 및 외부 저항 R2의 저항치에 의해 정해지는 전압치 사이의 차에 따라 제어 신호를 연산 증폭기(4)에 출력한다. 연산 증폭기(4)는 연산 증폭기(7)로부터 출력된 제어 신호에 따라 이득을 변화시켜서, MOSFET(1)의 드레인 전류가 소정치 이상이 되지 않도록 하여 출력 전류 Io의 과전류를 방지한다. 따라서, 도 3에 도시된 종래의 직류 안정화 전원 장치의 Io-Vo 특성은 도 4에 도시된 바와 같이 フ자 곡선이 된다.

또한, 도 3에 도시된 종래의 직류 안정화 전원 장치는 연산 증폭기(4), 연산 증폭기(6), 연산 증폭기(7) 및 정전류원(8)이 한 반도체 집적 회로에 탑재되고 있다. 추가로, 그 반도체 집적 회로에 대하여, MOSFET(1), 전류 검출용 저항 R1 및 외부 저항 R2가 각각 외부 접속되고 있다.

도 3의 직류 안정화 전원 장치는 상술한 바와 같이 출력 전류 Io의 과전류를 방지할 수 있다. 그러나, 전압 V_IN이 변하는 경우에도 출력 전류 Io의 제한치는 고정되기 때문에, 전압 V_IN이 커져서 MOSFET(1)의 소스-드레인 전압도 커지게 되면, MOSFET(1)에 있어서 열에 의한 파괴가 발생하게 된다.

반도체 집적 회로내에 출력 트랜지스터를 설치한 구성의 직류 안정화 전원 장치라면, 서멀 셧다운(thermal shutdown)을 걸 수 있고, 이에 따라 출력 트랜지스터의 열에 의한 파괴를 방지할 수 있다. 그러나, 도 3에 도시된 종래의 직류 안정화 전원 장치는 출력 트랜지스터가 외부 접속되기 때문에 출력 트랜지스터 부근의 온도를 측정할 수 없었다.

특개평 8-123560호 공보에 개시되어 있는 전원 장치는 레귤레이터인 전원 장치의 전압 강하 변동을 감소시키고, 부하 장치에 공급될 전압의 안정화를 도모하지만, 레귤레이터의 구성 부품인 FET의 열 파괴를 방지하는 것은 아니다.

본 발명은 출력 트랜지스터를 외부 접속한 경우에도 출력 트랜지스터의 열 파괴를 방지할 수 있는 직류 안정화 전원 장치를 제공하는 것을 목적으로 한다.

상기의 목적을 달성하기 위해서, 본 발명을 구현하는 직류 안정화 전원 장치는 입력 전압을 출력 전압으로 변환하고 이 출력 전압을 출력하는 출력 트랜지스터와, 상기 출력 전압의 값이 일정해지도록 상기 출력 트랜지스터를 제어하는 제어 회로와, 상기 출력 트랜지스터의 출력 전류를 검출하는 전류 검출 회로와, 상기 출력 트랜지스터의 출력측 및 입력측 사이의 전압을 검출하는 전압 검출 회로와, 상기 전류 검출 회로의 출력과 상기 전압 검출 회로의 출력을 승산하는 승산 회로와, 상기 승산 회로의 출력에 따라 상기 출력 트랜지스터의 와트수(wattage)을 제한하는 보호 회로를 구비한다.

상술한 구성에 추가로, 적어도 상기 제어 회로가 반도체 집적 회로에 탑재되고, 상기 출력 트랜지스터가 상기 반도체 집적 회로에 대하여 외부 접속되는 방식으로 구성된다.

이하로 본 발명의 한 실시 형태에 관하여 도면을 참조하고 설명한다. 본 발명에 관계된 직류 안정화 전원 장치의 한 구성예를 도 1에 나타낸다. 또한, 도 1에 있어서 도 3과 동일한 부분은 동일한 부호를 붙이며 자세한 설명을 생략한다.

도 1은 본 발명에 실현하는 직류 안정화 전원 장치의 구성예를 나타내는 도면.

도 2는 도 1의 직류 안정화 전원 장치의 Vo-Io 특성을 나타내는 도면.

도 3은 종래의 직류 안정화 전원 장치의 구성예를 나타내는 도면.

도 4는 도 3의 직류 안정화 전원 장치의 Vo-Io 특성을 나타내는 도면.

도 1의 본 발명을 구현하는 직류 안정화 전원 장치는 도 3에 도시된 종래의 직류 안정화 전원 장치에 새롭게 연산 증폭기(9) 및 승산 회로(10)를 설치한 구성이다. 도 1의 직류 안정화 전원 장치는 연산 증폭기(4), 연산 증폭기(6), 연산 증폭기(7), 정전류원(8), 연산 증폭기(9) 및 승산 회로(10)가 하나의 반도체 집적 회로에 탑재되고 있다. 그 반도체 집적 회로에 대하여, MOSFET(1), 전류 검출용 저항 R1 및 외부 저항 R2가 각각 외부 접속되고 있다.

연산 증폭기(9)의 비반전 입력단자가 MOSFET(1)의 드레인 및 직류 전압원(2) 사이의 접속 노드에 접속된다. 연산 증폭기(9)의 반전 입력단자가 MOSFET(1)의 소스, 저항 R1 및 연산 증폭기(6)의 비반전 입력단자 사이의 접속 노드에 접속된다.

또한, 연산 증폭기(6)의 출력 단자와 연산 증폭기(7)의 비반전 입력단자는 도 3에 도시된 종래의 직류 안정화 전원 장치와 같이 서로 직접 접속되는 것이 아니라, 승산 회로(10)를 이용하여 접속된다. 연산 증폭기(6)의 출력 단자가 승산 회로(10)의 한 입력측에 접속되고, 연산 증폭기(9)의 출력 단자가 승산 회로(10)의 다른 입력측에 접속된다. 그리고, 승산 회로(10)의 출력측은 연산 증폭기(7)의 비반전 입력단자에 접속된다.

상기 연산 증폭기(9)는 MOSFET(1)의 소스-드레인 전압을 검출하고, 그 검출한 전압에 따라 전압 신호를 출력한다. 또한, 연산 증폭기(6)는 MOSFET(1)의 드레인 전류를 검출하고, 그 검출한 전류에 따라 전압 신호를 출력한다. 승산 회로(10)는 연산 증폭기(9)의 출력과 연산 증폭기(6)의 출력을 승산한다. 따라서 승산 회로(10)의 출력은 MOSFET(1)의 와트수에 비례하게 된다. 승산 회로(10)의 출력은 연산 증폭기(7)에 공급된다.

연산 증폭기(7)는 승산 회로(10)의 출력, 즉 MOSFET(1)의 와트수에 비례하는 값과 외부 저항 R2의 저항치로 정해지는 전압치와의 전압차에 따라 제어 신호를 생성하고, 그 제어 신호를 연산 증폭기(4)에 출력한다. 그리고, MOSFET(1)의 와트수가 소정치 이상이 되지 않도록, 연산 증폭 회로(7)로부터 출력된 제어 신호에 의해 연산 증폭기(4)의 이득이 제어된다.

따라서, 도 1의 본 발명을 구현하는 직류 안정화 전원 장치의 Vo-Io 특성은 도 2에 도시된다. 도 2는 전압 V_IN을 3수준 변화시킨 각각의 경우에 관한 Vo-Io 특성을 나타내고 있다.

전압 V_IN이 가장 큰 경우의 특성 곡선이 Vo-Io 특성 곡선(11)이고, 전압 V_IN이 2번째로 큰 경우의 특성 곡선이 Vo-Io 특성 곡선(12)이고, 전압 V_IN이 가장 작은 경우의 특성 곡선이 Vo-Io 특성 곡선(13)이다.

전압 V_IN이 클수록, MOSFET(1)의 소스-드레인 전압이 커질수록, MOSFET(1)의 와트수가 소정치에 이르는데 요구되는 드레인 전류는 작아지고, 출력 전류 Io의 제한치도 작아진다(도 2의 포인트 P1, P2, P3 참조).

상술한 바와 같이, 전압 V_IN의 값이 변하면, 그에 대응하여 출력 전류 Io의 제한치도 변한다. 그러므로, Vo-Io 특성에 있어서, 출력 전류 Io가 제한된 후 출력 전압 Vo가 감소하는 포인트에서 M0SFET(1)의 와트수는 외부 저항 R2의 저항치에 의해 설정된 와트수가 된다. 즉, 출력 전류 Io를 제한하고 있는 범위에서 외부 저항 R2의 저항치에 의하여 설정된 와트수에 따라 Vo-Io 특성을 얻을 수 있다. 이에 의해, MOSFET(1)의 열 파괴를 방지할 수 있다.

또한, 도 1의 본 발명에 관계된 직류 안정화 전원 장치에 있어서, MOSFET(1)의 드레인 전류와 드레인-소스 전압을 검출하고, 그 검출치로부터 MOSFET(1)의 와트수를 구하는 방식을 취하기 때문에, MOSFET(1) 자체의 특성을 고려할 필요가 없다. 따라서 전류 검출용 저항 R1, 외부 저항 R2, 연산 증폭기(6), 연산 증폭기(7), 정전류원(8), 연산 증폭기(9) 및 승산 회로(10)로 구성된 보호 회로는 어떤 종류의 FET에도 대응할 수 있다. 또, FET 대용으로 다른 트랜지스터를 출력 트랜지스터로서 이용해도 된다.

또한, 도 1의 본 발명에 관계된 직류 안정화 전원 장치는 MOSFET(1)의 와트수의 제한치를 외부 저항 R2의 저항치에 의해 설정하고 있기 때문에, 외부 저항 R2의 종류를 바꿈으로써 용이하게 MOSFET(1)의 와트수의 제한치를 변경할 수 있다. 그러므로, 상기 직류 안정화 전원 장치는 어떤 종류의 출력 트랜지스터에도 대응할 수 있다. 또한, 전류 검출 저항 R1이 외부 접속된 저항이기 때문에, 출력 트랜지스터의 드레인 전류에 따라 전류 검출 저항 R1의 종류를 바꾸는 것도 용이하다.

또한, 전류 검출용 저항 R1에서의 전력 손실을 작게 하기 위해서 전류 검출용 저항 R1의 저항치는 작은 값으로 설정되기 때문에(통상 수mΩ∼수백mΩ), 연산 증폭기(6)로는 고정밀도의 연산 증폭기를 이용하는 것이 바람직하다. 한편, 출력 단자(3)에 접속한 부하가 쇼트를 일으켜서 출력 전압 Vo가 제로가 되면 MOSFET(1)의 소스-드레인 전압이 상당히 커지기 때문에, 연산 증폭기(9)로는 다이내믹 레인지가 큰 연산 증폭기를 이용하는 것이 바람직하다.

또, 본 실시 형태에서는 출력 트랜지스터를 외부 접속한 구성의 직류 안정화 전원 장치에 관하여 설명했지만, 본 발명에 관계된 직류 안정화 전원 장치는 이에 한정되지 않으며, 반도체 집적 회로에 출력 트랜지스터가 내장된 구성의 직류 안정화 전원 장치도 된다.

Claims (5)

1. 입력 전압을 출력 전압으로 변환하고 출력하는 출력 트랜지스터;

   상기 출력 전압의 값이 일정해지도록 상기 출력 트랜지스터를 제어하는 제어 회로;

   상기 출력 트랜지스터의 출력 전류를 검출하는 전류 검출 회로;

   상기 출력 트랜지스터의 입출력 사이의 전압을 검출하는 전압 검출 회로;

   상기 전류 검출 회로의 출력과 상기 전압 검출 회로의 출력을 승산하는 승산 회로; 및

   상기 승산 회로의 출력에 따라 상기 출력 트랜지스터의 와트수를 제한하는 보호 회로로 이루어지는 것을 특징으로 하는 직류 안정화 전원 장치.
2. 제l항에 있어서,

   적어도 상기 제어 회로가 반도체 집적 회로에 탑재되고, 상기 출력 트랜지스터가 상기 반도체 집적 회로에 대하여 외부 접속되는 것을 특징으로 하는 직류 안정화 전원 장치.
3. 제1항에 있어서,

   상기 전류 검출 회로는 상기 출력 트랜지스터의 출력 전류가 흐르는 전류 검출용 저항과, 상기 전류 검출용 저항의 양단 전압을 검출하는 연산 증폭기로 이루어지고,

   적어도 상기 제어 회로가 반도체 집적 회로에 탑재되고, 상기 전류 검출용 저항이 상기 반도체 집적 회로에 대하여 외부 접속되는 것을 특징으로 하는 직류 안정화 전원 장치.
4. 제l항에 있어서,

   상기 보호 회로는 저항을 갖고, 상기 출력 트랜지스터의 와트수의 제한치가 상기 저항의 저항치에 의해 설정되고,

   적어도 상기 제어 회로가 반도체 집적 회로에 탑재되고, 상기 저항이 상기 반도체 집적 회로에 대하여 외부 접속되는 것을 특징으로 하는 직류 안정화 전원 장치.
5. 제l항에 있어서,

   상기 전류 검출 회로는 상기 출력 트랜지스터의 출력 전류가 흐르는 전류 검출용 저항과, 상기 전류 검출용 저항의 양단 전압을 검출하는 연산 증폭기로 이루어지고,

   상기 보호 회로는 저항을 갖고 상기 출력 트랜지스터의 와트수의 제한치가 상기 저항의 저항치에 의해 설정되고,

   적어도 상기 제어 회로가 반도체 집적 회로에 탑재되고, 상기 출력 트랜지스터, 상기 전류 검출용 저항 및 상기 저항이 상기 반도체 집적 회로에 대하여 외부접속되는 것을 특징으로 하는 직류 안정화 전원 장치.