KR20040043244A - Ｐ형 질화갈륨계 화합물 반도체의 전극 구조 및 전극구조의 형성 방법 - Google Patents

Ｐ형 질화갈륨계 화합물 반도체의 전극 구조 및 전극구조의 형성 방법 Download PDF

Info

Publication number
KR20040043244A
KR20040043244A KR1020020071432A KR20020071432A KR20040043244A KR 20040043244 A KR20040043244 A KR 20040043244A KR 1020020071432 A KR1020020071432 A KR 1020020071432A KR 20020071432 A KR20020071432 A KR 20020071432A KR 20040043244 A KR20040043244 A KR 20040043244A
Authority
KR
South Korea
Prior art keywords
layer
gallium nitride
type gallium
semiconductor
nitride compound
Prior art date
Application number
KR1020020071432A
Other languages
English (en)
Other versions
KR100550735B1 (ko
Inventor
추성호
장자순
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020020071432A priority Critical patent/KR100550735B1/ko
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to EP10168505A priority patent/EP2234183A3/en
Priority to EP03772905A priority patent/EP1561247B1/en
Priority to AU2003280878A priority patent/AU2003280878A1/en
Priority to JP2004570348A priority patent/JP2006506827A/ja
Priority to PCT/KR2003/002468 priority patent/WO2004047189A1/en
Priority to CN200380103411.3A priority patent/CN1711649B/zh
Priority to US10/534,489 priority patent/US8969883B2/en
Priority to CN 201010203346 priority patent/CN101872822B/zh
Publication of KR20040043244A publication Critical patent/KR20040043244A/ko
Application granted granted Critical
Publication of KR100550735B1 publication Critical patent/KR100550735B1/ko
Priority to JP2008256518A priority patent/JP5047110B2/ja
Priority to US12/790,394 priority patent/US8143643B2/en

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

본 발명에 따른 P형 질화갈륨계 화합물 반도체의 전극 구조는 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N)반도체층; P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N)반도체층의 상면에 형성되고 수소와의 반응성이 높은 접촉층; 상기 접촉층의 상면에 형성되고 산소와의 반응성이 낮은 본딩 패드층; 상기 접촉층과 상기 본딩 패드층의 접면에 형성되는 확산 장벽층; 자연 반응 및/또는 열처리 공정에 의해서 상기 접촉층과 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체층과의 접면에 형성되는 P+형의 질화갈륨계 화합물(P+-(Al)x(In)y(Ga)1-(x+y)N) 반도체층과 금속 수소 화합물층(Metal-H)이 포함되는 것을 특징으로 하고,
본 발명에 따른 P형 질화갈륨계 화합물 반도체 전극 구조의 형성 방법은 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N)반도체의 자연산화층을 제거하는 단계; 수소와의 반응성이 우수한 금속으로 접촉층을 증착하는 단계; 산소와의 반응성이 적고, 상기 접촉층과의 안정된 화합물을 형성할 수 있는 금속으로 본딩패드층을 형성하는 단계; 열처리를 수행하는 단계가 포함되는 것을 특징으로 한다.
본 발명에 따른 오믹 전극의 구조 및 오믹 전극의 형성 방법에 의해서, 금속수소 화합물 층이 형성되어, P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체 소자의 우수한 오믹 전극을 구현할 수 있다.

Description

Ｐ형 질화갈륨계 화합물 반도체의 전극 구조 및 전극 구조의 형성 방법{Eletrode structure of P-AlInGaN semiconductor and forming method thereof}
본 발명은 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체의 오믹 전극의 구조와 오믹 전극을 형성하는 방법에 관한 것으로서, 특히, 금속 수소 화합물을 형성하여 P형 질화갈륨계 화합물의 오믹 전극을 구현하는 것이다.
종래 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체의 오믹 전극을 구현하기 위해서 사용된 방법은, 미국특허5,563,422, 5,767,581, 5,877,558, 6,093,965를 참조할 수 있으며, 상기 문헌에서는 Au(금)이 포함되는 2가지 이상의 금속, 예를 들면, Au(금), Ti(티탄), Ni(니켈), In(인듐), Pt(백금)이 포함되고, 열처리에 의해서 이들 금속간의 화합물에 의해서 P형 질화갈륨계 화합물의 반도체에서 오믹 전극이 구현되는 것이 알려진 바가 있다.
그러나, 이러한 방법은 단순히 P형 질화갈륨계 화합물 반도체에서 오믹 전극을 구현하기 위하여, 2개 이상의 금속이 적층되고, 열처리가 수행되는 것만을 제시하고 있을 뿐이며, 이러한 구조에 의해서도 발광 다이오드의 열적 안정성과 고효율을 구현하는데 있어서는 한계가 있었다.
특히, 상기된 종래의 기술에서는 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체의 성장 시에 형성되는 Mg-H화합물로 인한 낮은 케리어 농도와, 이로 인한 고품위의 P형 오믹 전극의 형성에는 난점이 있다.
상세하게, 고품위의 오믹 전극을 형성하기 위해서는 캐리어의 농도가 전자의 터널링이 가능한 도핑 영역이 1018cm-3이상이 되어야 하지만, 실제 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체의 캐리어 농도는 1017cm-3이하로서 매우 낮다. 낮은 캐리어의 농도는 쇼프키 장벽을 높여 금속과 반도체 계면의 비접촉저항을 높여 고품위의 오믹특성을 얻을 수 없게 한다.
또한, P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체 표면에 존재하는 자연산화층은 열처리시에 금속과 반도체의 계면에서 상호 반응을 일으킴으로써, 누설 전류의 증가, 역 전압 항복 감소, 비정상적인 문턱전압특성등 많은 문제를 일으키고, 결국 소자의 신뢰성 및 수명이 감소하게 된다.
이러한 배경하에서 본 발명은 P형 질화갈륨계 화합물 반도체 내에서 Metal-H화합물 층을 더 형성하여 보다 효율 및 신뢰도가 높은 발광 다이오드를 구현할 수 있는 P형 질화갈륨계 화합물 반도체의 오믹 전극을 구현하는 것을 목적으로 한다.
또한, P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체의 자연 산화층을 제거하여 낮은 저항, 높은 투과율, 높은 열적 안정성을 구현할 수 있는 오믹 전극을 제안한다.
도 1은 비교예로서 일반적인 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체 전극의 증착 구조 단면도.
도 2는 본 발명의 오믹 전극에 있어 열처리 전, 금속 수소 화합물 층이 형성되는 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체의 오믹 전극의 단면도.
도 3은 본 발명의 오믹 전극에 있어 열처리 후, P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체의 오믹 전극의 구조를 보인 단면도.
도 4, 도 5는 본 발명에 의해서 백금 수소 화합물층과 티탄 수소 화합물층을 확인하기 위하여 SIMS깊이 분석을 한 결과를 나타내는 선도.
도 6은 실시예 2에 의해서 제작된 오믹 전극의 전류-전압특성을 보이는 도면.
도 7은 실시예 3에 의해서 열처리가 수행된 오믹 전극의 전류-전압특성을 보인 도면.
도 8은 실시예 3에 의해서 열처리 시간이 경과됨에 따라 비접촉저항의 결과를 보인 도면.
도 9는 실시예 4에 의해서 제작된 오믹 전극의 전류-전압특성을 보이는 도면.
도 10은 실시예 5에 의해서 열처리가 수행된 오믹 전극의 전류-전압특성을 보인 도면.
도 11은 실시예 5의 환경에서 열처리 시간이 경과됨에 따라 비접촉저항의 결과를 보인 도면.
도 12는 본 발명에 따른 오믹 전극의 면 저항값의 변화를 보이는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체층
11 : P+형 질화갈륨계 화합물(P+-(Al)x(In)y(Ga)1-(x+y)N) 반도체층
12 : 금속 수소 화합물층15 : 접촉층 16 : 확산장벽층
20 : 본딩 패드층
본 발명에 따른 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체의 오믹 전극의 구성은 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N)반도체층; P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N)반도체층의 상면에 형성되고 수소와의 반응성이 높은 접촉층; 상기 접촉층의 상면에 형성되고 산소와의 반응성이 낮은 본딩 패드층; 상기 접촉층과 상기 본딩 패드층의 접면에 형성되는 확산 장벽층; 자연 반응 및/또는 열처리 공정에 의해서 상기 접촉층과 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체층과의 접면에 형성되는 P+형의 질화갈륨계 화합물(P+-(Al)x(In)y(Ga)1-(x+y)N) 반도체층과 금속 수소 화합물층(Metal-H)이 포함되는 것을 특징으로 한다.
본 발명에 따른 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체의 오믹 전극의 형성 방법은 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N)반도체의 자연산화층을 제거하는 단계; 수소와의 반응성이 우수한 금속으로 접촉층을 증착하는 단계; 산소와의 반응성이 적고, 상기 접촉층과의 안정된 화합물을 형성할 수 있는 금속으로 본딩패드층을 형성하는 단계; 열처리를 수행하는 단계가 수행되는 것을 특징으로 한다.
이러한 전극의 구성 및 방법에 의해서 높은 열적, 전기적 안정성을 가지고, 고효율을 가지는 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체의 오믹 전극을 구현할 수 있다.
본 발명은 오믹 전극의 효율을 향상시킬 수 있는 금속 수소 화합물(Metal-H)층을 형성하는 등 다음에 기술되는 네 가지의 기본 사상에서 출발한다.
첫째, 금속 수소 화합물(Metal-H)층을 효과적으로 형성하기 위하여 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체층에 존재하는 자연산화층을 제거하여, 표면 에너지를 효과적으로 낮추어, 금속 원소의 증착 시에 금속과 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체 웨이퍼 내에 존재하는 수소와의 반응을 촉진한다.
예를 들면, P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체의 기판 위에 존재하는 자연산화층을 제거하기 위하여 화학약품 또는 플라즈마를 사용하여 제거한다. 특히, 화학 약품이 사용되는 경우에는 용액에 포함되는 F(플루오린), Cl(클로린), S(황), 알칼리이온(OH)등의 원소가 P형 웨이퍼 위로 패서베이션(passivation)되어, 금속원소의 증착 시에 금속과 웨이퍼 내의 수소와의 반응을 촉진할 수 있다. 바람직하게, 상기 화학약품은 BOE(Buffered Oxide Etch)용액이 사용된다.
둘째, 반도체층의 상면에 접촉되는 접촉층의 금속에 의해서, 금속 수소 화합물(Metal-H)층이 더 형성됨으로써, P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체 내에 존재하는 수소의 양을 줄여, 케리어의 농도를 중가시켜 계면에 존재하는 쇼트키 장벽의 높이를 낮추고, 이로써, P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체를 오믹 형성에 유리하도록 반도체의 표면을 개질한다.
예를 들면, Pt(백금), Ti(티탄), Pd(팔라듐), Ni(니켈), Ta(탄탈륨), W(텅스텐), Al(알루미늄), Cr(크롬), V(바나듐), Ir(이리듐), Hf(하프늄), Co(코발트)등의 금속을 전자빔 증착기, 열증착기, 스퍼터등에 의해서 증착한다.
상세하게, 자연 산화층이 제거된 P형 웨이퍼 표면에 상기 금속등이 증착되면, 상기 금속과, P형 웨이퍼 내의 수소가 쉽게 결합되고, P형 웨이퍼 내에는 캐리어가 증가된다. 이는, P형의 전도성에 방해를 주는 Mg-H 화합물에서 수소가 마그네슘과의 결합을 끊고 방출되기 때문이다.
이러한 과정에 의해서 증착된 금속층과, P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체층의 사이에는 금속 수소 화합물(Metal-H)/P+질화갈륨계 화합물(P+-(Al)x(In)y(Ga)1-(x+y)N)반도체 층이 추가적으로 형성된다.
셋째, 접촉층의 상면에 본딩패드 층으로서 산화억제층을 더 형성하여, 열처리시에 발생되기 쉬운 산소의 전극 내부로의 침투를 막고, 이로써 금속과 반도체 사이의 원치않는 상호확산을 효과적으로 줄임으로써, P형 오믹 전극의 열적 안정성을 높인다.
예를 들면, Au(금), Pd(팔라듐), Ru(루세늄), Ni(니켈), W(텅스텐), Co(코발트), Mo(몰리브덴), Cu(구리) 등의 금속을 전자빔 증착기, 열증착기, 스퍼터등에 의해서 증착한다.
넷째, 열처리 시에, 금속층, 상세히는 접촉층과 본딩 패드층의 사이에 금속 화합물층이 형성되어 질소의 전극쪽으로 확산을 막을 수 있는 확산장벽층을 형성한다.
예를 들면, 접촉층 및 본딩 패드층이 형성된 뒤에 열처리의 과정이 수행되면, 접촉층과 본딩 패드 층의 사이에, 상기된 두 층의 금속의 화합물에 의한 확산장벽층이 형성된다.
상기된 바와 같은 네가지의 사상에 의해서 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체의 전기적, 열적, 광학적 신뢰성을 향상시킬 수 있다.
도 1은 비교예로서 상온에서 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체의 오믹 전극의 증착 구조의 단면도이다.
도 1을 참조하면, P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체층(10)과, 접촉층(15), 본딩 패드층(20)이 적층되어 있다.
상기, 접촉층(15)은 Pt(백금), Ti(티탄), Pd(팔라듐), Ni(니켈), Ta(탄탈륨), W(텅스텐), Al(알루미늄), Cr(크롬), V(바나듐), Ir(이리듐), Hf(하프늄), Co(코발트)의 단일층, 또는 중복층이 형성될 수 있다.
또한, 상기 본딩 패드층(20)은 Au(금), Pd(팔라듐), Ru(루세늄), Ni(니켈), W(텅스텐), Co(코발트), Mo(몰리브덴), Cu(구리)의 단일층, 또는 중복층이 형성될 수 있다. 또한, 상기 본딩 패드층(20)의 원소를 'M'이라 할 때, M-O('M'산소화합물), M-Si('M'규소화합물), M-N('M'질소화합물), M-C('M'탄소화합물)이 형성될 수도 있다.
도 2는 본 발명의 오믹 전극에 있어 열처리 전, 금속 수소 화합물 층이 형성되는 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체의 오믹 전극의 단면도이다.
도 2를 참조하면, 상기 접촉층(15)이 형성되기 전에 P형 질화갈륨계화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체의 자연산화층이 제거된 뒤에, 접촉층(15)을 구성하는 금속이 증착되면, 상기 접촉층(15)을 이루는 금속과, P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체 내의 수소가 결합하여, 금속 수소 화합물층(Metal-H)(12)과, 상기 금속 수소 화합물층(12)의 하면으로 P+형의 질화갈륨계 화합물(P+-(Al)x(In)y(Ga)1-(x+y)N) 반도체층(11)이 형성된다.
상기 금속 수소 화합물층(12)이 형성됨으로써, P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체 내의 캐리어를 증가시켜, 금속과 반도체 계면에 존재하는 쇼트키 장벽의 높이를 낮출 수 있게 된다.
한편, P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체내의 자연산화층이 제거되는 방법은 에칭에 사용되는 화학약품 또는 플라즈마 원을 사용하여 제거한다. 특히, 화학 약품이 사용되는 경우에는 용액에 포함되는 F(플루오린), Cl(클로린), S(황), 알칼리이온(OH)등의 원소가 P형 웨이퍼 위로 패서베이션(passivation)되어, 금속원소의 증착 시에 금속과 웨이퍼 내의 수소와의 반응을 촉진할 수 있다. 바람직하게, 상기 화학약품은 BOE(Buffered Oxide Etch)용액이 사용된다.
도 3은 열처리 후의 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체의 오믹 전극의 구조를 보인 단면도이다.
도 3을 참조하면, 도 2와는 달리, 열처리에 의해서 본딩 패드 층(20)과, 접촉층(15)와의 사이에는 확산장벽층(16)이 더 형성되고, P+형의 질화갈륨계 화합물(P+-(Al)x(In)y(Ga)1-(x+y)N) 반도체층(11) 및 금속 수소 화합물층(Metal-H)(12)의 깊이가 더 깊어지게 된다.
상기된 확산 장벽층(16)은 본딩 패드층(20)과 접촉층(15)과의 상호 반응하여 형성되는 층으로서, 금속과 반도체층과의 사이에 원치않는 반응이 억제된다. 또한, 열처리 공정에 의해서 상기 접촉층(15)과 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체(10)와의 반응이 촉진되어 접촉층(15)의 금속과, 수소와의 활발한 반응에 의해서 P+형의 질화갈륨계 화합물(P+-(Al)x(In)y(Ga)1-(x+y)N) 반도체층(11) 및 금속 수소 화합물층(Metal-H)(12)의 깊이가 깊어짐으로써, 캐리어의 농도는 더욱 높아진다. 결국, 더욱 우수한 오믹 전극을 구현할 수 있게된다.
이하에서는 본 발명에 따른 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체의 오믹 전극의 형성 과정의 구체적인 실시예를 제시한다.
실시예 1
P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체를 트리클로로에틸렌(TCE), 아세톤, 메탄올, 증류수로 초음파 세척기에서 60℃온도로 5분씩 표면 세척한다. 그리고, P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체내의 자연 산화층을 제거하기 위하여 플로린 계열의 wet solution인 BOE를 이용하여 끓이는 방법으로 10분간 표면처리하여 자연산화층을 제거한다.
그 후에, 수소와의 반응성이 우수한 금속인 Pt(백금), Ti(티탄)을 접촉층으로서 개별적으로 전자빔 증착기를 이용하여 증착한다.
도 4, 5는 상기된 실시예에 의해서 백금 수소 화합물층과 티탄 수소 화합물층을 확인하기 위하여 SIMS깊이 분석을 한 결과를 나타내는 선도이다.
실시예 2
실시예 1에서 시행된 방법과 같은 방법으로 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체내의 자연산화층을 제거한 뒤에, C-TLM(Circular-transmission line model) 패턴을 사진식각술을 이용하여 형성한 다음, 금속 증착을 시행한다. 증착은 대략 10-7torr의 압력에서 Pt(백금)을 20nm두께로 접촉층을 증착하고, 산소와 반응성이 적은 Au(금)을 20nm두께로 본딩 패드층을 증착한다. 그 후에, 아세톤으로 lift-off공정을 시행하여 TLM 패턴을 갖는 오믹 전극을 제작한다.
도 6은 실시예 2에 의해서 제작된 오믹 전극의 전류-전압특성을 보이는 도면이다.
실시예 3
실시예 2의 공정을 모두 거친 뒤에, 오믹 조건을 찾기 위하여 가열로에서 질소, 대기, 산소 또는 아르곤 분위기 하에서 600℃의 온도로 1분간 열처리를 한다.
도 7은 실시예 3에 의해서 열처리가 수행된 오믹 전극의 전류-전압특성을 보인 도면이다. 도 8은 실시예 3의 환경에서 열처리 시간이 경과됨에 따라 비접촉저항의 결과를 보인 도면이다.
도 7 및 도 8을 참조하면, 상기된 과정에 의해서 우수한 오믹 접촉 특성을 얻었음을 알 수 있다. 특히, 비접촉저항 값이 10-5Ωcm2이하에 이르는 값임을 볼 수 있다.
실시예 4
실시예 4는 실시예 2와 대부분 동일하고, 다만, Pt(백금)을 대신하여 Ti(티탄)을 접촉층으로 증착하는 것에 있어서만 차이가 있다.
도 9는 실시예 4에 의해서 제작된 오믹 전극의 전류-전압특성을 보이는 도면이다.
실시예 5
실시예 5는 실시예 4의 공정을 모두 거친 뒤에 오믹 조건을 찾기 위하여 가열로에서 질소, 대기, 산소 또는 아르곤 분위기 하에서 600℃의 온도로 1분간 열처리를 한다.
도 10은 실시예 5에 의해서 열처리가 수행된 오믹 전극의 전류-전압특성을 보인 도면이다. 도 11은 실시예 5의 환경에서 열처리 시간이 경과됨에 따라 비접촉저항의 결과를 보인 도면이다.
도 10 및 도 11을 참조하면, 상기된 과정에 의해서 우수한 오믹 접촉 특성을 얻었음을 알 수 있다.
이하에서는 본 발명에 따른 사상이 적용되는 오믹 전극의 면 저항값과 종래의 면 저항값을 비교하여 설명하도록 한다.
도 12는 본 발명에 따른 오믹 전극의 면 저항값의 변화를 보이는 도면이다.
도 12를 참조하면, 금속 수소 화합물 층의 형성에 의해서 유발되는 형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체 내 캐리어의 농도 증가를 알 수 있다.
예를 들면, 자연산화층의 제거 및 금속 수소 화합물 층이 형성되지 않은 종래의 오믹 전극의 면저항값에 비해서, 본 발명에 의해서 금속 수소 화합물 층이 형성된 오믹 전극에서는 보다 낮은 면 저항값이 관찰되는 것이다. 도면에는 실시예에서 제시되는 방법으로 백금-수소화합물 및 티탄-수소화합물이 형성될 때 뿐만 아니라, 동일한 조건하에서 니켈-수소화합물과 팔라듐-수소화합물이 형성될 때의 면저항 값의 변화를 보이고 있다.
본 발명의 실시예는 금속 수소 화합물의 형성과 자연 산화층이 제거됨에 의해서 보다 신뢰성있는 오믹 전극이 구현되는 방법 및 그에 따른 오믹 구조를 제시하고 있으면, 본 발명의 사상을 이해하는 당업자는 이에 따른 실시예를 추가, 변경등에 의해서 용이하게 만들어 낼 수 있다.
본 발명에 따른 오믹 전극의 구조 및 오믹 전극의 형성 방법에 의해서, 금속수소 화합물 층이 형성되어, P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체 소자의 우수한 오믹 전극을 구현할 수 있다. 자세히는, 비접촉저항값이 10-5Ωcm2이하에 이르고, 열적 안정성이 높아지게 된다.

Claims (13)

  1. P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N)반도체층;
    P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N)반도체층의 상면에 형성되고 수소와의 반응성이 높은 접촉층;
    상기 접촉층의 상면에 형성되고 산소와의 반응성이 낮은 본딩 패드층;
    상기 접촉층과 상기 본딩 패드층의 접면에 형성되는 확산 장벽층;
    자연 반응 및/또는 열처리 공정에 의해서 상기 접촉층과 P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N) 반도체층과의 접면에 형성되는 P+형의 질화갈륨계 화합물(P+-(Al)x(In)y(Ga)1-(x+y)N) 반도체층과 금속 수소 화합물층(Metal-H)이 포함되는 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전극 구조.
  2. 제 1 항에 있어서,
    상기 본딩 패드층은 Au(금), Pd(팔라듐), Ru(루세늄), Ni(니켈), W(텅스텐), Co(코발트), Mo(몰리브덴), Cu(구리)의 단일층, 또는 2층 이상의 다층 구조인 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전극 구조.
  3. 제 1 항에 있어서,
    상기 본딩 패드층은 Au(금), Pd(팔라듐), Ru(루세늄), Ni(니켈), W(텅스텐), Co(코발트), Mo(몰리브덴), Cu(구리)중의 한 원소를 'M'이라 할 때, M-O('M'산소화합물), M-Si('M'규소화합물), M-N('M'질소화합물), M-C('M'탄소화합물)의 단일층, 또는 2층 이상의 다층 구조인 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전극 구조.
  4. 제 1 항에 있어서,
    상기 접촉층은 Pt(백금), Ti(티탄), Pd(팔라듐), Ni(니켈), Ta(탄탈륨), W(텅스텐), Al(알루미늄), Cr(크롬), V(바나듐), Ir(이리듐), Hf(하프늄), Co(코발트)의 단일층, 또는 2층 이상의 다층 구조인 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전극 구조.
  5. P형 질화갈륨계 화합물(P-(Al)x(In)y(Ga)1-(x+y)N)반도체의 자연산화층을 제거하는 단계;
    수소와의 반응성이 우수한 금속으로 접촉층을 증착하는 단계;
    산소와의 반응성이 적고, 상기 접촉층과의 안정된 화합물을 형성할 수 있는 금속으로 본딩패드층을 형성하는 단계;
    열처리를 수행하는 단계가 포함되는 P형 질화갈륨계 화합물 반도체의 전극 구조의 형성 방법.
  6. 제 5 항에 있어서,
    상기 자연산화층을 제거하는 단계는 BOE에 의해서 시행되는 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전극 구조의 형성 방법.
  7. 제 5 항에 있어서,
    상기 자연산화층을 제거하는 단계는 F, Cl, S, OH가 포함되는 에칭 용액에 의해서 시행되는 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전극 구조의 형성 방법.
  8. 제 5 항에 있어서,
    상기 본딩 패드층은 Au(금), Pd(팔라듐), Ru(루세늄), Ni(니켈), W(텅스텐), Co(코발트), Mo(몰리브덴), Cu(구리)의 단일층, 또는 2층 이상의 다층 구조인 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전극 구조의 형성 방법.
  9. 제 5 항에 있어서,
    상기 본딩 패드층은 Au(금), Pd(팔라듐), Ru(루세늄), Ni(니켈), W(텅스텐), Co(코발트), Mo(몰리브덴), Cu(구리)중의 한 원소를 'M'이라 할 때, M-O('M'산소화합물), M-Si('M'규소화합물), M-N('M'질소화합물), M-C('M'탄소화합물)의 단일층, 또는 2층 이상의 다층 구조인 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의전극 구조의 형성 방법.
  10. 제 5 항에 있어서,
    상기 접촉층은 Pt(백금), Ti(티탄), Pd(팔라듐), Ni(니켈), Ta(탄탈륨), W(텅스텐), Al(알루미늄), Cr(크롬), V(바나듐), Ir(이리듐), Hf(하프늄), Co(코발트)의 단일층, 또는 2층 이상의 다층 구조인 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전극 구조의 형성 방법.
  11. 제 5 항에 있어서,
    상기 접촉층을 증착하는 단계에 의해서 P+형의 질화갈륨계 화합물(P+-(Al)x(In)y(Ga)1-(x+y)N) 반도체층 및 금속 수소 화합물층(Metal-H)이 형성되는 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전극 구조의 형성 방법.
  12. 제 5 항에 있어서,
    상기 열처리를 수행하는 단계에 의해서 상기 접촉층과 상기 본딩 패드층의 접면에 양 금속의 화합물로 인한 확산 장벽층이 형성되는 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전극 구조의 형성 방법.
  13. 제 5 항에 있어서,
    상기 열처리를 수행하는 단계에 의해서 상기 접촉층을 증착하는 단계에 의해생성된 P+형의 질화갈륨계 화합물(P+-(Al)x(In)y(Ga)1-(x+y)N) 반도체층 및 금속 수소 화합물층(Metal-H)의 깊이가 더욱 깊어지는 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전극 구조의 형성 방법.
KR1020020071432A 2002-11-16 2002-11-16 Ｐ형 질화갈륨계 화합물 반도체의 전극 구조 및 전극구조의 형성 방법 KR100550735B1 (ko)

Priority Applications (11)

Application Number Priority Date Filing Date Title
KR1020020071432A KR100550735B1 (ko) 2002-11-16 2002-11-16 Ｐ형 질화갈륨계 화합물 반도체의 전극 구조 및 전극구조의 형성 방법
EP03772905A EP1561247B1 (en) 2002-11-16 2003-11-17 Light emitting device and fabrication method thereof
AU2003280878A AU2003280878A1 (en) 2002-11-16 2003-11-17 Light emitting device and fabrication method thereof
JP2004570348A JP2006506827A (ja) 2002-11-16 2003-11-17 光デバイス及びその製造方法
EP10168505A EP2234183A3 (en) 2002-11-16 2003-11-17 Light emitting device and fabrication method thereof
PCT/KR2003/002468 WO2004047189A1 (en) 2002-11-16 2003-11-17 Light emitting device and fabrication method thereof
CN200380103411.3A CN1711649B (zh) 2002-11-16 2003-11-17 光器件及其制造方法
US10/534,489 US8969883B2 (en) 2002-11-16 2003-11-17 Semiconductor light device and fabrication method thereof
CN 201010203346 CN101872822B (zh) 2002-11-16 2003-11-17 光器件及其制造方法
JP2008256518A JP5047110B2 (ja) 2002-11-16 2008-10-01 光デバイス製造方法
US12/790,394 US8143643B2 (en) 2002-11-16 2010-05-28 Light device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020071432A KR100550735B1 (ko) 2002-11-16 2002-11-16 Ｐ형 질화갈륨계 화합물 반도체의 전극 구조 및 전극구조의 형성 방법

Publications (2)

Publication Number Publication Date
KR20040043244A true KR20040043244A (ko) 2004-05-24
KR100550735B1 KR100550735B1 (ko) 2006-02-08

Family

ID=35707242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020071432A KR100550735B1 (ko) 2002-11-16 2002-11-16 Ｐ형 질화갈륨계 화합물 반도체의 전극 구조 및 전극구조의 형성 방법

Country Status (2)

Country Link
KR (1) KR100550735B1 (ko)
CN (1) CN1711649B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9581870B2 (en) * 2009-08-13 2017-02-28 3M Innovative Properties Company Conducting film or electrode with improved optical and electrical performance for display and lighting devices and solar cells
KR101731056B1 (ko) * 2010-08-13 2017-04-27 서울바이오시스 주식회사 오믹 전극 구조체를 갖는 반도체 발광 소자 및 그것을 제조하는 방법
CN102916103B (zh) * 2012-09-18 2017-05-03 中山大学 一种薄膜结构透明电极及其制备方法
US9287459B2 (en) * 2014-02-14 2016-03-15 Epistar Corporation Light-emitting device
US9673368B2 (en) * 2015-05-11 2017-06-06 Lg Innotek Co., Ltd. Light emitting device having first and second electrodes on one side of a light emitting structure
KR102313029B1 (ko) 2019-12-30 2021-10-13 홍익대학교 산학협력단 반도체 소자의 전극 형성 방법 및 그에 따라 형성된 전극 구조

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832115A (ja) * 1994-07-19 1996-02-02 Sharp Corp 電極構造およびその製造方法
JP3519950B2 (ja) * 1994-07-19 2004-04-19 シャープ株式会社 電極構造
JP4292619B2 (ja) * 1999-03-24 2009-07-08 パナソニック株式会社 半導体装置の製造方法
JP2002075910A (ja) * 2000-08-24 2002-03-15 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置用電極構造の作製方法

Also Published As

Publication number Publication date
CN1711649B (zh) 2011-07-27
KR100550735B1 (ko) 2006-02-08
CN1711649A (zh) 2005-12-21

Similar Documents

Publication Publication Date Title
JP5047110B2 (ja) 光デバイス製造方法
US6008539A (en) Electrodes for p-type group III nitride compound semiconductors
US7973325B2 (en) Reflective electrode and compound semiconductor light emitting device including the same
US6121127A (en) Methods and devices related to electrodes for p-type group III nitride compound semiconductors
JPH09320984A (ja) ｐ伝導形３族窒化物半導体の電極パッド及びそれを有した素子及び素子の製造方法
US7190002B2 (en) Flip-chip nitride light emitting device and method of manufacturing thereof
KR19990052640A (ko) 오믹접촉 형성을 이용한 다이오드용 금속박막및 그의 제조방법
JP2005223326A (ja) 電極層、それを具備する発光素子及び電極層の製造方法
JP2005340860A (ja) 半導体発光素子
JP3557791B2 (ja) ３族窒化物半導体の電極及びその電極を有した素子
KR100550735B1 (ko) Ｐ형 질화갈륨계 화합물 반도체의 전극 구조 및 전극구조의 형성 방법
KR100561841B1 (ko) 고품위 발광다이오드 및 레이저 다이오드의 구현을 위한질화 갈륨을 포함하는 ｐ형 반도체의 오믹접촉형성을 위한투명박막전극
KR100293467B1 (ko) 청색발광소자및그제조방법
KR100764458B1 (ko) 전극층, 이를 구비하는 발광소자 및 전극층 제조방법
CN114220869B (zh) 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法
KR100611640B1 (ko) 플립칩형 질화물계 발광소자 및 그 제조방법
CN114937593A (zh) 一种p-GaN欧姆接触电极及其制备方法与应用
KR100348280B1 (ko) 청색 발광 소자 제조방법
JP2016174070A (ja) ショットキーバリアダイオードおよびその製造方法
KR100574104B1 (ko) 플립칩형 질화물계 발광소자 및 그 제조방법
KR20010097906A (ko) 오믹 접촉용 금속박막 및 그 제조방법
KR100574103B1 (ko) 플립칩형 질화물계 발광소자 및 그 제조방법
KR100574102B1 (ko) 플립칩형 질화물계 발광소자 및 그 제조방법
CN114497308A (zh) 一种半导体结构及制备方法与应用
KR20050041369A (ko) 질화물계 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140106

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150107

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170105

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 14