KR20040041752A - 바이폴라 정션 트랜지스터 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 에미터영역을 디파인(Define)하기 위해 실리콘 기판을 식각하여 트렌치 구조의 형태를 만들어 더블 폴리 실리콘구조를 갖는 바이폴라 정션 트랜지스터 제조방법에 관한 것이다.

바이폴라 정션 트랜지스터를 제조할 시 에미터폴리와 베이스폴리 간의 단차를 줄여 프로파일을 양호하게 하고, 에미터 영역에 폴리를 데포하기 위해 트렌치할 때 콜렉트 링크 이온주입 에너지를 줄여 실리콘 기판의 데미지를 줄일 수 있도록 하는 바이폴라 정션 트랜지스터 제조방법은, 실리콘 기판에 개별소자를 분리하기 위한 소자분리영역을 트렌치한 후 그 내부를 절연물로 매립하고, 상기 실리콘 기판 상에 베이스폴리를 증착하는 단계와, 상기 베이스폴리에 이온주입을 한 후 상기 이온주입한 베이스폴리 상에 제1산화막을 증착하는 단계와, 상기 베이스폴리와 상기 실리콘기판을 트렌치하여 에미터 윈도우를 형성하는 단계와, 상기 형성한 에미터 윈도우 내에 상기 베이스폴리와 에미터폴리 간에 절연을 위한 옥사이드 스페이서를 형성하는 단계와, 그 결과물 위에 상기 에미터폴리를 증착하고, 상기 에미터폴리에 이온주입 공정을 진행하는 단계와, 상기 이온주입 공정을 진행한 에미터폴리 상에 제2산화막을 증착한 후 어닐공정을 수행하여 에미터정션 영역을 형성하는 단계와, 상기 에미터 정션 영역을 형성한 후 상기 제2산화막을 제거하고 CMP공정으로 에미터폴리를 상기 옥사이드 스페이서가 있는 위치까지 제거하는 단계와, 상기 베이스폴리 위에 남아 있는 제1산화막을 제거하는 단계로 이루어진다.

Description

바이폴라 정션 트랜지스터 제조방법{METHOD FOR PRODUCING BIPOLAR JUNCTION TRANSISTOR ELEMENT OF SEMICONDUCTOR ELEMENT}

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 에미터영역을 디파인(Define)하기 위해 실리콘 기판을 식각하여 트렌치 구조의 형태를 만들어 더블 폴리 실리콘구조를 갖는 바이폴라 정션 트랜지스터(Bipolar JunctionTransistor) 제조방법에 관한 것이다.

일반적으로 반도체 소자 중 바이폴라 정션 트랜지스터는 고속동작과 좋은 아날로그 특성을 가지나 이러한 특성들은 베이스 내의 저항성분에 의해 영향을 받는다. 상기 저항성분은 에미터 영역하부의 활성 베이스영역에서 발생하는 저항과 에미터 영역의 가장자리와 벌크 베이스 영역(Bulk Base Region)의 접촉으로부터 발생하는 저항 등이 있는데, 전자는 차단주파수나 전류 이득 중 트랜지스터의 특성과 밀접한 관계가 있어 단순히 활성베이스 영역의 면적만을 변경시킬 수 없기 때문에 상기 벌크 베이스 영역에서의 저항성분을 고려해야 할 것이다. 그래서 종래에는 베이스 영역을 저농도로 도핑된 활성베이스 영역인 제1베이스 영역과 고농도를 확산된 벌크베이스 영역엔 제2베이스 영역으로 형성시켜 상기 제2베이스 영역의 줄어든 저항성분으로 인하여 전체 베이스 저항을 줄이고자 하였다. 상기 제1 및 제2 베이스 영역을 형성하기 위해서는 2차에 걸친 이온주입공정이 사용되는데, 이때 제2베이스 영역은 고농도의 에미터 영역과 최대한 가깝게 형성시키는 것이 바람직하다.

도 1은 종래의 바이폴라 정션 트랜지스터의 제조공정을 나타낸 단면도이다.

도 1을 참조하면, 반도체 기판(10)에 개별소자를 분리하기 위한 소자분리영역(12)을 트렌치한 후 그 내부를 절연물로 매립하는 방법을 실시한다. 그런 후 상기 반도체 기판(10) 상에 베이스폴리(14)를 증착하고, E13 정도의 도우즈(DOSE)량으로 베이스폴리(14)에 이온주입을 한다. 그리고 이온주입한 베이스폴리(14) 위에 제1산화막(OXIDE)(16)을 증착한 후 베이스폴리(14)와 실리콘기판(10)을 트렌치하여 에미터 윈도우(Emitter Window)를 형성한다. BaseExtrinsic과 Intrinsic 영역 간의 연결을 위해 베이스 스페이서 형성 전에 링크 이온주입(Link Implant)을 진행하고, 베이스폴리(14)와 에미터(20)간에 절연을 위한 옥사이드 스페이서(18)를 형성한다. 그런 후 에미터폴리(20)를 데포하고, E15~E16의 도우즈량으로 에미터폴리(20)에 이온주입 공정을 진행한다. 그러 다음 사진식각 공정을 통해 에미터폴리(20)의 일부를 식각하여 제1산화막(16)이 들어나도록 한다.

상기와 같은 종래의 바이폴라 정션 트랜지스터 제조방법은 에미터 영역에 폴리(20)를 데포하기 위해 트렌치할 때 실리콘 기판(10)의 과도한 식각에 의해 데미지(Demage)가 있을 수 있다.

또한 폴리실리콘을 사용하여 에미터폴리와 베이스폴리간 단차가 수천Å에 해당하여 이후 콘택 형성과정에서 단차에 의한 프로파일(Profile)이 나빠지며 에미터 폴리의 과도한 막질의 리세스(Recess) 등은 소자 동작의 저항으로 작용할 수 있는 단점이 있다.

따라서 본 발명의 목적은 바이폴라 정션 트랜지스터를 제조할 시 에미터폴리와 베이스폴리 간의 단차를 줄여 프로파일을 양호하게 하는 바이폴라 정션 트랜지스터 제조방법을 제공함에 있다.

본 발명의 다른 목적은 에미터 영역에 폴리를 데포하기 위해 트렌치할 때 콜렉트 링크 이온주입 에너지를 줄여 실리콘 기판의 데미지를 줄일 수 있는 바이폴라 정션 트랜지스터 제조방법을 제공함에 있다.

도 1은 종래의 바이폴라 정션 트랜지스터의 제조공정을 나타낸 단면도

도 2 내지 도 6은 본 발명의 실시 예에 따른 바이폴라 정션 트랜지스터의 제조공정을 나타낸 단면도

<도면의 주요부분에 대한 부호의 설명>

10, 30: 실리콘기판 12, 32: 소자분리영역

14, 34: 베이스폴리 16, 38: 제1산화막

18, 40: 옥사이드 스페이서 20, 42: 에미터폴리

상기 목적을 달성하기 위한 반도체소자 제조방법은, 반도체 기판에 개별소자를 분리하기 위한 소자분리영역을 트렌치한 후 그 내부를 절연물로 매립하고, 상기 실리콘 기판 상에 베이스폴리를 증착하는 단계와, 상기 베이스폴리에 이온주입을 한 후 상기 이온주입한 베이스폴리 상에 제1산화막을 증착하는 단계와, 상기 베이스폴리와 상기 실리콘기판을 트렌치하여 에미터 윈도우를 형성하는 단계와, 상기 형성한 에미터 윈도우 내에 상기 베이스폴리와 에미터폴리 간에 절연을 위한 옥사이드 스페이서를 형성하는 단계와, 그 결과물 위에 상기 에미터폴리를 증착하고, 상기 에미터폴리에 이온주입 공정을 진행하는 단계와, 상기 이온주입 공정을 진행한 에미터폴리 상에 제2산화막을 증착한 후 어닐공정을 수행하여 에미터정션 영역을 형성하는 단계와, 상기 에미터 정션 영역을 형성한 후 상기 제2산화막을 제거하고 CMP공정으로 에미터폴리를 상기 옥사이드 스페이서가 있는 위치까지 제거하는 단계와, 상기 베이스폴리 위에 남아 있는 제1산화막을 제거하는 단계로 이루어짐을 특징으로 한다.

이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도 2 내지 도 6은 본 발명의 실시 예에 따른 바이폴라 정션 트랜지스터의 제조공정을 나타낸 단면도이다.

실리콘 기판(30)에 개별소자를 분리하기 위한 소자분리영역(32)을 트렌치한 후 그 내부를 절연물(예를 들어 옥사이드)로 매립하는 방법을 실시한다. 그런 후 상기 실리콘 기판(30) 상에 베이스폴리(34)를 증착하고, E13 정도의 도우즈(DOSE)량으로 베이스폴리(34)에 이온주입을 한다.(도 2) 그리고 이온주입한 베이스폴리(34) 위에 제1산화막(OXIDE)(38)을 증착한 후 베이스폴리(34)와 실리콘기판(30)을 트렌치하여 개구부(36)인 에미터 윈도우(Emitter Window)를 형성한다.(도 3) Base Extrinsic과 Intrinsic 영역간의 연결을 위해 베이스 스페이서 형성 전에 링크 이온주입(Link Implant)을 진행하고, 베이스폴리(34)와 에미터폴리(44)간에 절연을 위한 옥사이드 스페이서(40)를 형성한다. (도 4)

그런 후 그 결과물 위에 에미터폴리(42)를 증착하고, E15~E16의 도우즈량으로 에미터폴리(42)에 이온주입 공정을 진행한다. 그런 다음 어닐(Anneal)공정 진행 시 아웃 디퓨젼(Out Diffusion)을 방지하기 위해 에미터폴리(42) 위에 제2산화막(46)을 증착하여 900℃~1000℃ 온도로 어닐공정을 수행하여 에미터 정션 영역을 형성한다.(도 5)

그리고 사진식각 공정에 의해 제2산화막(46)을 제거한 후 CMP공정으로 에미터폴리(42)를 옥사이드 스페이서(40)가 있는 위치까지 제거한다. 그런 후 베이스폴리(34) 위에 남아 있는 산화막(38)을 제거하여 에미터폴리(42)와 베이스폴리(34)가 들어나도록 한다.(도 6)

이와 같이 폴리 CMP공정을 적용하여 도 2에 도시된 종래의 에미터폴리(20)와 베이스폴리(14) 간의 단차보다 훨씬 줄일 수 있으며, 메탈콘택을 형성할 때 나타나는 프로파일과 저항을 개선할 수 있다.

상술한 바와 같이 본 발명은 반도체 소자를 제조할 시 CMP공정을 통해 베이스 폴리와 에미터폴리 간의 옥사이드 스페이서로 인한 절연을 이루어 에미터 폴리패턴형성을 위한 포트와 식각공정을 생략하여 공정의 단순화할 수 있으며, 또한 베이스폴리와 에미터 폴리간 단차를 줄여 포로파일을 양호하게 할 수 있는 이점이 있다.

Claims (3)

1. 반도체소자 제조방법에 있어서,

   실리콘 기판에 개별소자를 분리하기 위한 소자분리영역을 트렌치한 후 그 내부를 절연물로 매립하고, 상기 실리콘 기판 상에 베이스폴리를 증착하는 단계와,

   상기 베이스폴리에 이온주입을 한 후 상기 이온주입한 베이스폴리 상에 제1산화막을 증착하는 단계와,

   상기 베이스폴리와 상기 실리콘기판을 트렌치하여 에미터 윈도우를 형성하는 단계와,

   상기 형성한 에미터 윈도우 내에 상기 베이스폴리와 에미터폴리 간에 절연을 위한 옥사이드 스페이서를 형성하는 단계와,

   그 결과물 위에 상기 에미터폴리를 증착하고, 상기 에미터폴리에 이온주입 공정을 진행하는 단계와,

   상기 이온주입 공정을 진행한 에미터폴리 상에 제2산화막을 증착한 후 어닐공정을 수행하여 에미터정션 영역을 형성하는 단계와,

   상기 에미터 정션 영역을 형성한 후 상기 제2산화막을 제거하고 CMP공정으로 에미터폴리를 상기 옥사이드 스페이서가 있는 위치까지 제거하는 단계와,

   상기 베이스폴리 위에 남아 있는 제1산화막을 제거하는 단계로 이루어짐을 특징으로 하는 바이폴라 정션 트랜지스터 제조방법.
2. 제1항에 있어서,

   상기 옥사이드 스페이서는 상기 베이스폴리와 에미터폴리를 절연함을 특징으로 하는 바이폴라 정션 트랜지스터 제조방법.
3. 제2항에 있어서,

   상기 어닐공정은 900℃ 내지 1000℃ 온도로 진행함을 특징으로 하는 바이폴라 정션 트랜지스터 제조방법.