KR20040041332A - 반도체 칩 테스트를 위한 프로브 카드 - Google Patents

Abstract

본 발명은 EDS(electrical die sort) 테스트시 이용되는 반도체 칩 테스트용 프로브 카드(probe card)에 관한 것이다. 본 발명의 프로브 카드는 인접하지 않은 칩들을 동시에 프로빙할 수 있도록, 인쇄회로기판에 프로빙하고자 하는 칩이 각각 위치하는 다수의 홀들을 갖으며, 니들은 이들 각각의 홀에 위치한 칩의 본딩 패드들과 연결되도록 홀 주위에 설치되어, 동시에 다수의 칩을 병렬로 프로빙 할 수 있는 것이다.

Description

반도체 칩 테스트를 위한 프로브 카드{PROBE CARD FOR A SEMICONDUCTOR CHIP TEST}

본 발명은 EDS(electrical die sort) 테스트시 이용되는 반도체 칩 테스트용 프로브 카드(probe card)에 관한 것이다.

신호라인을 통해 상기 Ag 패턴과 전기적으로 연결되어진 채 일측은 PCB(10)에 고정되고, 그 타측은 오픈되어진 중앙부를 향하도록 배열된 복수의 프로브 니들(probe needle)(14)로 구성되어 있음을 알 수 있다.

반도체 칩 제조가 완료되면 패키징(packaging) 작업의 전 단계로서, 제품의 전기적인 특성을 평가하기 위한 EDS 테스트 과정을 거치게 된다. 상기 EDS 테스트시에는 통상, 테스트하려고 하는 반도체 칩과 테스터기(검사장비) 사이에 프로브 카드가 사용되는데, 도 1에는 종래의 프로브 카드 구조를 도시한 개략도가 제시되어 있다.

종래의 프로브 카드는 크게, 원판 형상의 인쇄회로기판(이하, PCB라 한다)과, 상기 PCB 상면의 가장자리부를 따라 형성된 복수의 Ag 패턴과, 상기 PCB 내에 인쇄되어 있는 신호라인을 통해 상기 Ag 패턴과 전기적으로 연결되어진 채 일측은 PCB에 고정되고, 그 타측은 중앙부를 향하도록 배열된 복수의 프로브 니들(probe needle)로 구성된다.

따라서, 상기 프로브 카드를 이용한 EDS 테스트 작업은 다음과 같다.

즉, 테스트하고자 하는 반도체 칩이 프로브 카드의 중앙부에 놓이도록 반도체 칩을 프로브 카드와 테스터기 사이에 위치 정렬하면, 테스터기에서 발생된신호(signal)가 Ag 패턴을 통해 프로브 니들에 전달되게 되고, 이 니들이 반도체 칩 상의 프로빙 패드(probing pad) 상에 접촉되어 칩 내부로 전달되는 방식으로 테스트 작업이 이루어지게 된다.

그러나, 상기 구조를 가지도록 프로브 카드를 설계할 경우에는 테스트 작업시 다음과 같은 몇가지의 문제가 발생된다.

프로브 카드는 PCB 중앙에 하나의 홀을 형성하여 테스트하고자 하는 칩의 정확한 패드 위치에 해당하는 니들을 연결하여 제작한다. 프로브 카드는 하나의 칩만을 프로빙하기 위한 싱글 타입(10)(도 1참고)과, 서로 인접하고 있는 4개의 칩(또는 8개의 칩, 16개의 칩등)과 같이 다수의 칩을 동시에 프로빙하기 위한 다para 타입(20)(도 2 참고)이 있다.

하지만, 기존의 프로빙 카드는 서로 인접하지 않은 복수개의 칩들을 테스트 하기 위해서는 싱글 타입의 프로브 카드를 가지고 프로빙하고자 하는 칩들을 일일이 프로빙해야 하기 때문에, 웨이퍼 테스트 시간이 증가하며, 물량에 따른 설비 소요대수가 증가된다는 문제점을 갖고 있다.

본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 그 목적은 인접하지 않은 칩들을 동시에 프로빙할 수 있는 새로운 형태의 반도체 칩 테스트용 프로브 카드를 제공하는데 있다.

도 1은 일반적인 싱글 타입의 프로브 카드를 보여주는 도면;

도 2는 일반적인 4 para 타입의 프로브 카드를 보여주는 도면;

도 3은 본 발명의 바람직한 실시예에 따른 반도체 칩 테스트용 프로브 카드의 평면도;

도 4는 본 발명의 바람직한 실시예에 따른 반도체 칩 테스트용 프로브 카드의 측면도;

도 5는 도 3에 도시된 프로브 카드를 이용하여 테스트하고자 하는 5개의 칩 위치를 보여주는 웨이퍼 평면도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

110 : 인쇄회로기판

112 : 홀

114 :니들

118 : 콘택 패드

120 : 보강 가이드

상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 칩 테스트용프로브 카드는, 원판형상의 인쇄회로기판과; 상기 인쇄회로기판 상면의 가장자리부를 따라 형성된 그리고 포고핀에 접속되는 복수개의 콘택 패드들과, 상기 인쇄회로기판의 일면에서 에폭시에 의해 고정되는 니들(needle)을 포함하되; 상기 인쇄회로기판은 프로빙하고자 하는 칩이 각각 위치하는 다수의 홀들을 갖으며, 상기 니들은 상기 홀 각각에 위치한 칩의 본딩 패드들과 연결되도록 상기 홀 주위에 설치된다.

본 발명의 실시예에 따르면, 상기 홀들은 테스트하고자 하는 칩들과 대응되게 상기 인쇄회로기판상에 형성되며, 이들 홀들은 서로 인접하지 않고 이격되어 위치된다. 본 발명의 실싱예에 따르면, 상기 프로브 카드는 프로빙시 인쇄회로기판의 휨현상을 방지하기 위하여 상기 인쇄회로기판에 설치되는 보강 가이드를 더 구비할 수 있다.

예컨대, 본 발명의 실시예들은 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어 지는 것으로 해석되어져서는 안 된다. 본 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다.

이하, 본 발명의 실시예를 첨부된 도면 도 3 내지 도 5에 의거하여 상세히 설명한다. 또, 상기 도면들에서 동일한 기능을 수행하는 구성 요소에 대해서는 동일한 참조 번호를 병기한다.

도 3 내지 도 4는 본 발명의 실시예에 따른 반도체 칩 테스트용 프로브 카드의 평면도 및 측면도이다.

도 3 및 도 4에 도시된 바와 같이, 본 발명에 의한 프로브 카드(100)는 동시에 인접하지 않은 칩들을 프로빙할 수 있는 것으로, 그 구성은 다음과 같다. 인쇄회로기판(110)은 절연성의 신호층과 고전선의 접지층이 다층으로 적층된 원판형상으로 이루어진다. 본 실시예에 따른 프로브 카드(100)는 도 5에 표시된 빗금친 5개의 웨이퍼 칩(a)들을 샘플 테스트하기 위한 것으로, 상기 인쇄회로기판(110)은 상기 빗금친 5개의 칩들과 대응되는 위치에 5개의 홀(112)을 갖는다. 이 홀(112)들 주위에는 반도체 칩의 본딩 패드와 연결되는 니들(needle)(114)이 장착된다. 상기 니들(114)은 에폭시 수지(116)에 의해 상기 인쇄회로기판(110)에 고정된다. 상기 인쇄회로기판(110)의 가장자리 부근에는 포고핀들에 접속되는 복수개의 콘택 패드(118)들이 형성되어 있다. 상기 니들(114)의 일단은 테스트를 위한 반도체 칩의 본딩 패드들과 연결되며, 상기 고정된 단위 니들(114)은 배선을 통해 인쇄회로기판(110)의 내부 배선에 의하여 인쇄회로기판(110)가장자리에 위치한 콘택 패드(118)들과 각각 연결된다. 예컨대, 상기 홀(112)의 위치는 프로빙하고자 하는 칩들의 위치에 따라 변경될 수 있음이다.

한편, 상기 인쇄회로기판상에는 휨방지를 위하여 다수의 보강 가이드(120)를 설치하였다.

이와 같이, 본 발명의 실시에에 따른 프로브 카드는 서로 비인접한 5개의 반도체 칩들을 동시에 프로빙할 수 있는 것이다.

이상에서, 본 발명에 따른 프로브 카드의 구성 및 작용을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.

이와 같은 본 발명에 의하면, 프로브 카드의 구조를 개선하여 웨이퍼 칩의 전기적 특성을 테스트할 때 , 비인접한 칩들을 동시에 프로빙할 수 있어, 웨이퍼 테스트시 소요되는 시간을 감축할 수 있는 이점이 있다.

Claims (4)

1. 반도체 칩 테스트용 프로브 카드에 있어서:

   원판형상의 인쇄회로기판과;

   상기 인쇄회로기판 상면의 가장자리부를 따라 형성된 그리고 포고핀에 접속되는 복수개의 콘택 패드들과,

   상기 인쇄회로기판의 일면에서 에폭시에 의해 고정되는 니들(needle)을 포함하되;

   상기 인쇄회로기판은 프로빙하고자 하는 칩이 각각 위치하는 다수의 홀들을 갖으며,

   상기 니들은 상기 홀 각각에 위치한 칩의 본딩 패드들과 연결되도록 상기 홀 주위에 설치되어, 동시에 다수의 칩을 병렬로 프로빙 할 수 있는 것을 특징으로 하는 반도체 칩 테스트용 프로브 카드.
2. 제 1 항에 있어서,

   상기 홀들은 테스트하고자 하는 칩들과 대응되게 상기 인쇄회로기판상에 형성되는 것을 특징으로 하는 반도체 칩 테스트용 프로브 카드.
3. 제 1 항에 있어서,

   상기 홀들은 서로 인접하지 않고 이격되어 있는 것을 특징으로 하는 반도체칩 테스트용 프로브 카드.
4. 제 1 항에 있어서,

   상기 프로브 카드는 프로빙시 인쇄회로기판의 휨현상을 방지하기 위하여 상기 인쇄회로기판에 설치되는 보강 가이드를 더 포함하는 것을 특징으로 하는 반도체 칩 테스트용 프로브 카드.