KR20040038141A - 화학적기계연마 공정에서의 연마 종점 검출 방법 - Google Patents

화학적기계연마 공정에서의 연마 종점 검출 방법 Download PDF

Info

Publication number
KR20040038141A
KR20040038141A KR1020020067020A KR20020067020A KR20040038141A KR 20040038141 A KR20040038141 A KR 20040038141A KR 1020020067020 A KR1020020067020 A KR 1020020067020A KR 20020067020 A KR20020067020 A KR 20020067020A KR 20040038141 A KR20040038141 A KR 20040038141A
Authority
KR
South Korea
Prior art keywords
polishing
oxide film
end point
chemical mechanical
mechanical polishing
Prior art date
Application number
KR1020020067020A
Other languages
English (en)
Inventor
윤일영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020067020A priority Critical patent/KR20040038141A/ko
Publication of KR20040038141A publication Critical patent/KR20040038141A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 화학적기계연마 공정에서의 연마 종점 검출 방법을 개시한다. 개시된 본 발명은, STI(Shallow trench isolation) 공정을 이용한 소자분리 공정에서 트렌치 매립 산화막의 화학적기계연마(Chemical mechanical polishing)시의 연마 종점을 검출하는 방법에 있어서, 상기 트렌치 매립 산화막의 연마를 실리카 계열의 슬러리를 이용하여 수행하면서, 산화막의 연마시에 발생되는 열량과 트렌치 식각시의 식각 장벽으로 사용된 질화막의 노출 시점에서의 산화막과 질화막의 연마시에 발생되는 열량 차이를 비교하여 연마 종점을 검출하는 것을 특징으로 한다. 본 발명에 따르면 실리카 계열의 슬러리를 이용하여 트렌치 매립 산화막을 연마할때 발생되는 열량과 상기 트렌치 매립 산화막과 질화막을 동시에 연마할때 발생되는 열량의 차이를 통해 비교적 용이하고 정확하게 연마 종점을 검출할 수 있다.

Description

화학적기계연마 공정에서의 연마 종점 검출 방법{Method for detecting polishing end point in chemical mechanical polishing process}
본 발명은 화학적기계연마 공정에서의 연마 종점 검출 방법에 관한 것으로, 보다 상세하게는, STI 공정을 이용한 소자분리 공정에서 트렌치 매립 산화막의 화학적기계연마에서의 연마 종점을 검출하기 위한 방법에 관한 것이다.
반도체 소자의 고속화 및 고집적화가 급속하게 진행됨에 따라 패턴의 미세화 및 패턴 칫수의 고정밀화에 대한 요구가 점점 높아지고 있다. 이러한 요구는 소자 영역에 형성되는 패턴은 물론 상대적으로 넓은 영역을 차지하는 소자분리막에도 적용된다. 이것은 소자 영역의 폭이 감소되고 있는 추세에서 상대적으로 소자 영역의 폭을 증가시키기 위해서는 소자분리 영역의 폭을 감소시켜야만 하기 때문이다.
여기서, 상기 소자분리막은 로코스(LOCOS) 공정에 의해 형성되어져 왔는데, 상기 로코스 공정에 의한 소자분리막은 그 가장자리 부분에서 새부리 형상의 버즈-빅(bird's-beak)이 발생되기 때문에 소자분리막의 면적을 증대시키면서 누설전류를 발생시키는 단점이 있다.
따라서, 상기 로코스 공정 대신에 얕은 접합 소자분리(Shallow Trench Isolation : 이하, STI) 공정을 이용한 소자분리막 형성방법이 제안되었고, 현재 대부분의 반도체 소자는 상기 STI 공정을 적용해서 소자분리막을 형성하고 있으며, 이러한 STI 공정을 이용한 소자분리막 형성방법은 다음과 같이 진행된다.
먼저, 기판 상에 패드산화막과 패드질화막을 차례로 형성하고, 상기 막들을 패터닝하여 소자분리 영역에 해당하는 기판 부분을 노출시킨다.
그런다음, 상기 노출된 기판 영역을 식각하여 소정 깊이의 트렌치를 형성하고, 이어서, 상기 트렌치를 매립하도록 기판의 전 영역 상에 트렌치 매립 산화막(이하, HDP 산화막)을 증착한다.
다음으로, 화학적기계연마(Chemical Mechanical Polishing) 공정에 따라 상기 패드질화막의 표면이 노출되도록 HDP 산화막을 연마하고, 이를 통해, 기판의 소자분리 영역에 트렌치형의 소자분리막을 형성한다.
이후, 상기 패터닝된 패드질화막, 패드산화막 및 기판 표면에 노출된 매립 산화막을 제거한다.
한편, 상기 HDP 산화막의 화학적기계연마 공정은 그 연마 종점의 제어가 매우 중요하다. 종래의 화학적기계연마 공정에서의 종점 검출 방법은 선행 웨이퍼를 일정한 시간 동안 연마한 후 두께를 측정하여 종점 검출을 위한 연마 시간을 결정한다. 이 후로, 다른 웨이퍼들에 상기 연마 시간 동안 연마 공정을 수행한다.
그러나, STI 공정에서의 연마 종점을 검출하기 위하여 상기와 같이 선행 웨이퍼를 연마하여 연마 시간을 결정하고, 상기 연마 시간을 다른 웨이퍼들에 적용하는 방법은 공정의 진행시간이 많이 소요되어 생산성이 감소한다는 문제점을 야기시킨다. 또한, 상기 연마 시간을 다른 웨이퍼들에 일률적으로 적용할 경우에는 연마 공정을 일정시간 진행함에 따른 연마패드의 에이징(aging) 효과로 인한 연마율의 변화, CMP 장비의 헤드(Head)에 따른 연마율 차이 및 웨이퍼 자체의 두께 차이로 인하여 상기 연마 공정을 정확한 연마 종점까지 진행할 수 없다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 연마 종점을 용이하면서 정확하게 검출할 수 있는 STI 공정에서의 연마 종점 검출 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1b는 STI 공정에서의 HDP 산화막의 화학적기계연마시의 연마 종점 검출 방법을 설명하기 위한 단면도
-도면의 주요 부분에 대한 부호의 설명-
1 : 반도체 기판 2 : 패드산화막
3 : 패드질화막 4 : 트렌치
5 : HDP 산화막 6 : 소자분리막
상기와 같은 목적을 달성하기 위한 본 발명은 STI(Shallow trench isolati- on) 공정을 이용한 소자분리 공정에서 트렌치 매립 산화막의 화학적기계연마(Chemi -cal mechanical polishing)시의 연마 종점을 검출하는 방법에 있어서, 상기 트렌치 매립 산화막의 연마를 실리카 계열의 슬러리를 이용하여 수행하면서, 산화막의연마시에 발생되는 열량과 트렌치 식각시의 식각 장벽으로 사용된 질화막의 노출 시점에서의 산화막과 질화막의 연마시에 발생되는 열량 차이를 비교하여 연마 종점을 검출하는 것을 특징으로 하는 화학적기계연마 공정에서의 연마 종점 검출 방법을 제공한다.
본 발명에 따르면 실리카 계열의 슬러리를 이용하여 트렌치 매립 산화막을 연마할때 발생되는 열량과 상기 트렌치 매립 산화막과 질화막을 동시에 연마할때 발생되는 열량의 차이를 이용하여 비교적 용이하고 정확하게 연마 종점을 검출할 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1a 내지 1b는 STI 공정에서의 HDP 산화막의 화학적기계연마시의 연마 종점 검출을 위한 본 발명의 실시예에 따른 화학적기계연마 공정에서의 연마 종점 검출 방법을 설명하기 위한 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판(1) 상에 패드산화막(2)과 패드질화막(3)을 차례로 형성하고, 상기 패드질화막(3)과 패드산화막(2)을 패터닝하여 소자분리 영역을 한정하는 기판(1) 부분을 노출시킨다.
그런다음, 상기 패드질화막(3)을 식각장벽으로 이용하여 노출된 기판(1) 영역을 식각하여 소정 깊이의 트렌치(4)를 형성하고, 이어서, 상기 트렌치(4)를 매립하도록 기판 결과물 상에 HDP 산화막(5)을 증착한다.
다음으로, 도 1b에 도시된 바와 같이, 상기 HDP 산화막에 실리카 계열의 슬러리를 이용한 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP) 공정에 따라 상기 패드질화막의 표면이 노출되도록 HDP 산화막을 연마하고, 이를 통해, 기판의 소자분리 영역에 트렌치형의 소자분리막(6)을 형성한다. 이후, 상기 패터닝된 패드질화막, 패드산화막 및 기판 표면에 노출된 HDP 산화막을 제거한다.
여기서, 상기 실리카 계열의 슬러리를 사용하여 상기 HDP 산화막을 연마하는 과정에서는 SiO2가 2H2O와 결합하여 다음의 식 1과 같은 열량이 발생한다.
ΔHf= －216 ㎉ / mole ㆍㆍㆍ(식1)
상기 슬러리에 사용될 수 있는 연마 입자는 SiO2, CeO2및 ZrO로 이루어진 그룹에서 선택할 수 있다.
한편, 상기 HDP 산화막의 연마시에 발생되는 열량은 상기 트렌치 형성시에 식각 장벽으로 사용된 패드질화막의 노출 시점에서의 상기 HDP 산화막과 질화막의 연마시에 발생되는 열량과 차이를 가지게 된다.
따라서, 상기 HDP 산화막의 연마시 패드질화막의 노출 시점에서 발생된 열량 변화를 간단한 온도 검출(Detector)장치로 감지하여 연마 종점을 검출할 수 있으므로 과도 연마(Overpolishing)를 방지할 수 있다.
이상에서와 같이, 본 발명은 HDP 산화막을 연마할때 발생되는 열량과 상기 HDP 산화막과 패드질화막을 동시에 연마할때 발생되는 열량의 차이를 이용하여 비교적 용이하고 정확하게 연마 종점을 검출할 수 있기 때문에 화학적기계연마 공정의 신뢰성을 높여 소자의 특성 및 제조수율을 향상시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시 할 수 있다.

Claims (1)

  1. STI(Shallow trench isolation) 공정을 이용한 소자분리 공정에서 트렌치 매립 산화막의 화학적기계연마(Chemical mechanical polishing)시의 연마 종점을 검출하는 방법에 있어서,
    상기 트렌치 매립 산화막의 연마를 실리카 계열의 슬러리를 이용하여 수행하면서, 산화막의 연마시에 발생되는 열량과 트렌치 식각시의 식각 장벽으로 사용된 질화막의 노출 시점에서의 산화막과 질화막의 연마시에 발생되는 열량 차이를 비교하여 연마 종점을 검출하는 것을 특징으로 하는 화학적기계연마 공정에서의 연마 종점 검출 방법.
KR1020020067020A 2002-10-31 2002-10-31 화학적기계연마 공정에서의 연마 종점 검출 방법 KR20040038141A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020067020A KR20040038141A (ko) 2002-10-31 2002-10-31 화학적기계연마 공정에서의 연마 종점 검출 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020067020A KR20040038141A (ko) 2002-10-31 2002-10-31 화학적기계연마 공정에서의 연마 종점 검출 방법

Publications (1)

Publication Number Publication Date
KR20040038141A true KR20040038141A (ko) 2004-05-08

Family

ID=37336389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020067020A KR20040038141A (ko) 2002-10-31 2002-10-31 화학적기계연마 공정에서의 연마 종점 검출 방법

Country Status (1)

Country Link
KR (1) KR20040038141A (ko)

Similar Documents

Publication Publication Date Title
US5923993A (en) Method for fabricating dishing free shallow isolation trenches
CN100580902C (zh) 半导体器件的制造方法
US6159822A (en) Self-planarized shallow trench isolation
US5811345A (en) Planarization of shallow- trench- isolation without chemical mechanical polishing
JPH0936073A (ja) 半導体装置の製造方法
KR20010060349A (ko) 반도체 장치 및 그 제조 방법
US6673635B1 (en) Method for alignment mark formation for a shallow trench isolation process
US6171929B1 (en) Shallow trench isolator via non-critical chemical mechanical polishing
US5925575A (en) Dry etching endpoint procedure to protect against photolithographic misalignments
CN1232290A (zh) 避免碟形凹陷的浅沟槽隔离方法
KR100225550B1 (ko) 폴리쉬에 의한 평탄화공정을 포함하는 전자장치의 제조방법
CN114823449A (zh) 半导体工艺中对准标记的形成方法
US6060394A (en) Method for forming shallow trench isolation with global planarization
US7045434B2 (en) Semiconductor device and method for manufacturing the same
US6667222B1 (en) Method to combine zero-etch and STI-etch processes into one process
KR20040038141A (ko) 화학적기계연마 공정에서의 연마 종점 검출 방법
KR20020085390A (ko) 트랜치 소자분리 방법
US6586814B1 (en) Etch resistant shallow trench isolation in a semiconductor wafer
Badenes et al. A New Dummy‐Free Shallow Trench Isolation Concept for Mixed‐Signal Applications
KR100517556B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20040000136A (ko) 얕은 접합 소자분리 공정에서의 화학적기계연마 종점 검출방법
KR100558042B1 (ko) 반도체 소자의 제조 방법
KR100587035B1 (ko) 반도체 웨이퍼의 정렬마크 형성방법
KR100292387B1 (ko) 반도체소자분리를위한트랜치제조방법
KR20050012584A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination