KR20040030886A

KR20040030886A - 데이터 검출 방법, 장치 및 이를 포함하는 국부 프로브데이터 저장 디바이스

Info

Publication number: KR20040030886A
Application number: KR10-2004-7001443A
Authority: KR
Inventors: 바흐톨드피터; 비니그게르드케이; 체루비니지오바니; 돌라키아아제이; 두리그우르스티; 엘레프테리오우에반젤로스에스; 로엘리게르테오도르더블유; 베티게르피터
Original assignee: 인터내셔널 비지네스 머신즈 코포레이션
Priority date: 2001-09-03
Filing date: 2002-07-19
Publication date: 2004-04-09
Also published as: EP1449210B1; US7109905B2; US20050066107A1; KR100554823B1; WO2003021592A8; WO2003021592A3; DE60203055T2; DE60203055D1; EP1449210A2; WO2003021592A2; JP2005521185A; CN100524487C; CN1547743A; JP4099144B2

Abstract

본 발명은 국부 프로브 데이터 저장 디바이스 내의 판독 센서에 의해서 생성된 센서 신호 내의 데이터를 검출하는 장치에 관한 것이며, 이 장치는 상기 센서 신호의 값을 상기 센서 신호의 후속하는 값으로부터 감산하여 터너리 차분 신호(ternary differnce signal)를 생성하는 차분기(differentiator)와, 상기 차분기에 접속되어 상기 차분 신호를 상기 검출된 데이터를 표시하는 이진 출력 신호로 변환하는 변환기를 포함한다. 또한, 이러한 장치를 포함하는 국부 프로브 데이터 저장 디바이스가 기술된다.

Description

데이터 검출 방법, 장치 및 이를 포함하는 국부 프로브 데이터 저장 디바이스{DATA DETECTION FOR LOCAL PROBE DATA STORAGE DEVICES}

국부 프로브 저장 디바이스의 실례는 "The "Millipede"-More than one thousand tips for future AFM data storage", P. Vettiger et al, IBM Journal of Research and Development. Vol.44 No.3. May 2000에 개시되어 있다. 밀리피드 디바이스(Millipede device)는 열저항 센서 프로브들의 어레이를 포함한다. 이러한 어레이는 표면 시각화 및 데이터 저장과 같은 애플리케이션에서의 표면의 토포그래피(topography)의 검출 시에 사용된다. 데이터 저장 애플리케이션에서, 표면 토포그래피에 기록된 데이터는 표면 위에서 열저항 센서를 이동시켜서 센서와 표면 간의 거리가 변함에 따라서 센서와 표면 간의 열전도도를 검출함으로써 판독될 수 있다. Vettiger 등의 참조 문헌에서 기술된 바와 같이, 밀리피드 디바이스는 실리콘 기판 상에 제조된 2 차원 어레이의 캔틸레버 센서(cantilever sensor)들을 포함한다. 각 캔틸레버의 하나의 단부는 기판에 부착된다. 나머지 단부는 저항성 가열 요소 및 외부 방향으로 향해 있는 팁(tip)을 운반한다. 각 캔틸레버는 행 도전체 및 열 도전체를 통해서 어드레스가능하다. 행 도전체 및 열 도전체는 각 캔틸레버를 통해서 전류를 선택적으로 통과시켜서 그 상에 있는 가열 요소를 가열한다. 판독 동작 및 기록 동작 시에, 어레이의 팁들은 평면 기판 상에서 운반되는 폴리머 막 저장 표면을 포함하는 저장 매체로 이동하며 접촉한다.

각 팁을 통해서 폴리머 막으로 국부 압력을 인가하고 이 폴리머 막을 국부적으로 변형시켜서 그 내부에 홈 또는 피트(pit)를 남기도록 충분한 레벨로 대응하는 행 도전체 및 열 도전체를 통해서 데이터 신호를 인가함으로써 각 팁을 선택적으로 가열함으로써 데이터가 저장 매체에 기록된다.

각 가열 요소는 온도에 의존하는 저항을 가지고 있기 때문에 열적 판독 센서를 제공한다. 데이터 판독 동작 동안, 가열 신호가 어레이 내의 각 행에 순차적으로 인가된다. 가열 신호는 선택된 행 내의 모든 가열 요소를 가열하지만 막을 변형하기에는 불충분한 온도까지 가열한다. 가열 요소와 표면 간의 열전도도는 가열 요소와 표면 간의 거리에 따라서 변한다. 어레이가 표면에 걸쳐서 스캐닝되면서 팀이 피트 내부로 이동할 때에, 해당 가열 요소와 저장 매체 간의 거리는 감소된다. 이 가열 요소와 표면 간의 매체는 가열 요소와 저장 표면 사이에서 열을 전달한다. 각 가열 요소와 표면 간의 열 전달은 해당 팁이 피트 내부로 이동할 때에 보다 효율적이다. 가열 요소의 온도 및 저항은 감소된다. 각 행의 연속적으로 열을 받고 있는 가열 요소의 온도 변화는 병렬로 모니터링될 수 있으며 이로써 기록된 비트의 검출을 용이하게 한다. 이러한 검출과 연관된 문제는 가열 요소로부터 수신된 신호가 원하지 않는 오프셋을 포함할 수 있다는 것이다. 이러한 검출과 관련된 다른 문제는 가열 요소로부터 수신된 신호가 잡음 성분을 포함할 수 있다는 것이다. 가열 요소로부터 수신된 신호의 이러한 바람직하지 않는 특성은 비트 복구를 방해할 수 있다. 따라서, 이러한 문제를 해결할 수 있는 검출 방법 및 장치를 제공하는 것이 바람직하다.

발명의 개요

본 발명에 따라서, 국부 프로브 데이터 저장 디바이스에서 판독 센서에 의해서 생성되는 센서 신호 내의 데이터를 검출하는 장치가 제공되며, 이 장치는 센서 신호의 값을 이 센서 신호의 후속하는 값으로부터 감산하여 터너리 차분 신호(ternary differnce signal)를 생성하는 차분기(differentiator)와, 상기 차분기에 접속되어 상기 차분 신호를 검출된 데이터를 표시하는 이진 출력 신호로 변환하는 변환기를 포함한다. 이 장치에 의해서 유리하게는 센서 신호의 오프셋이 데이터의 복구를 방해하지 않게 된다. 상기 차분기는 고역 통과 필터로서 효과적으로 기능한다.

저역 통과 필터가 상기 차분기에 접속되어 상기 센서 신호가 상기 차분기에 도달하기 이전에 상기 센서 신호를 필터링한다. 이로써 유리하게는 입력에서 차분기로 원하지 않는 고주파수 잡음 성분이 전달되지 않는다.

본 발명의 특히 바람직한 실시예에서, 감산기가 상기 저역 통과 필터에 접속되어 상기 센서 신호가 상기 저역 통과 필터에 도달하기 이전에 상기 센서 신호로부터 기준 센서로부터 생성된 기준 신호를 감산한다. 이로써 유리하게는 저역 통과 필터로의 입력에서 동적 범위 요구 정도가 감소된다.

단순성의 차원에서 특히 바람직한 본 발명의 실시예에서, 상기 차분기는 상기 센서 신호의 후속하는 값으로부터 감산될 상기 센서 신호의 값을 저장하는 메모리와, 상기 메모리에 접속되어 상기 후속하는 값으로부터 상기 메모리 내에 저장된 센서 신호의 값을 감산하여 터너리 차분 신호를 생성하는 감산기를 포함한다. 보다 더 단순한 구조를 위해서, 상기 감산기는 바람직하게는 상기 메모리 내에 저장된 센서 신호의 값을 반전시켜서 반전된 값을 생성하는 반전기(inverter)와 상기 반전기에 접속되어 상기 반전된 값을 상기 센서 신호의 후속하는 값에 가산하여 터너리 차분 신호를 생성하는 가산기를 포함한다.

상기 변환기는 상기 터너리 차분 신호의 양끝값을 상기 이진 출력 신호의 제 1 값으로 변환하며 상기 터너니 차분 신호의 중간 값을 상기 이진 출력 신호의 제 2 값으로 변환한다. 보다 더 단순한 구조를 위해서, 상기 변환기는 바람직하게는 상기 터너리 차분 신호의 샘플 값에 의존하는 기울기(slope)를 갖는 램프(ramp)를 생성하는 적분기와 상기 적분기에 접속되어 상기 램프가 사전설정된 임계 레벨에 도달하기 위해서 취해진 시간에 의존하여 이진 출력 신호를 결정하는 카운터를 포함한다.

본 발명은 저장 표면, 상기 저장 표면에 평행한 면에서 상기 저장 표면에 대해서 이동가능하여 상기 저장 표면의 토포그래피 피처의 형태로 상기 표면 내에저장된 데이터에 의존하여 센서 신호를 생성하는 판독 센서, 상기 판독 센서에 접속되어 상기 판독 센서가 상기 저장 표면에 대해서 이동할 때에 상기 판독 센서에 의해서 생성된 센서 신호 내의 데이터를 검출하는 상술된 바와 같은 장치를 포함하는 국부 프로브 데이터 저장 디바이스로 확장될 수 있다.

본 발명은 저장 표면에 평행한 면에서 상기 저장 표면에 대해서 이동가능하여 상기 저장 표면의 토포그래피 피처의 형태로 상기 표면 내에 저장된 데이터에 의존하여 센서 신호를 생성하는 판독 센서, 상기 표면 내의 기준점에 의존하여 기준 신호를 생성하는 기준 센서, 상기 판독 센서 및 상기 기준 센서에 접속되어 상기 판독 센서가 상기 저장 표면에 대해서 이동할 때에 상기 판독 센서에 의해서 생성된 센서 신호 내의 데이터를 검출하는 청구항 3에 종속되는 임의의 항에서 청구된 장치를 포함하는 국부 프로브 데이터 저장 디바이스로 확장될 수 있다.

바람직하게는, 본 발명을 구현하는 국부 프로브 저장 디바이스는 저장 표면 상에 기록될 데이터를 사전코딩하는 사전코딩기(a precoder)를 더 포함하며, 상기 사전 코딩기는 기록될 입력 비트의 값과 입력 비트 스트림의 선행하는 비트에 대응하는 배타적 논리합 게이트(exclusive or gate)의 출력값에 의존하여서 저장 표면 상에 기록될 입력 비트 스트림의 각 비트에 대해서 결정된 출력을 갖는 배타적 논리합 게이트를 포함한다.

본 발명의 다른 측면에서, 국부 프로브 데이터 저장 디바이스 내의 판독 센서에 의해서 생성된 센서 신호 내의 데이터를 검출하는 방법이 제공되며, 이 방법은 차분기를 사용하여 센서 신호의 값을 이 센서 신호의 후속하는 값으로부터 감산하여 터너리 차분 신호를 생성하는 단계와, 상기 차분기에 접속된 변환기를 사용하여 상기 차분 신호를 검출된 데이터를 표시하는 이진 출력 신호로 변환하는 단계를 포함한다.

본 발명의 바람직한 실시예들이 첨부 도면을 참조하여 오직 예시적으로 설명될 것이다.

본 발명은 국부 프로브 저장 디바이스(local probe storage device)에서 데이터를 검출하는 방법 및 장치에 관한 것이다.

도 1은 국부 프로브 데이터 저장 디바이스의 실례의 단순화된 평편도,

도 2는 상기 디바이스의 센서의 단순화된 회로도,

도 3은 상기 센서의 노턴 등가 회로(Norton equivalent circuit)의 도면,

도 4는 상기 센서를 위한 검출 채널의 실례의 블록도,

도 5는 상기 검출 채널을 위한 저역 통과 필터의 블록도,

도 6은 상기 검출 채널을 위한 고역 통과 필터의 블록도,

도 7은 상기 검출 채널을 위한 아날로그 대 디지털 변환기의 블록도,

도 8은 상기 검출 채널의 상세한 도면,

도 9는 상기 검출 채널의 수정 실시예의 상세한 블록도,

도 10은 사전코딩이 사용되는 검출 채널의 블록도,

도 11은 도 10의 검출 채널을 위한 사전코딩기의 블록도,

도 12는 상기 디바이스를 위한 센서 회로의 단순화된 블록도,

도 13은 상기 디바이스를 위한 다른 센서 회로의 단순화된 블록도,

도 14는 도 13의 센서 회로의 전치증폭기의 입력 특성의 그래프,

도 15는 CMOS로 구현되는 전치증폭기의 실례의 회로도,

도 16은 CMOS로 구현되는 저역 통과 필터의 실례의 회로도,

도 17은 CMOS로 구현되는 저역 통과 필터의 다른 실례의 회로도,

도 18은 저역 통과 필터의 다른 실례의 블록도,

도 19는 고역 통과 필터의 다른 실례의 블록도,

도 20는 CMOS로 구현되는 고역 통과 필터의 메모리 스테이지 및 반전기의 회로도,

도 21은 아날로그 대 디지털 변환기의 실례의 블록도,

도 22는 도 21에 도시된 아날로그 대 대 디지털 변환기의 구현의 블록도,

도 23은 아날로그 대 디지털 변환기의 다른 실례의 블록도,

도 24는 검출 채널의 실례의 블록도,

도 25는 검출 채널의 다른 실례의 블록도,

도 26은 검출 채널의 실례의 회로도.

도 1에서, 국부 프로브 데이터 저장 디바이스의 실례는 실리콘 기판 상에 배치된 캔틸레버 센서(10)의 2 차원 어레이를 포함한다. 행 도전체(30) 및 열 도전체(40)는 기판 상에 배치된다. 각 센서(10)는 행 도전체(30) 및 열 도전체(40)의 상이한 조합에 의해서 어드레스된다. 센서(10)들의 각 열과 관련된 한 쌍의 행도전체가 있으며 센서(10)들의 각 행과 관련된 하나의 행 도전체가 있다. 각 센서(10)는 70 마이크로미터의 길이와 1 마이크로미터의 두께를 갖는 실리콘 캔틸레버 구조물을 포함한다. 이 캔틸레버의 림(limb)은 그의 말단부에서 기판에 고정된다. 캔틸레버의 선단(apex)은 기판에 대해서 수직 방향으로 자유롭게 이동할 수 있다. 캔틸레버는 그의 선단에서 저항성 가열 요소 및 기판으로부터 떨어져서 대향하는 실리콘 팁을 운반한다. 캔틸레버의 림은 강하게 도핑되어 도전성 전류 경로를 제공한다. 가열 요소는 캔틸레버의 선단을 보다 약하게 도핑함으로써 형성되고 이로써 캔틸레버를 통한 전류 흐름에 증가된 전기 저항 영역을 도입한다. 캔틸레버를 통한 전류 경로는 해당 행 도전체 및 해당 열 도전체 간에서 연장된다. 열 도전체 중 하나는 중간의 다이오드 D를 통해서 캔틸레버에 접속된다. 구체적으로 말하자면, 다이오드 D의 캐소드는 열 도전체에 접속된다. 다른 열 도전체는 구동 회로(60)를 통해서 캔틸레버에 접속된다. 다이오드 D의 애노드 및 구동 회로(60)로의 입력은 가열 요소를 통해서 대응하는 행 도전체에 접속된다. 행 도전체(30), 열 도전체(40), 다이오드 D, 구동 회로(60)는 기판 상에 배치된다. 캔틸레버는 기판으로부터 떨어져 있는 팁을 탄력적으로 바이어싱하도록 사전 응력이 가해진다.

동작 시에, 40nm의 두께를 갖는 PMMA(폴리메틸메타크릴레이트)와 같은 폴리머 층의 형태로 된 평면 저장 매체(70)를 팁이 누는다. 폴리머 층은 실리콘 기판에 의해서 운반된다.

팁을 통해서 폴리머 층(70)에 국부 압력을 인가하고 대응하는 행 도전체(30)에서 대응하는 열 도전체(40)로 캔틸레버를 통해 기록 전류를 통과시킴으로써 팁을 가열함으로써 데이터가 저장 매체에 기록된다. 캔틸레버를 통해서 전류가 통과되면 가열 요소가 가열된다. 열 에너지는 가열 요소로부터 열전도도로 인해서 팁으로 전달된다. 폴리머 층(70)을 국부적으로 변형시켜서 그 내부에 직경 40nm의 피트(20)를 남기도록 충분한 레벨로 팁을 가열하도록 기록 전류가 선택된다. 가령, PMMA 막의 국부적 변형은 700 ℃ 크기의 온도에서 팁을 가열함으로써 성취될 수 있다.

가열 요소는 온도에 의존하는 저항을 가지고 있기 때문에 열적 판독 센서를 제공한다. 데이터 판독 동작 시에, 가열 전류는 캔틸레버를 통해서 해당 행 도전체(30)에서 해당 열 도전체(40)로 흐른다. 따라서, 가열 요소는 다시 가열되지만 이번에는 폴리머 층(70)을 변형시키기에는 충분하지 않는 온도까지만 가열된다. 400 ℃의 크기의 판독 온도는 가령 PMMA 막을 변형하기에는 불충분하지만 허용가능한 판독 성능을 성취할 수 있다. 가열 요소와 폴리머 층(70) 간의 열전도도는 가열 요소와 폴리머 층(70) 간의 거리에 따라서 변한다. 어레이가 폴리머 층을 걸쳐서 스캐닝되면서 팁이 피트(20) 내부로 이동할 때에, 가열 요소와 폴리머 층 간의 거리는 감소된다. 가열 요소와 폴리머 층 간의 매체는 가열 요소와 폴리머 층 간에서 열을 전달한다. 가열 요소와 폴리머 층 간의 열 전달은 팁이 피트(20) 내부로 이동할 때에 보다 효율적이다. 이로써, 가열 요소의 온도 및 저항은 감소된다. 연속적으로 열을 받는 가열 요소의 온도 변화는 모니터링될 수 있으며 이로써 기록된 비트의 검출을 용이하게 한다.

전술한 가열 전류는 가열 전압 펄스를 해당 행 도전체(30)에 인가함으로써 생성될 수 있ㄷ. 따라서, 가열 전류는 가열 전압 펄스가 인가되는 행 도전체(30)에 접속된 각 센서(10)를 통해서 흐른다. 이로써, 어레이의 해당 행 내의 모든 가열 요소는 가열된다. 이어서, 기록된 데이터가 가열된 행의 센서들로부터 병렬로 판독된다. 이로써, 어레이의 각 행은 멀티플렉싱 방식에 따라서 순차적으로 판독된다.

각 팁이 폴리머 층(70)의 해당 필드(80)를 걸쳐서 스캐닝될 수 있도록 어레이는 폴리머 층(70)에 평행한 면(70) 내의 폴리머 층에 대해서 이동가능하다. 각 필드(80)는 다수의 피트(20)를 수용할 수 있다. 판독 동작 및 기록 동작 시에, 어레이의 팁들은 저장 매체(70)의 표면을 가로질러서 이동된다.

도 2의 본 발명의 바람직한 실시예에서, 판독/기록 전류는 전압 V_s가 다이오드 D를 통해서 관련 열 도전체로 인가되는 보다 낮은 전압 레벨로 해당 센서 내의 가열 요소를 통해서 인가되는 행 도전체(30)로부터 흐른다. 도 3의 회로는 가열 요소를 나타내는 가변 저항 VR과 직렬로 연결된 전류 소스 I'를 개략적으로 도시한다. 가열 요소는 저장된 정보를 운반하는 물리적 값을 전기 신호로 변형한다. 가변 저항 VR의 값은 팁의 온도에 의존한다. 상술된 바와 같이, 판독 동작 동안, 팁이 피트(값 1)의 위치에서 무피트(no pit)(값 0)의 위치로 이동할 때에 상이한 온도에 도달한다. 이러한 시스템을 위한 검출 회로는 가열 요소의 저항 값에 의존하는 전압을 감지하며 "1" 또는 "0" 중 어느 것이 팁의 위치에서 기록될 것인가를 결정한다. "1"은 통상적으로 △R/R = 10^-4의 크기의 저항값의 상대적 변화 정도를 생성한다. 피트의 존재 여부를 검출하는데 있어서 중요한 문제는 비트가 "1" 또는 "0"인지를 나타내는 정보를 포함하는 신호를 추출하기에 바람직한 비교적 큰 분해능이다. 이러한 검출은 제조 허용 오차에 의해서 생성되는 것과 같은 다양한 오프셋의 존재에 의해서 복잡해진다. 통상적인 임계치 검출 방법은 부적합한데 그 이유는 이 방법이 아날로그 대 디지털 변환 시에 비교적 높은 정확도를 요구하며 이 시스템에서 존재하는 오프셋과 연관된 불확실성 때문이다.

본 발명의 바람직한 실시예에서, 상술된 바와 같은 열적 기계적 센서 어레이를 위한 막강한 검출 방법이 제공된다. 이 방법은 아날로그 영역에서 동작한다. 이 시스템에서의 오프셋은 간략하게 기술될 3 레벨 결정 요소를 사용함으로써 제거된다. 이 3 레벨 결정 요소는 비교적 넓은 동적 범위를 보이는 신호의 상술된 처리를 피한다. 추가적으로, 사전코딩 방식이 레이트 손실을 유발하지 않으면서 3 레벨 결정 요소 이후의 에러 전파를 방지하기 위해서 사용될 수 있다. 다음의 상세한 설명으로부터, 본 발명을 구현하는 검출 방식은 전류 구동형 열적 기계적 센서 시스템 및 전압 구동형 열적 기계적 센서 시스템 모두에서 사용될 수 있음을 이해할 것이다.

도 4에서, 본 발명을 구현하는 검출 서브시스템의 실례는 서로 직렬로 접속된 저역 통과 필터(100) 및 고역 통과 필터(110)를 포함한다. 아날로그 대 디지털 변환기(ADC)(120)는 샘플 앤드 홀드 스위치(a sample and hold switch)(120)를통해서 고역 통과 필터(110)의 출력에 접속된다. 동작 시에, 저역 통과 필터(100)는 자신에 접속된 센서로부터의 입력 신호 내의 고주파수 잡음 성분의 대역폭을 제한한다. 도 5에서, 이 저역 통과 필터(100)는 캐패시터 Cf 및 입력 저항 Rs를 포함하는 피드백 경로를 갖는 가상 접지 증폭기(140)를 구비한 적분기를 포함한다. 이러한 저역 통과 필터(100)는 1/s의 전달 함수를 가지며 여기서 s는 라플라스 오퍼레이터이다. 도 6에서, 고역 통과 필터는 지연 스테이지(150)와 합산 블록(160)을 갖는 차분기 스테이지를 포함한다. 지연 스테이지(150)에 의해서 부여되는 지연 시간 T는 저장 매체 상에 저장된 비트에 대한 두 개의 연속적인 결정 간의 시간 간격으로 설정된다. 이 간격은 센서가 하나의 피트 또는 피트의 부재가 기록될 수 있는 한 위치에서 다음 위치로 이동하는데 필요한 시간에 해당한다. 이로써, 합산 블록(160)은 두 개의 연속적인 비트 판독 동작에 대응하는 저역 통과 필터(100)로부터의 출력들을 가산한다. 고역 통과 필터(110)는 1-e^-sT의 전달 함수를 갖는다. 동작 시에, 고역 통과 필터는 오프셋 및 낮은 주파수 잡음을 제거한다. 캐스캐이드(cascade) 접속된 저역 통과 필터(100) 및 고역 통과 필터(110)는 ADC(120)로의 입력에서 3 레벨 신호를 생성한다. 도 7에서, ADC(120)는 3 레벨 결정 요소(170)를 포함한다.

도 8에서, 도 3을 참조하여 상술된 바와 같은 일정한 전류 소스 센서 장치를 위한 본 발명을 구현하는 검출 채널의 바람직한 실례는 도 5를 참조하여 상술된 저역 통과 필터(100) 및 도 6를 참조하여 상술된 고역 통과 필터(110) 및스위치(130) 및 도 7를 참조하여 상술된 ADC(170)를 포함한다.

도 8을 참조하여 상술된 본 발명의 실시예의 도 9의 수정 실시예에서, 저역 통과 필터(100)로 입력된 신호의 동적 범위가 감소된다. 이러한 감소는 전류 소스 1" 및 가변 저항 VR'을 포함하는 노턴 등가 회로에 의해서 도 9에 도시된 기준 센서로부터 출력을 취함으로써 성취된다. 이 기준 센서로부터 취해진 출력은 차 생성 블록(180)에 의해서 관심 센서 출력으로부터 감산된다. 고역 통과 필터(110)가 저역 통과 필터(100)의 출력에 존재할 수 있는 임의의 오프셋을 제거하기 때문에 정확한 기준 신호가 필요 없게 된다. 두 개의 연속적인 판독 간격에 걸친 기준 신호의 변화 정도는 차 생성 블록(180)의 출력으로부터의 차분 신호에 대해서 무시할 수 있을 정도이면 충분한다. 가령 기준 신호는 모든 비트가 "0"에 해당하는 전용 필드를 판독하는 센서로부터 획득될 수 있다.

도 8 및 도 9를 참조하여 상술된 검출 채널은 이른바 이산 시간 1-D 채널들의 실례이며 여기서 D는 지연이다. 이진 입력 부호 시퀀스를 갖는 이산 시간 1-D 채널의 출력에서의 부호 간 검출(symbol by symbol detection)은 단점을 갖는다. 잡음이 존재할 시에, 에러 전파와 함께, 2 내지 3 dB의 성능 손실이 발생할 수 있다. 이러한 성능 손실은 잡음 스펙트럼 특성들에 의존한다. 이러한 손실은 입력 시퀀스의 최대 확률 검출에 의해서 적어도 부분적으로 극복될 수 있다. 그러나, 이 최대 확률 검출은 비교적 높은 복잡성을 요구한다. 도 10의 본 발명의 바람직한 실시예에서, 사전코딩기(200)가 사용되어 저장 매체(70) 상에 기록될 정보 비트들의 시퀀스를 사전코딩한다. 이러한 사전 코딩은 에러 전파를 제거한다.ADC(120)는 고역 통과 필터(110)의 출력으로부터의 "+1" 또는 "-1"를 채널 출력에서의 "1"과 대등하게 하고 고역 통과 필터(110)의 출력에서의 "0"을 채널 출력에서의 "0"과 대응하게 하는 조합성 로직(210)을 포함한다. 일반적으로, 1-D^K사전코딩의 경우에,사전코딩기가 사용되며, 여기서은 모듈로 2 가산(modulo 2 addition)을 말한다. 도 11에서, 사전코딩기(200)는 지연 T와 합산 스테이지(230)를 갖는 지연 스테이지(220)를 포함한다. 동작 시에, 사전코딩될 정보 비트는 합산 스테이지로 입력되어 선행하는 정보 비트에 대한 합산 스테이지(230)로부터의 출력과 합산된다. 합산 스테이지로부터의 출력은 지연 스테이지(220)를 통해서 합산 스테이지로 다시 제공된다.

도 12의 본 발명의 바람직한 실시예에서, 센서는 전술한 바와 같이 전류 모드로 동작한다. 달리 말하자면, 각 센서는 감지 저항 VR을 구동하며 전압 팔로워(a voltage follower)(300)를 통해서 출력에서 전압 신호를 제공하는 전류 소스 I'를 포함한다. 표준 전압 모드 회로의 범위는 이러한 신호의 정확한 검출을 제공한다. 그러나, 통상적인 전압 모드 회로는 단점을 갖는다. 구체적으로, 이러한 회로는 통상적으로 비교적 큰 칩 면적을 요구하며 비교적 낮은 공급 전압에서는 비교적 낮은 성능을 보인다. 이러한 문제는 도 13에 도시된 감지 회로에서 경감될 수 있다. 도 13에서, 감지 회로는 전류 모드 검출 회로 ad 어레이 아키텍쳐에 적합하다. 구체적으로, 도 13의 회로는 도 14에 도시된 바와 같은 입력 특성을 갖는 제한형 전치증폭기(310) 및 감지 저항 VR 동안의 전압 소스 V'를 포함한다. 전치증폭기(310)는 센서 회로에서의 전력 방출을 제한하며 센서 신호를 후속 검출 회로에 전달한다. 도 15에서, 전치증폭기(310)의 간단한 CMOS 구현은 3 개의 트랜지스터(T1,T2,T3)를 포함한다.

이제 수동 적분기 또는 능동 적분기에 의한 전압 동작 모드에 대한 적분기를 살펴보자. 도 16은 트랜지스터 T4, 캐패시터 C1, 스위치 S1을 포함하는 CMOS 구현에서의 수동 적분기 회로의 실례를 도시한다. 도 18은 가상 접지 증폭기(320), 캐패시터 C3, 스위치 S3를 포함하는 능동 적분기 회로의 실례를 도시한다. 도 17은 트랜지스터 T5, 캐패시터 C2, 스위치 S2를 포함하는 전류 동작 모드를 위한 적분기 회로의 CMOS 구현을 도시한다. 도 17에 도시된 적분기 회로는 트랜스적분기 회로(a transintegrator circuit)이다. 일반적으로, 저역 통과 필터(100)는 RC 필터, MOSFET 필터, 트랜스컨덕턴스-C(gm-C,OTA-C) 필터, 스위치형 캐패시터 필터 및 전류 스위치형 필터 중 임의의 하나에 의해서 구현될 수 있다. 도 16 내지 도 18를 참조하여 상술된 회로에서, 각 스위치 S1,S2,S3는 해당 적분기가 주기적으로 리셋되도록 허용한다. 이러한 적분기의 리셋은 이후에 보다 상세하게 설명될 것이다.

전술한 바와 같이, 고역 통과 필터(110)의 차분기 회로는 현재의 신호 값으로부터 이전의 신호 값을 감산하여 정보 신호의 대략적인 미분 계수를 제공한다. 도 19의 본 발명의 바람직한 실시예에서, 고역 통과 필터(110)는 반전기 게이트(410)에 접속된 출력을 갖는 메모리 요소(400)를 포함한다. 반전기 게이트(410)의 출력 및 메모리 요소(400)로의 입력은 합산 스테이지의 입력에 접속되어 합산 스테이지의 출력은 두 개의 연속하는 정보 비트 간의 차와 동일한 값을 생성한다. 도 20은 트랜지스터 T6, 스위치 S4,S5,S6를 갖는 스위치형 전류 트랜지스터 메모리 셀을 기반으로 하는 반전 메모리 셀을 포함하는 반전기(410) 및 메모리 요소(400)의 전류 모드 CMOS 구현을 도시한다. 전류 동작 모드를 위한 합산 스테이지(410)는 유선 노드 접속에 의해서 간단하게 구현될 수 있다. RC 필터, MOSFET 필터, 트랜스컨덕턴스-C(gm-C,OTA-C) 필터, 스위치형 캐패시터 필터 및 전류 스위치형 필터와 같은 고역 통과 필터 방식은 저역 통과 필터(110)을 참조하여 상술된 바와 같은 한계점을 갖는다. 스위치 S1 내지 스위치 S6은 본 발명의 VLSI 실시예 내의 통과 트랜지스터에 의해서 구현될 수 있다.

상술된 바와 같이, 본 발명의 바람직한 실시예에서, ADC(120)는 정보 신호의 검출을 위한 3 레벨의 분해능을 갖는다. 도 21의 본 발명의 바람직한 실시예에서, ADC(120)는 램프 아날로그 대 디지털 변환기(RADC)(510)에 접속된 적분기(500)를 포함한다. 적분기(500)는 가령 도 16 내지 도 18을 참조하여 상술된 형태들 중 임의의 형태가 될 수 있다. 동작 시에, 적분기(500)는 고역 통과 필터로부터의 터너리 출력의 입력 비트와 동기적으로 주기적으로 리셋된다. 각 입력 비트에 대해서, 적분기(500)는 램프를 생성한다. 램프의 기울기는 입력 비트의 값에 의존한다. RADC(510)는 램프가 사전설정된 임계 레벨에 도달하는데 걸리는 필요한 시간을 결정함으로써 램프 신호의 기울기를 측정한다. 본 발명의 특히 바람직한 실시예인 도 22에서, RADC(510)는 전술한 임계 레벨로 사전설정된 비교기(510) 및 카운터(530)에 의해서 구현될 수 있다. 도 23에서, 도 22를 참조하여 상술된 본발명의 바람직한 실시예의 변경 실시예는 3 레벨 ADC 및 역 사전코딩기 기능(inverse precoder function)을 결합한다. 동작 시에, 한 쌍의 비교기(600,610) 각각은 디코딩될 비트 스트림을 수신한다. 비교기(600)는 비트 스트림을 제 1 전압 레벨 V1과 비교한다. 비교기(610)는 비트 스트림을 제 2 전압 레벨 V2에 비교한다. 비교기들의 출력들은 두 개의 입력 NAND 게이트(620)를 통해서 결합되어 1/T로 클록킹되는 단일 D 타입 래치(630)로 입력되는 데이터를 제공한다. 래치(630)의 출력은 디코딩된 비트 스트림을 제공한다.

본 발명의 바람직한 실시예인 도 24에서, 동일한 고정된 적분 시간에 대한 두 개의 연속적인 판독 신호를 적분하는 적분기(700)가 제공된다. 적분기(700)의 출력은 샘플 앤드 홀드 회로(710)에 의해서 샘플링된다. 샘플 앤드 홀드 회로의 출력은 메모리 요소(720), 반전기 게이트(730), 합산 블록(740)을 포함하는 차분기에 공급된다. 이 차분기는 메모리 요소(720) 내에 저장된 선행하는 값으로부터 적분기(700)의 출력의 현재의 값을 감산한다. 이어서, 제 2 적분기(750)는 생성된 값을 적분하며 이를 RADC(760)를 통해서 변환한다. 구체적으로, 제 2 적분기(750)는 램프를 생성하며 이 램프는 사전결정된 임계치와 비교된다. 램프가 이 임계치에 도달하는데 걸리는 시간은 샘플 앤드 홀드 회로(710)의 출력에서 제공된 최종 두 개의 값들 간의 차에 반비례한다. 따라서, 이상적인 무잡음의 경우에, +d, 0, -d에 대응하는 시간의 세 개의 가능한 값들이 RADC(760)의 출력에서 제공된다. 잡음성 신호의 경우에는, 이 값들의 연속체(continuum)가 상술된 세 개의 값으로 양자화된다.

도 25에 도시된 바와 같이, 도 24의 실시예의 적분기(700,750)는 결합될 수 있다. 도 25의 실시예에서, 오직 이전의 신호 값은 고정된 적분 시간 동안 적분되며 이어서 메모리 셀(720) 내에 저장된다. 저장된 값은 샘플 앤드 홀드 회로(710)의 상향 스트림에 있는 적분기(700)의 출력에서의 연속적으로 적분된 신호 값으로부터 직접적으로 감산된다. 이어서, 가산기(740)의 출력에서의 차가 RADC(760)에 공급된다. 도 25의 실시예의 적분기(700)는 다음 샘플을 위해서 메모리 요소(720) 내에 저장될 신호를 동시에 제공하며 이 신호는 가산기(740)를 통해서 RADC(760)로 공급될 것이다.

본 발명의 특히 바람직한 실시예인 도 26에서, 본 발명은 가변 저항 VR을 포함하는 테스트(830) 하의 열적 기계적 검출기에 접속된 제 1 전압 소스(810)를 포함하는 CMOS 구현을 포함한다. 제 2 전압 소스(800)는 가변 저항 VR'를 포함하는 기준 열적 기계적 검출기에 접속된다. 테스트(830) 하의 검출기는 트랜지스터 T12,T13,T21를 포함하는 전치증폭기(840)를 통해서 적분기(850)의 입력에 접속된다. 기준 검출기(820)는 트랜지스터(T7,T8,T9)를 포함하는 제 2 전치증폭기(900)를 통해서 적분기(850)의 입력에 접속된다. 동작 시에, 기준 검출기(820)는 도 9를 참조하여 상술된 바와 같이 기능한다. 적분기(850)는 스위치 S7, 캐패시터 C4, 트랜지스터 T14, T15를 포함한다. 이 적분기의 출력은 트랜지스터 T14를 통해서 스위치 S11를 포함하는 샘플러(880)에 접속된다. 샘플러 S11는 스위치 S8-S13 및 트랜지스터 T16-T18를 포함하는 반전 메모리(890)의 입력에 접속된다. 메모리(890)의 출력은 회로 노드에 의해서 구성되는 가산기(860)에 접속된다. 또한, 적분기(850)의 출력은 트랜지스터 T15 및 스위치 S14를 통해서 가산기(860)에 접속된다. 가산기의 출력은 트랜지스터 T19, T20를 포함하는 비교기(870)에 접속된다. 샘플러(880), 메모리(890), 가산기(860)는 함께 전술된 바와 같은 차분기를 구성한다. 비교기(870)는 전술된 바와 같은 ADC를 구성한다.

요약하면, 국부 프로브 데이터 저장 디바이스 내의 판독 센서에 의해서 생성된 센서 신호 내의 데이터를 검출하는 장치의 실례가 상술되었으며, 이 장치는 상기 센서 신호의 값을 상기 센서 신호의 후속하는 값으로부터 감산하여 터너리 차분 신호(ternary differnce signal)를 생성하는 차분기(differentiator)와, 상기 차분기에 접속되어 상기 차분 신호를 상기 검출된 데이터를 표시하는 이진 출력 신호로 변환하는 변환기를 포함한다. 또한, 이러한 장치를 포함하는 국부 프로브 데이터 저장 디바이스가 기술되었다.

Claims

국부 프로브 데이터 저장 디바이스(a local probe data storage device) 내의 판독 센서에 의해 생성된 센서 신호 내의 데이터를 검출하는 장치에 있어서,

상기 센서 신호의 값을 상기 센서 신호의 후속하는 값으로부터 감산하여 터너리 차분 신호(ternary differnce signal)를 생성하는 차분기(differentiator)와,

상기 차분기에 접속되어 상기 차분 신호를 상기 검출된 데이터를 표시하는 이진 출력 신호로 변환하는 변환기를 포함하는

데이터 검출 장치.
제 1 항에 있어서,

상기 차분기에 접속되어 상기 센서 신호가 상기 차분기에 도달하기 이전에 상기 센서 신호를 필터링하는 저역 통과 필터를 더 포함하는

데이터 검출 장치.
제 2 항에 있어서,

상기 저역 통과 필터에 접속되어 상기 센서 신호가 상기 저역 통과 필터에 도달하기 이전에 상기 센서 신호로부터 기준 센서에 의해서 생성된 기준 신호를 감산하는 감산기를 더 포함하는

데이터 검출 장치.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 차분기는 상기 센서 신호의 후속하는 값으로부터 감산될 상기 센서 신호의 값을 저장하는 메모리와, 상기 메모리에 접속되어 상기 후속하는 값으로부터 상기 메모리 내에 저장된 상기 센서 신호의 값을 감산하여 상기 터너리 차분 신호를 생성하는 감산기를 포함하는

데이터 검출 장치.
제 4 항에 있어서,

상기 감산기는 상기 메모리 내에 저장된 상기 센서 신호의 값을 반전시켜서 반전된 값을 생성하는 반전기(inverter)와 상기 반전기에 접속되어 상기 반전된 값을 상기 센서 신호의 후속하는 값에 가산하여 상기 터너리 차분 신호를 생성하는 가산기를 포함하는

데이터 검출 장치.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,

상기 변환기는 상기 터너리 차분 신호의 양끝값(extremities)을 상기 이진 출력 신호의 제 1 값으로 변환하며 상기 터너리 차분 신호(intermediate value)의 중간 값을 상기 이진 출력 신호의 제 2 값으로 변환하는

데이터 검출 장치.
제 6 항에 있어서,

상기 변환기는 상기 터너리 차분 신호의 샘플 값에 의존하는 기울기(slope)를 갖는 램프(ramp) 신호를 생성하는 적분기와 상기 적분기에 접속되어 상기 램프 신호가 사전설정된 임계 레벨에 도달하는데 걸리는 시간에 따라 상기 이진 출력 신호를 결정하는 카운터를 포함하는

데이터 검출 장치.
국부 프로브 데이터 저장 디바이스에 있어서,

저장 표면과,

상기 저장 표면에 평행한 면에서 상기 저장 표면에 대해서 이동가능하며 상기 저장 표면의 토포그래피 피처(topographical features)의 형태로 상기 표면 내에 저장된 데이터에 의존하여 센서 신호를 생성하는 판독 센서와,

상기 판독 센서에 접속되어 상기 판독 센서가 상기 저장 표면에 대해서 이동할 때에 상기 판독 센서에 의해서 생성된 센서 신호 내의 데이터를 검출하는 제 1 항 내지 제 7 항 중 어느 한 항에 따른 장치를 포함하는

국부 프로브 데이터 저장 디바이스.
국부 프로브 데이터 저장 디바이스에 있어서,

저장 표면과,

상기 저장 표면에 평행한 면에서 상기 저장 표면에 대해서 이동가능하며 상기 저장 표면의 토포그래피 피처의 형태로 상기 표면 내에 저장된 데이터에 의존하여 센서 신호를 생성하는 판독 센서와,

상기 표면 내의 기준점에 의존하여 기준 신호를 생성하는 기준 센서와,

상기 판독 센서 및 상기 기준 센서에 접속되어 상기 판독 센서가 상기 저장 표면에 대해서 이동할 때에 상기 판독 센서에 의해서 생성된 센서 신호 내의 데이터를 검출하는 제 3 항에 종속된 임의의 한 항에 따른 장치를 포함하는

국부 프로브 데이터 저장 디바이스.
제 8 항 또는 제 9 항에 있어서,

상기 저장 표면 상에 기록될 데이터를 사전코딩하는 사전코딩기(a precoder)를 더 포함하며,

상기 사전 코딩기는 배타적 논리합 게이트(exclusive or gate)를 포함하며, 상기 배타적 논리합 게이트는 기록될 입력 비트 스트림의 입력 비트의 값과 상기 입력 비트 스트림의 선행하는 비트에 대응하는 배타적 논리합 게이트의 출력값에 의존하여서 상기 저장 표면 상에 기록될 상기 입력 비트 스트림의 각 비트에 대해서 결정된 출력을 갖는

국부 프로브 데이터 저장 디바이스.
제 8 항 내지 제 10 항 중 어느 한 항에 있어서,

다수의 센서를 포함하는

국부 프로브 데이터 저장 디바이스.
국부 프로브 데이터 저장 디바이스 내의 판독 센서에 의해서 생성된 센서 신호 내의 데이터를 검출하는 방법에 있어서,

차분기를 사용하여 상기 센서 신호의 값을 상기 센서 신호의 후속하는 값으로부터 감산하여 터너리 차분 신호를 생성하는 단계와,

상기 차분기에 접속된 변환기를 사용하여 상기 차분 신호를 검출된 데이터를표시하는 이진 출력 신호로 변환하는 단계를 포함하는

데이터 검출 방법.