KR20040012251A - 전치부호의 상호 상관값의 최소값을 이용한 프레임 동기획득 회로 및 그 회로를 이용한 프레임 동기 획득방법 - Google Patents

Abstract

본 발명은 전치부호(미리 약정된 심볼)를 이용하여 다중 반송파 시스템의 프레임 동기를 맞추는 회로에 관한 것으로, 특히 누적 연산 구조를 사용하여 하드웨어의 크기를 줄이면서도 실시간 연산이 가능하고, 상호 상관값과 최소값의 연관성을 이용하여 하나의 버퍼를 사용하면서도 정확한 최소값과 프레임 동기를 획득하기 위한 회로 및 그 방법을 제공한다.

Description

전치부호의 상호 상관값의 최소값을 이용한 프레임 동기 획득 회로 및 그 회로를 이용한 프레임 동기 획득방법{Circuit and Method of Frame Synchronization using Minimum Correlation Value of Preamble}

본 발명은 전치부호를 이용하여 다중 반송파 전송 방식 (OFDM : Orthogonal Frequency Division Multiplexing) 모뎀의 프레임 동기를 맞추기 위한 회로에 관한 것으로, 특히 누적 연산 구조를 사용하여 하드웨어의 크기를 줄이면서도 고속 통신을 위한 실시간 연산이 가능한 회로 및 방법을 제공한다.

최근 인터넷의 보급이 급속도로 확산되면서 고속 통신에 대한 수요가 급격히 늘고 있다. 이에 따라 HomePNA, WLAN, HomePlug와 같은 홈 네트워크를 위한 대안이 제시되고 있다. 이러한 방식들은 제한된 대역폭에서 고속의 전송을 위해 다중 반송파 방식을 채택하고 있다. 입력 비트 스트림을 각각 대응되는 다수의 반송파로 나누어 변조하여 병렬 전송하는 다중 반송파 변조방식에 관한 이론은 1950년대에 연구되기 시작하였으나 그 구현의 복잡성으로 인하여 널리 실용화되지 못하였다.

그러나 상기 다중 반송파 변조방식은 최근 디지털 신호처리와 VLSI 기술의 발전으로 인하여 이러한 단점들이 해결되면서 널리 사용되기 시작하였다. 다중 반송파 방식의 하나인 DMT (Discrete Multi Tone) 방식은 주파수 선택적 페이딩에 강하고, 채널을 효율적으로 이용할 수 있으며, 심볼간 간섭 (ISI: Inter-Symbol Interference)이 심한 채널에서 복잡한 등화기 없이 효율적인 전송을 보장한다는 점에서 고속의 데이터 전송방식으로 널리 채택되고 있다.

그러나, 이러한 다중 반송파 전송방식은 동기를 정확히 맞추어서, 심볼의 시작 지점을 정확히 찾아야 올바른 데이터 검출이 가능하다. 따라서 다중 반송파 전송방식의 시스템을 구현함에 있어서 동기회로는 성능에 매우 큰 영향을 미치는 주요한 요소이다.

종래의 프레임 동기회로는 도1에 나타난 바와 같이 AGC 심볼 이후 SYN_A가 동일하게 반복되는 것을 이용하여 두 개의 SYN_A 사이의 자기 상관값이 최대가 되는 지점을 검출하고 이러한 최대점에서 프레임 동기를 획득하게 된다.

상기 수학식1은 도2의 회로를 사용하여 연속적으로 입력되는 데이터의 상호 상관값을 연산하는 수식이다. 도2는 하나의 심볼이 4 샘플로 구성된 경우의 상호 상관값을 구하는 회로의 예이다. 입력되는 데이터가 P1-P4, N1-N4의 버퍼에 저장되고, 버퍼에 저장된 값의 곱셈 결과를 모두 더하여 상호 상관값을 구하는 구조이다.이러한 구조는 상호 상관값을 구하는 구간이 증가함에 따라 곱셈기와 덧셈기의 수가 증가한다는 문제점이 있었다.

그리고, 상기와 같은 종래의 방법은 잡음과 채널의 영향으로 자기 상관값의 최대점이 많이 변할 경우 프레임 동기를 획득함에 있어서 오류 발생 확률이 크다는 문제점이 있었다. 따라서 이러한 방법에서는 회로를 구현함에 있어서 정확한 자기 상관값을 구하는 구조와 정밀한 피크값을 검출할 수 있는 구조가 필요하다.

도3은 전력선 통신의 북미 지역 표준인 HomePlug 표준안에서 제시한 전치부호의 구조와 전치부호의 상관값을 나타낸 것으로, 도시된 전치부호는 보호구간을 갖지 않는 동일하게 반복되는 N 샘플의 심볼로 구성되어 있다. 전치부호는 6개의 반복되는 심볼 (SYNCP)과 1.5개의 SYNCP의 역상 심볼들 (SYNCM, SYNCM1/2)로 구성되어 있다. 도3에서 SYNCP, SYNCM은 송신부에서 전송하는 심볼을 의미한다. S1-S6은 수신부에서 신호를 검출한 이후부터 전치부호 구조에 따른 기능을 수행하기 위한 N 샘플 단위의 가상의 심볼이다. 신호가 검출된 후 S1-S3의 심볼 구간에서는 신호의 전력을 이용하여 신호에 가장 알맞은 이득을 계산하는 AGC (Auto Gain Control)를 수행하고, S4-S5에서는 채널의 상태를 고려하여 채널 보상을 수행한다. 다음으로 신호의 프레임 동기를 맞추기 위한 연산을 시작한다. 보호구간을 갖지 않는 심볼이 SYNCP, SYNCM과 같이 하나의 심볼과 그 심볼의 역위상 심볼이 연속으로 전송되는 것을 이용하여 프레임 동기를 맞추게 된다. 이러한 두 심볼의 상호 상관값은 'A' 부분과 같이 아래로 볼록한 형태가 된다. 상호 상관값을 나타내는 그래프에서 최소값을 갖는 지점이 SYNCP와 SYNCM 심볼이 정확하게 구분되는 곳이다. 따라서 각 심볼들의 상호 상관값이 최소가 되는 지점을 찾음으로써 프레임의 동기를 찾을 수 있다.

도4는 누적 연산 구조를 이용하여 프레임 동기를 찾는 전체 회로를 나타낸 것으로, 도3의 전치부호는 하나의 심볼이 N 샘플로 구성되어 있다. 따라서 하나의 심볼을 저장할 N 개의 버퍼가 연속적으로 연결되어 있고, 하나의 심볼이 버퍼에 저장된 후부터는 처음 입력된 값을 빼주어야 하므로 다시 N 개가 연속적으로 연결된 버퍼가 필요하다. 마지막에 위치한 버퍼는 연산된 상호 상관값을 누적하여 저장하는 기능을 수행한다. 이러한 블록에서 연산된 값은 최소값을 찾는 블록을 통과한 후 프레임 동기를 찾을 수 있다.

최소값을 찾는 가장 일반적인 알고리즘은 최소값을 저장하는 버퍼와 입력되는 값을 비교하여 입력값이 최소이면 버퍼의 내용을 갱신하여 최종적으로 버퍼에 남아 있는 값을 최소값으로 인정하는 알고리즘이다. 이러한 알고리즘을 사용하여 입력되는 상호 상관값의 최소값을 찾는다면 프레임 동기를 찾을 수 있다. 그러나, 입력되는 상호 상관값이 도5와 같이 잡음이 포함되어 'B' 부분과 같은 불규칙한 값이 나타난다면 프레임 동기의 오류가 발생한다는 문제점이 있었다.

상술한 방법의 문제점을 해결하기 위하여 본 발명은 전치부호의 상호 상관값과 최소값의 연관성을 이용하여 하드웨어 크기를 줄이면서, 잡음과 채널로 인해 발생하는 오류의 확률을 낮출 수 있는 방법과 그 방법을 이용한 회로를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위하여 본 발명은 전치부호의 상호 상관값과 최소값의 연관성을 이용하여 프레임 동기를 획득하기 위한 회로에 있어서, 입력되는 데이터를 저장된 값과 비교하여 최소값을 측정하기 위한 최소값 측정 블록과; 상기 최소값 측정 블록으로부터 입력된 정보를 입력받아 최소값을 결정하고 유지하여 프레임 동기 시점을 출력하는 최소값 결정ㆍ유지 블록과; 상기 최소값 결정ㆍ유지 블록의 계수값을 초기화하기 위한 초기화 블록을 포함하는 것을 특징으로 하는 전치부호의 상호 상관값의 최소값을 이용하여 프레임 동기를 획득하기 위한 회로 및 그 회로를 이용한 프레임 동기 획득방법을 제공한다.

도1은 종래의 프레임 동기를 획득하기 위한 프레임 구조와 상관값을 나타낸 도면.

도2는 종래의 연속적으로 입력되는 데이터의 상호 상관값을 연산하기 위한 회로를 나타낸 도면.

도3은 전치부호의 구조와 전치부호의 상관값을 나타내는 도면.

도4는 종래의 누적 연산 구조를 이용하여 프레임 동기를 찾기 위한 전체 회로를 나타낸 도면.

도5는 잡음이 포함된 상호 상관값과 제어 신호를 나타내는 그래프.

도6은 본 발명에 따라 상호 상관값을 입력받아서 최소값을 구하고 전치부호의 특성을 이용하여 프레임 동기가 이루어지는 지점을 출력하는 회로를 나타낸 도면.

도7은 본 발명에 따른 프레임 동기를 획득하기 위한 순서도.

<도면의 주요부분에 대한 부호의 설명>

10 : 최소값 측정 블록11 : 버퍼

12,23,31 : 비교기13,35 : 인버터

20 : 최소값 결정·유지 블록21 : OR 게이트

22,24 : 계수기30 : 초기화 블록

32,33 : AND 게이트34 : SR 래치

이하, 첨부된 도면을 참조로 하여 본 발명을 상세히 설명하기로 한다.

본 발명에 따른 최소값을 찾는 방법은 전치부호의 마지막 심볼이 SYNCM과 SYNCM1/2로 구성된 것을 이용하여 프레임 동기와 연계하여 최소값을 측정한다. 이러한 방법을 도5의 잡음이 포함된 상호 상관값과 제어 신호를 나타내는 그래프를 이용하여 설명하면 다음과 같다. 전체 상호 상관값의 최소값은 SYNCM과 SYNCM1/2의 사이에서 존재하고, 프레임 동기는 최소값에서 SYNCM1/2 (N/2 샘플) 구간이 지난 지점이다. 입력되는 상호 상관값을 이전까지의 최소값과 비교하여 현재의 값이 최소값보다 작으면 현재값을 버퍼에 저장하고 이 시점부터 입력되는 샘플 수를 계산한다. 입력되는 샘플 수가 N/2 샘플이 되면 데이터가 시작되는 시점이다. 만약, 현재의 값과 최소값을 비교하여 현재의 값이 크면 계수기는 계속해서 증가한다. 계수기의 값이 N/2보다 작으면 현재 샘플 값은 SYNCM1/2의 구간에 존재하는 값이고, N/2가 되면 SYNCM1/2이 끝나는 시점이므로 프레임 동기임을 출력하면 된다. 이러한 방법은 잡음이 포함되어 상호 상관값이 불규칙한 경우에도 전체 상호 상관값 중에서 최소값에 근거한 정확한 프레임 동기를 찾을 수 있다.

도6은 본 발명에 따른 상기 방법을 구현하기 위한 회로를 나타낸 것으로 상호 상관값을 입력받아서 최소값을 구하고 프레임 동기가 이루어지는 지점을 출력한다. 상기 방법 구현회로는 최소값 측정 블록(10)과, 최소값 결정·유지 블록(20)과, 초기화 블록(30)으로 구성된다.

상기 최소값 측정 블록(10)은 최소값을 저장하는 버퍼(11)와, 입력된 상호 상관값과 상기 버퍼(11)에 저장되는 최소값을 비교하는 비교기(12)와, 비교된 값이 최소값일 때에만 계수기(22)에 초기화신호가 입력되도록 하는 인버터(13)로 구성된다. 상기 입력되는 데이터가 상기 버퍼에 저장된 값보다 크면 (1>2) 비교기 출력은 1이 되어 버퍼를 유지 (hold)하고, 작으면 비교기 출력은 0이 되어 버퍼의 내용을 입력되는 상호 상관값으로 갱신한다. 시스템의 초기화 신호인 Rst신호가 입력된 경우에 버퍼는 다시 초기값을 갖는다. 그리고, 입력 데이터와 버퍼의 값을 비교한 정보를 최소값 결정·유지 블록(20)으로 전달한다.

상기 최소값 측정 블록(10)에서 전달된 입력 데이터와 버퍼 값의 비교 정보는 최소값 유지ㆍ결정 블록(20)에 의해 최소값을 결정하고 프레임 동기가 맞춰지는 시점을 출력하는데 이용된다. 상기 최소값 유지·결정 블록(20)은 상기 최소값 측정 블록(10)과 초기화 블록(30)의 출력중 하나만 1이어도 상기 최소값 결정·유지 블록(20)의 앞단 계수기를 초기화하는 OR 게이트(21)와, 상기 최소값 측정 블록(10)의 비교기(12)에서 비교한 값을 초기화 신호로 사용하는 계수기(22)와, 상기 계수기(22)의 값과 N/2(SYNCM 1/2 심볼)의 크기를 비교하는 비교기(23)와, 상기 비교기(23)에서 출력된 값을 이용하여 하나의 데이터 패킷 동안 프레임 동기 신호를 유지하는 계수기(24)로 구성된다. 상기 도3에 나타난 바와 같이 상호 상관값이 최소가 되는 샘플에서부터 SYNCM1/2 구간을 지난 곳이 전치부호와 데이터가 구분되는 시점이다. 따라서, 최소값 측정 블록(10)에서 현재 입력된 샘플의 상호 상관값이 버퍼값보다 작아서 비교기 출력 신호가 0이 되면, 현재 샘플에서 SYNCM1/2 구간 (N/2 샘플)이 지난 후부터 데이터 구간임을 알리는 신호를 출력하여 프레임 동기를 맞추게 된다. 프레임 동기 신호는 하나의 데이터 패킷이 전송되는 동안 유지되다가 하나의 데이터 패킷이 끝나거나, 시스템의 초기화 신호가 입력된 경우에 다시 초기값을 갖는다. 최소값에서부터 SYNCM1/2 구간 후 전치부호와 데이터가 구분되는 것을 이용한 방법은 도5의 그래프와 같이 잡음을 포함한 신호가 불규칙한 최소값이 포함되어도 정확한 최소값과 프레임 동기를 찾을 수 있다.

초기화 블록(30)은 입력된 상호 상관값이 0보다 작은지 비교하는 비교기(31)와 상호 상관값이 음수이면서 AGC_END 신호가 들어올 때 SR 래치(34)에 신호를 전달하는 AND 게이트(32)와, 시스템의 초기화 신호가 없을 때 상기 AND 게이트(32)의 출력을 SR 래치(34)에 입력해 주기 위한 AND 게이트(33)와, 시스템 초기화 신호가 들어올 때 또는 AGC_END신호가 들어오면서 상호 상관값이 음수일 때 블록(20)의 앞단 계수기(22) 값을 초기화시키기 위한 신호를 생성하는 SR 래치(34)와 SR래치(34) 입력이 동시에 1이 되지 않도록 하는 인버터(35)로 구성되어서 최소값 결정·유지 블록(20)의 앞단 계수기(22) 값을 초기화시키는 신호를 발생한다. 상기 초기화 블록(30)은 AGC가 끝났음을 알리는 신호, 시스템의 초기화 신호, 상호 상관값을 입력받아서 0보다 작음을 알리는 신호 (1<2)가 상기 블록(30)의 앞단 계수기를 초기화시키는 신호를 출력한다.

상기 최소값 결정·유지 블록(20)의 앞단 계수기를 초기화시키는 경우는 3가지 경우이다. 첫 번째는 최소값 검색 블록(10)에서 전달된 값이 최소값일 경우 즉, 현재 입력된 샘플의 상호 상관값이 버퍼값보다 작아서 비교기 출력 신호가 0이 될 때이고, 두 번째는 시스템에 초기화가 명령된 경우이고, 세 번째는 전치부호를 이용하여 자동 이득 조정에 대한 연산이 끝나고 상호 상관값이 음수인 경우이다. 상기 세 번째의 경우 발생하는 자동 이득 조정이 끝났음을 알리는 신호 (AGC_END)와 상호 상관값이 음수인 경우의 제어 신호는 도5와 같이 나타난다. 전체 전치부호 신호의 상호 상관값은 최소값에서 N/2 샘플 (SYNCM1/2)이 지나면 전치부호가 끝나고 데이터가 시작되는 부분이다. 이때 초기값 검색 블록(10)의 버퍼에는 최소값이 저장되어 있고, 현재까지 입력된 값의 최소값이 입력된 상태에서 N/2 샘플 후가 프레임 동기를 출력하게 된다.

도7은 본 발명에 따른 다중 반송파 시스템의 프레임 동기 알고리즘의 순서도면이다. 도7에서와 같이, 본 발명의 회로는 전치부호를 이용하여 신호를 검출하고 자동이득을 조정하게 된다. 자동이득이 조정되면 자동이득 조정이 완료되었음을 알리는 신호 (AGC_END)를 발생하고 상호 상관값을 연산한다. 자동이득 조정이 완료된 후부터 연산된 상호 상관값이 양수이거나 현재의 값이 최소값보다 작으면비트 계수기가 초기화되도록 신호를 발생한다. 따라서 계수기는 상호 상관값의 최소를 갖는 지점에서부터 증가하게 된다. 프레임 동기는 최소값에서부터 N/2 구간이 지난 지점이므로 계수기가 N/2 되는 지점이 바로 전치부호와 데이터가 분리되는 지점이다. 이러한 방법을 이용하여 프레임 동기를 효과적으로 획득할 수 있다.

본 발명은 다중 반송파 방식의 시스템에서 데이터를 정확하게 수신하기 위해 입력되는 두 심볼의 상호 상관값을 연산하여 최소가 되는 지점으로부터 일정 구간 이후부터 데이터가 시작되는 전치부호의 성질을 이용한 프레임 동기 방법 및 그 방법을 구현하기 위한 회로를 제공함으로써 상호 상관값 연산은 누적 연산 구조를 이용하여 동기 회로의 효율성을 높였으며, 상호 상관값과 최소값의 연관성을 이용하여 하나의 버퍼를 사용하면서도 전치부호의 특성을 이용하여 잡음의 영향을 극복할 수 있다. 특히, 최소값을 찾는 블록과 프레임 동기 획득 시점과의 연관성을 이용하기 위하여,비트 계수기의 초기화 신호를 사용하였으며, 본 발명의 회로는 도3과 같이 N 샘플로 이루어진 심볼이 반복되는 전치부호를 갖는 다중 반송파 방식의 시스템에서 효율적으로 프레임 동기를 획득할 수 있다.

Claims (5)

1. 전치부호의 상호 상관값과 최소값의 연관성을 이용하여 프레임 동기를 획득하기 위한 회로에 있어서,

   입력되는 데이터를 저장된 값과 비교하여 최소값을 측정하기 위한 최소값 측정 블록과;

   상기 최소값 측정 블록으로부터 전송된 정보를 입력받아 최소값을 결정하고 유지하여 프레임 동기 시점을 출력하는 최소값 결정·유지 블록과;

   상기 최소값 결정·유지 블록의 계수값을 초기화하기 위한 초기화 블록을 포함하는 것을 특징으로 하는 전치부호의 상호 상관값의 최소값을 이용하여 프레임 동기를 획득하기 위한 회로.
2. 제 1 항에 있어서, 상기 최소값 측정 블록은

   최소값을 저장하는 버퍼와,

   입력된 데이터의 상호 상관값과 상기 버퍼에 저장되는 최소값을 비교하는 비교기와,

   비교된 값이 최소값일 때에만 상기 최소값 결정ㆍ유지 블록의 초기화신호가 입력되도록 하는 인버터를 포함하는 것을 특징으로 하는 전치부호의 상호 상관값의 최소값을 이용하여 프레임 동기를 획득하기 위한 회로.
3. 제 1 항에 있어서, 상기 최소값 결정·유지 블록은

   상기 최소값 측정 블록과 초기화 블록의 출력중 하나만 1이어도 상기 최소값 결정·유지 블록의 앞단 계수기를 초기화하는 OR 게이트와,

   상기 초기값 측정 블록의 비교기에서 비교한 값을 초기화 신호로 사용하는 계수기와,

   상기 계수기의 값과 N/2의 크기를 비교하는 비교기와,

   상기 비교기에서 출력된 값을 이용하여 하나의 데이터 패킷 동안 프레임 동기 신호를 유지하는 계수기를 포함하는 것을 특징으로 하는 전치부호의 상호 상관값의 최소값을 이용하여 프레임 동기를 획득하기 위한 회로.
4. 제 1 항에 있어서, 상기 초기화 블록은

   입력된 상호 상관값이 0보다 작은지 비교하는 비교기와,

   상호 상관값이 음수이면서 AGC_END 신호가 들어올 때 SR 래치에 신호를 전달하는 AND 게이트와,

   시스템의 초기화 신호가 없을 때 상기 AND 게이트의 출력을 SR 래치에 입력해 주기 위한 AND 게이트와,

   시스템 초기화 신호가 들어올 때 또는 AGC_END신호가 들어오면서 상호 상관값이 음수일 때 앞단 계수기 값을 초기화 시키기 위한 신호를 생성하는 SR 래치와,

   SR래치 입력이 동시에 1이 되지 않도록 하는 인버터를 포함하는 것을 특징으로 하는 전치부호의 상호 상관값의 최소값을 이용하여 프레임 동기를 획득하기 위한 회로.
5. 제 1 항의 회로를 이용하여, 전치부호를 이용하여 신호를 검출하고 자동이득을 조정하는 단계와;

   상기 자동이득이 조정되면 자동이득이 조정되었을을 알리는 신호를 발생하고 상호 상관값을 연산하는 단계와;

   자동이득 조정이 완료된 후부터 연산되는 상호 상관값이 양수이거나 현재 값이 최소값보다 작으면 최소값 결정·유지 블록의 앞단 계수기가 초기화되도록 신호를 발생하는 단계와;

   상기 계수기가 초기화되도록 발생된 신호에 의해 상호 상관값의 최소값을 갖는 지점부터 증가하게 하는 단계와;

   상기 계수기가 N/2인 지점에서 전치부호와 데이터를 분리하는 단계를 포함하는 전치부호의 상호 상관값의 최소값을 이용한 프레임 동기 획득방법.