KR20040012109A - 반도체 기판 위에 금속 박막 형성을 위한 전기증착방법 - Google Patents

Abstract

본 발명은 전해질 용액을 이용한 금속이온의 환원과정을 통해 피도금체인 반도체 기판상에 박막을 형성하는 전기 화학적인 증착방법으로, 박막성장시 반응용기 내의 금속이온 농도가 일정하게 유지되는 관계로 공급전원의 전압과 전해질내의 저항 및 환류전류가 상호 일정하게 유지되어 씨드층(seed layer)을 구비하지 않아도 반도체 기판위에 직접 양질의 박막 형성을 가능케 한 전기증착 방법에 관한 것인데, 이를 위해 본 발명은 세척; 에칭; 및 불순물과 산화막이 제거된 채 반응챔버로 이송된 반도체 기판의 표면으로 원하는 두께의 금속 박막을 증착하되, 상기 증착은 전해질 용액내에서 금속이온과 동일한 금속전극을 통해 금속이온의 전기증착용 전압을 인가함으로써 씨드층의 구비없이 반도체 기판위에 직접적으로 소정 두께의 균질한 박막층을 형성한 후 표면 전해질 용액의 세척과정이 순차적으로 마련되어 이루어지는 것이다.

Description

반도체 기판의 금속 박막형성을 위한 전기증착 방법{Constant Concentration Electro-deposition}

본 발명은 반도체에 적용되는 전기증착 방법에 관한 것이다.

특히, 전해질 용액을 이용한 금속이온의 환원과정을 통해 피도금체인 반도체 기판상에 박막을 형성하는 전기 화학적인 증착방법으로, 박막성장시 반응용기 내의 금속이온 농도가 일정하게 유지되는 관계로 공급전원의 전압과 전해질내의 저항 및 환류전류가 상호 일정하게 유지되어 씨드층(seed layer)을 구비하지 않아도 양질의 박막 형성을 가능케 한 전기증착 방법에 관한 것이다.

이른바, 우수한 내마모성과 내산성 그리고 장식성 및 금속 도전층의 형성을 위해 반도체 기판의 표면상에 형성되는 박막층은 오염물질이 존재치 않는 양질의 균질도와 피도금체와의 부착성을 요구받는다.

대부분 위와 같이 반도체 기판에 형성되는 금속의 박막층은 오옴성 저촉 (Ohmic contact)에 의한 전극 물질의 제조와, 쇼트키 접촉(Schottky contact)에 의한 정류소자의 제조는 물론 열처리 과정을 통해 반도체-금속의 화합물을 형성함으로서 반도체나 도체 및 자성체 박막 등 다양한 물성을 가진 박막의 제조공정에 있어 매우 중요한 기능을 담당하고 있다.

금속의 박막층을 형성하기 위해 일반적으로 제안되어 있는 방법으로는 화학기상증착법(CVD)과 물리적기상증착법(PVD) 또는 전기증착법(Electro deposition) 등을 들 수 있다.

이 중 전기적으로 중성인 금속원자의 물리적증착과 열처리과정을 통해 원하는 금속으로 반도체 박막을 형성하는 방안을 예로들어 설명하면 먼저, 별도로 개입되는 세척과 에칭(Etching)의 과정을 통해 불순물과 산화막이 제거된 웨이퍼 기판을 진공장치로 이송하되, 박막층을 형성하기 이전 진공챔버내의 공기를 제거하기 위해 별도의 진공펌프를 이용하여 장시간 배기시킨 후 박막의 특성에 따라 챔버 내의 진공도를 10^-6∼10^-10토르가 되도록 유지한다.

박막층은 금속타겟의 증발을 통해 형성되는데, 이러한 박막층은 증착시간과 증착률의 제어로 기판상의 박막과 목표 박막치와의 대응 비교를 통해 원하는 일정 두께의 박막층을 형성할 수 있게 된다.

그러나, 이러한 진공증착식이 금속의 박막층을 형성하는 대표적인 것임에도 불구하고 아래와 같은 몇 가지의 문제점을 포함하고 있다.

즉, 최근의 반도체 관련 기술은 각종 소자의 소형화와 고집적화에 따라 박막의 제조기술이 나노급 정도의 원자적 제어를 필요로 하나, 진공장비를 이용한 물리적 증착은 반도체 기판과 증착물질 사이에 형성되는 결합에너지의 특성으로 인해 박막의 성장모드가 결정되기 때문에 원자적 제어를 이용한 박막형성에서 예기치못한 문제점이 발생한다는 것이다.

또한, 박막의 형성을 위해 요구되는 진공도에 도달하기 위하여 필요한 시간이 과다하게 소요됨은 물론 상대적으로 고가의 진공장치가 구비되어야 하거나 이러한 진공장치의 구동을 위해 고전력이 소모되어야 하는 등의 제 문제점도 내재하고 있다.

이와 함께, 액체상의 전해질 용액속에서 수행되는 전기증착법에서는 작업전극(working electrode)이 금속이 아닌 반도체일 경우 금속이온을 전기증착하기 이전단계에서 균질한 화학반응과 양질의 도전층 형성을 위해 피도금체인 반도체 기판의 표면에 금속류의 씨드층(seed layer)을 필수적으로 연속 진공증착하여 그 표면이 양도체가 될 수 있도록 해야 하는데, 만일 이러한 씨드층이 구비되어 있지 못할 경우 작업전극인 반도체의 표면에서는 금속이온의 환원이 원활하게 일어나지 않아 원하는 양질의 금속 박막층을 얻을 수 없으며, 또한 피도금체인 반도체 기판 표면의 산화막이나 오염물질 등이 도금 박막물질의 핵화를 방해하여 박막층의 특성을 열화시키게 된다.

이러한 씨드층의 재질은 도금 박막층과 동일할 수도 또는 상이할 수도 있다.

한편, 이러한 씨드층을 구비하지 않고도 직접 반도체 기판위에 금속의 이온을 증착하기 위한 방안도 강구되어 있으나, 전해질의 PH에 의존할 수 밖에 없는 박막층의 품질에 대한 문제점과, 기준전극(reference electrode)을 통해 기판 근처의 퍼텐셜을 일정하게 유지시키기 위한 피드백 장치가 요구된다는 점 및 이온의 환원에 따른 전해질 이온의 농도가 감소하기 때문에 전해질 용액의 전기 저항이 증가함과 동시에 전기증착이 진행되는 동안 더 높은 과전위가 필요해져 결국 전해질 용액속에서 금속 박막의 질이 저하될 수 밖에 없다는 폐단이 있었다.

따라서, 별도의 씨드층을 구비하지 않고도 비교적 간편하면서도 경제적인 작업공정과 비용으로 고효율성을 유지하는 양질의 금속 박막층이 형성될 수 있는 전기증착 방법이 마련될 수 있도록 배려되어야 한다.

상기의 요구사항을 만족하기 위해 제안된 본 발명은 전해질의 저항을 일정하게 유지시키고, 반도체 기판의 표면에 균일하면서도 등방적인 금속이온의 증착이 가능할 수 있도록 전해질내의 이온 농도를 일정하게 유지시키며, 전기증착시 일정한 과전류와 환원전류를 유지하여 원하는 박막의 두께를 구현함으로 종래 진공증착에 의한 금속의 박막 형성방법을 대체할 수 있음과 동시에 박막두께의 편차에 의한 공정불량이 제거될 수 있도록 함에 그 안출된 목적이 있다.

상기의 목적 달성을 위해 마련되는 본 발명은 세척; 에칭; 및 불순물과 산화막이 제거된 채 반응챔버로 이송된 반도체 기판의 표면에 원하는 두께의 금속 박막을 증착하되, 상기 증착은 전해질 용액내에서 금속이온과 동일한 금속전극인 보조전극과 작업전극인 반도체 기판에 금속이온의 전기증착용 전압을 인가함으로써 씨드층의 구비없이 기판위에 직접적으로 소정 두께의 균질한 박막층을 형성한 후 표면 전해질 용액의 세척과정이 순차적으로 마련되어 달성될 수 있음을 그 기술적 사상의 특징으로 한다.

본 발명으로 제안되는 개선된 기능의 전기증착 방법은 이하의 상세한 설명을통해 보다 구체적으로 재현될 수 있을 것이다.

본 발명의 전기증착 방법은 종래 진공장치를 이용한 박막 형성방법의 대체적 기술로 제안되며, 화학적 반응에 의해 전해질 용액내에서 씨드층의 형성없이 피도금체인 반도체 기판위에 직접 금속이온을 전기증착하는 일정농도전기증착(Constant Concentration Electrodeposition)을 제공하는 것이다.

본 발명이 적용되는 n형 실리콘의 기판표면으로는 균일성과 부착력이 우수한 금속의 박막층이 형성되는데, 이를 위해 먼저 기판 표면에 잔류하거나 형성되어 있는 각종 오염물 및 불순물을 제거한 후 에칭과정을 통해 기판표면의 자연산화막을 제거하는 과정을 거치게 된다.

이러한 세척 및 에칭과정 등의 표면처리를 거쳐 준비된 반도체 기판은 대기중에 노출되지 않은 상태로 반응챔버로 이송되고, 이러한 기판에 전압을 인가하기 위한 전극이 부착된다.

상기 이송된 기판의 표면위에 금속의 박막을 증착하기 위하여 전해질 용액내에서의 금속이온과 동일한 전해질 용액내에서 피도금체 기판 표면의 전자구조 변화에 따른 표면변화를 고려하여 최적치로 결정된 전압을 공급하여 줌으로써 금속이온의 환원을 통한 증착이 시작된다.

이때, 본 발명에서는 금속이온 환원시 n형 실리콘 기판의 표면근처에서 발생되는 용액의 저항변화를 최소화하였고, 균일한 이온 공급을 유도하기 위한 전기증착용 전원으로는 펄스전압을 채택하였으며, 전압의 주기적 변화에 따른 기판 표면 근처 이온의 농도 변화와 환원전류의 변화는 일정한 항상성이 유지되도록 하였다.

이러한 본 발명 방법에 의해 금속의 박막층이 형성됨으로 반응챔버내 금속이온의 농도는 증착전후 모든 단계에서 일정하게 유지되고, 따라서 지속적으로 일정한 이온의 공급이 가능해짐으로 균질하고도 안정적인 표면반응을 유도할 수 있게 된다.

이때, 상기 각 공정진행시 바람직한 반응챔버 내의 공정온도로는 18∼40℃(실온)가 요망되는 것이며, 공정압력으로는 대기압을 유지토록 한다.

상기 각 과정을 통해 환원전류와 증착시간을 제어하여 원하는 박막 두께로 양질의 균질하고도 등방적인 금속의 박막층이 형성될 수 있는데, 이러한 박막층의 형성 이후에 전원공급을 차단함으로써 증착에 따른 과정을 마무리하고, 반응챔버로부터 외부로 이송하여 표면 전해질 용액의 최종적인 세척과정을 통해 비로소 본 발명 방법에 의한 전기증착이 완료될 수 있는 것이다.

상기와 같은 본 발명은 반응시간에 따라 박막의 두께가 제어될 수 있고, 박막의 형성단계에 있어서 반응셀내의 금속이온의 농도가 일정하게 유지되기 때문에 이로서 전기증착시 공급전원의 전압과 전해질 내의 저항 그리고 환원전류가 일정하게 유지되어 균질성과 우수한 부착력을 갖는 양질의 박막형성이 가능해지고, 이온의 환원과정 전후를 통해 전해질의 농도가 일정하게 유지됨으로 반응셀의 재사용이 가능해져 환경오염을 최소화할 수 있다는 실시상의 유용성을 갖는다.

한편, 본 발명은 그에 관한 최선의 실시예를 예거하였으나 이에 한정되는 것은 아니며 청구범위로 제한되는 본 발명의 범위를 벗어나지 않고 실시될 수 있다면지금까지 설명된 실시예의 변경을 고려하여 볼 수 있다.

Claims (1)

1. 세척; 에칭; 및 불순물과 산화막이 제거된 채 반응챔버로 이송된 반도체 기판의 표면에 원하는 두께의 금속 박막을 증착하되,

   상기 증착은 전해질 용액내에서 금속이온과 동일한 금속전극인 보조전극과 작업전극인 반도체 기판에 금속이온의 전기증착용 전압을 인가함으로써 씨드층의 구비없이 기판위에 직접적으로 소정 두께의 균질한 박막층을 형성한 후 표면 전해질 용액의 세척과정이 순차적으로 마련되어 이루어짐을 특징으로 하는 반도체 기판의 금속 박막형성을 위한 전기증착 방법.