KR20040009324A - 역률 개선 회로 - Google Patents

Abstract

본 발명의 역률 개선 회로는 교류 전원을 제공하는 전원장치와, 상기 전원을 제공받아 정류하는 정류부와, 콘트롤 신호에 따라 스위칭하는 스위칭 소자와, 상기 정류부의 어느 한 출력단과 일단이 연결된 제1일차측 권선 및, 상기 제1일차측 권선의 타단과 상기 스위칭 소자 사이에 연결된 제2일차측 권선과, 상기 제1 및 제2일차측 권선을 통해 흐르는 전류에 따른 전력을 유기받아 출력하는 이차측 권선으로 구성된 트랜스포머와, 상기 제1일차측 권선의 타단과 상기 정류부의 다른 한 출력단 사이에 연결된 커패시터를 구비하는 것을 특징으로 한다.

Description

역률 개선 회로{POWER FACTOR CORRECTION CIRCUIT}

본 발명은 전자 및 전기제품의 전원장치에 관한 것으로, 특히 역률 개선 회로(POWER FACTOR CORRECTION CIRCUIT)에 관한 것이다.

전기 ·전자기기의 소형화에 따라 그 기기에 구동전력을 안정하게 공급하는 전원장치에 대해서도 소형화에 대한 요구가 매우 높아 대부분의 전원장치가 스위칭 방식으로 바뀌고 있다.

상기 스위칭 전원장치는 그 대부분이 커패시터 입력형 정류회로를 사용함으로써 상용 전원의 피크치 부분의 짧은 기간 동안만 정류기가 도통하여 폭이 좁은 펄스성 전류 파형을 발생하게 한다.

이러한 펄스성 전류는 많은 고조파 성분을 발생시킬 뿐만 아니라 입력 역률의 저하를 초래하는 원인이 되었다. 특히 최근 가전제품, 사무기기 등 스위칭 전원이 내장된 전기 ·전자기기의 동시 사용이 급증함에 따라 앞서 언급한 펄스성 전류에 의한 고조파의 증가 및 역률의 저하가 전력계통에 심각한 영향을 미칠 수 있는 가능성이 매우 높아지게 되었다.

이에 대한 대책으로서 IEC 등 국제 기구는 16A/상 이상의 기기를 대상으로 하는 61000-3-2와 16A/상 이상의 기기를 대상으로 하는 61000-3-4 등의 규격을 제정하여 고조파 전류를 엄격히 규제하고 있다.

상기한 문제를 해결하는 방법으로서 역률 개선 회로가 제안되어 스위칭 전원장치의 입력단에 폭넓게 이용되기 시작했으며, 이러한 역률 개선 회로는 대한전력전자학회 2001년 2월호 특집 "PFC 기술동향"에 상세히 개시되어 있다.

그러나 상기한 바와 같은 역률 개선을 위해서는 다수의 부품이 추가되어야 하므로, 원가를 상승시키는 문제점이 있었다.

따라서 본 발명의 목적은 61000-3-2 규격에 부합되며 부품의 추가 없이도 역률을 개선할 수 있는 역률 개선 회로를 제공함에 있다.

도 1은 발명의 바람직한 실시예에 따른 역률 개선 회로도.

도 2 및 도 3은 도 1의 역률 개선 회로의 파형도.

* 도면의 주요부분에 대한 부호의 설명 *

BD : 브리지 다이오드Q : 스위칭소자

T : 트랜스포머

상술한 목적을 달성하기 위한 본 발명은 교류 전원을 제공하는 전원장치와, 상기 전원을 제공받아 정류하는 정류부와, 콘트롤 신호에 따라 스위칭하는 스위칭 소자와, 상기 정류부의 어느 한 출력단과 일단이 연결된 제1일차측 권선 및, 상기제1일차측 권선의 타단과 상기 스위칭 소자 사이에 연결된 제2일차측 권선과, 상기 제1 및 제2일차측 권선을 통해 흐르는 전류에 따른 전력을 유기받아 출력하는 이차측 권선으로 구성된 트랜스포머와, 상기 제1일차측 권선의 타단과 상기 정류부의 다른 한 출력단 사이에 연결된 커패시터를 구비하는 것을 특징으로 한다.

본 발명의 바람직한 실시예에 따른 역률 개선 회로도를 도시한 도 1을 참조하면, 브리지 다이오드(BD)는 전원장치가 제공하는 전원(Vac)을 정류하여 출력한다. 상기 브리지 다이오드(BD)의 일단은 트랜스포머(T)의 제2권선(N₂)의 일단과 연결된다.

상기 트랜스포머(T)는 일차측 권선인 제1 내지 제2권선(N₁,N₂)과, 상기 일차측 권선들(N₁,N₂)에 흐르는 전류에 따른 에너지를 유기받아 출력하는 이차측 권선인 제3권선(N₃)으로 구성된다. 상기 제2권선(N₂)의 타단은 상기 제1권선(N₁)의 일단과 연결되고, 상기 제1권선(N₁)의 타단은 스위칭소자(Q)의 드레인 단자와 연결된다.

상기 스위칭소자(Q)의 소스 단자는 접지되고, 상기 스위칭소자(Q1)의 게이트 단자로는 PWM 콘트롤 신호(Vpwm)가 입력된다. 여기서 상기 PWM 콘트롤 신호(Vpwm)는 수평주파수에 대응될 수 있다.

그리고 상기 제2권선(N₂)의 타단은 커패시터(C)의 일단과 연결되며, 상기 커패시터(C)의 타단은 상기 브리지 다이오드(BD)의 타단과 연결된다.

상기와 같이 구성되는 역률 개선 회로의 동작을 도 2 및 도 3의 파형도를 참조하여 설명한다.

먼저 상기 역률 개선 회로내에 흐르는 전류를 설명하면, 제1전류(i₁)는 도 3의 (a)에 나타낸 바와 같이 저주파로서, 브리지 다이오드(BD)와 상기 트랜스포머(T)의 제2권선(N₂)을 거쳐 커패스터(C)로 충전된다. 그리고 제2전류(i₂)는 커패시터(C)의 충전 에너지를 트랜스포머(T)의 제1권선을 통하여 스위칭 소자(Q)로 입력하며, 상기 스위칭 소자(Q)는 그 충전 에너지를 PWM 콘트롤 신호(Vpwm)에 따라 스위칭하여 트랜스포머(T)의 이차측으로 유기시킨다. 그리고 제3전류(i₃)는 PWM 콘트롤 신호(Vpwm)의 주파수에 동기된다. 상기 제2 및 제3전류(i₂,i₃)는 제1전류(i₁)의 데드 타입(DEAD TIME) 구간에도 도통 전류가 흐른다.

상기 트랜스포머(T)의 입력전류(i_in)는 전력궤환으로 인해 상기 제1전류(i₁)와 제2전류(i₂)가 중첩된다. 이는 스위칭 소자가(Q)가 오프될 때 제2권선(N₂)의 극성이 반대가 되므로, 상기 커패시터(C)의 데드 타임 동안에도 충전이 일어나기 때문이다.

상기한 입력전류(iin)에 따른 트랜스포머(T)의 출력 파형도를 도시한 도 2를 참조하면, 상기 트랜스포머(T)의 출력은 정현화된다. 이와같이 본 발명은 트랜스포머(T)의 출력을 정현화하여 역률을 개선할 뿐만 아니라 고주파 규제에 대응할 수 있게 한다.

상술한 바와 같이 본 발명은 기존의 SMPS 트랜스포머를 이용하여 역률 개선을 행함으로써, 별도의 부품을 추가하지 않아도 61000-3-2의 규격을 만족시킬 수 있으므로, 세트 적용 및 PCB 설계가 용이하며, 원가를 절감할 수 있으며, 효율이 좋은 이점이 있다. 여기서, 본 발명의 역률 개선 회로는 일반적인 기준을 채택할 때에 82% 정도의 효율을 가진다.

Claims (1)

1. 역률 개선 회로에 있어서,

   교류 전원을 제공하는 전원장치와,

   상기 전원을 제공받아 정류하는 정류부와,

   콘트롤 신호에 따라 스위칭하는 스위칭 소자와,

   상기 정류부의 어느 한 출력단과 일단이 연결된 제1일차측 권선 및,

   상기 제1일차측 권선의 타단과 상기 스위칭 소자 사이에 연결된 제2일차측 권선과,

   상기 제1 및 제2일차측 권선을 통해 흐르는 전류에 따른 전력을 유기받아 출력하는 이차측 권선으로 구성된 트랜스포머와,

   상기 제1일차측 권선의 타단과 상기 정류부의 다른 한 출력단 사이에 연결된 커패시터를 구비하는 것을 특징으로 하는 역률 개선 회로.