KR20040001893A - 온도 측정용 웨이퍼 및 그 제조방법 - Google Patents

온도 측정용 웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR20040001893A
KR20040001893A KR1020020037227A KR20020037227A KR20040001893A KR 20040001893 A KR20040001893 A KR 20040001893A KR 1020020037227 A KR1020020037227 A KR 1020020037227A KR 20020037227 A KR20020037227 A KR 20020037227A KR 20040001893 A KR20040001893 A KR 20040001893A
Authority
KR
South Korea
Prior art keywords
wafer
trench
metal film
forming
cover
Prior art date
Application number
KR1020020037227A
Other languages
English (en)
Other versions
KR100901649B1 (ko
Inventor
김이영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020037227A priority Critical patent/KR100901649B1/ko
Publication of KR20040001893A publication Critical patent/KR20040001893A/ko
Application granted granted Critical
Publication of KR100901649B1 publication Critical patent/KR100901649B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

웨이퍼의 전 영역에 대하여 온도를 측정할 수 있는 온도 측정용 웨이퍼 및 그 제조방법을 개시한다. 개시된 본 발명의 온도 측정용 웨이퍼는, 다수의 영역에 소정 깊이로 트렌치가 형성되어 있는 웨이퍼, 상기 트렌치 내부에 위치하는 제 1 TC(thermal couple) 금속막, 상기 제 1 TC 금속막과 접하도록 형성되고, 상기 제 1 TC 금속막과 열 전도율이 상이한 제 2 TC 금속막, 및 상기 제 1 TC 금속막 및 제 2 TC 금속막이 형성된 트렌치 부위의 열손실을 방지하기 위한 덮개를 포함한다.

Description

온도 측정용 웨이퍼 및 그 제조방법{Wafer for measuring temperature and method for manufacturing the same}
본 발명은 온도 측정용 웨이퍼 및 그 제조방법에 관한 것으로, 보다 구체적으로는 웨이퍼의 전 영역에 대하여 온도를 측정할 수 있는 온도 측정용 웨이퍼 및그 제조방법에 관한 것이다.
반도체 소자 또는 반도체 칩등은 일반적으로 실리콘으로 형성되는 웨이퍼를 반도체 장비를 이용하여 처리함으로써 제조된다. 웨이퍼는 통상적으로 리소그래피, 이온 주입, RTP(rapid thermal process), 증착 및 식각등과 같은 일련의 제조 공정을 거쳐 반도체 소자 또는 반도체 칩으로 제조된다.
반도체 소자의 제조 공정중 RTP 공정은 할로겐 램프등과 같은 강력한 가열 매체를 이용하여 웨이퍼상이 적층된 막을 가열한다. 이와같은 RTP 공정은 고밀도의 복사열(radiation heat)을 이용하여 웨이퍼상의 적층된 막을 가열하므로써, 상기 막이 화학적 또는 물리적으로 처리가 되도록 한다. RTP 공정이 진행되는 동안 웨이퍼는 복사열에 영향을 받게 된다. 이에따라, RTP 공정중에 웨이퍼의 온도 변화를 측정하는 것은 웨이퍼의 물리적 특성을 결정함에 있어서 매우 중요한 요소이다.
종래의 웨이퍼 온도를 측정하는 방법은 도 1에 도시된 바와 같이, 웨이퍼(도시되지 않음)가 장착된 챔버(10) 내부에 TC(Thermal couple) 와이어(15)를 삽입하여, 챔버(10) 내부의 온도를 측정하므로서, 웨이퍼 온도를 예측하였다.
그러나, 상기 챔버(10) 내부의 온도를 측정하는 방법은 웨이퍼가 직접적으로 받는 온도가 아니므로, 이를 웨이퍼 온도로 보기 어렵다.
종래의 다른 방법으로, 도 2에 도시된 바와 같이, 실리콘 웨이퍼(20)의 내부에 홀(23)을 드릴링(drilling)한다음, TC 와이어(25)를 삽입하여, 직접 웨이퍼(20)의 온도를 측정하는 방법이 제안되었다. 이때, TC 와이어(25)는 접점(25a)을 포함하고 있으며, 이 접점(25a)은 홀(23) 저부와 콘택된다. 그후, TC 와이어(25)가 삽입된 홀(23)부분을 열손실이 적은 물질로 몰딩(molding)한다. 도면 부호 30은 몰딩부를 나타낸다. 이때, 몰딩부(30)는 TC 와이어(25)를 홀(23) 내부에 고정시킴과 더불어, 웨이퍼(20)의 열손실을 방지하기 위하여 형성된다.
이러한 방법은 TC 와이어(25)의 접접(25a)에 의하여, 실리콘 웨이퍼(20)의 온도를 직접적으로 측정할 수 있다는 장점이 있다.
그러나, 상기한 웨이퍼의 온도를 측정하는 방법은 다음과 같은 문제점이 있다. 먼저, 웨이퍼(20)는 챔버내에서 에너지를 받는 면적이 각기 상이하기 때문에, 그 온도도 부분적으로 상이할 수 있다. 이로 인하여, 어느 한군데에 TC 와이어(25)를 삽입하여 온도를 측정하여도, 이 측정된 온도가 웨이퍼(20) 전체의 온도라고 보기 어렵다.
이러한 문제점을 해결코자, 상기한 홀을 다수개 형성하는 방법이 제안되었으나, 상기 홀(23)은 드릴링 방식에 의하여 형성되므로, 고집적 반도체 웨이퍼에는 적당하지 않으며, 상기 각 홀마다 몰딩부(30)를 형성하는 것 역시 제조 비용을 상승시킨다.
따라서, 본 발명의 목적은 웨이퍼의 전 영역에 대하여 온도를 측정할 수 있는 온도 측정용 웨이퍼를 제공하는 것이다.
또한, 본 발명의 다른 목적은 고집적 반도체 소자가 형성될 웨이퍼에 적용할 수 있는 온도 측정용 웨이퍼를 제공하는 것이다.
또한, 본 발명의 또 다른 목적 상기한 온도 측정용 웨이퍼의 제조방법을 제공하는 것이다.
도 1 및 도 2는 종래의 웨이퍼의 온도 측정방법을 설명하기 위한 도면.
도 3a 내지 도 3e는 본 발명의 실시예 1을 설명하기 위한 각 공정별 단면도.
도 4는 본 발명의 실시예 1에 따른 온도 측정용 웨이퍼의 평면도.
도 5a 및 도 5b는 본 발명의 실시예 2를 설명하기 위한 각 공정별 단면도.
도 6은 본 발명의 실시예 2에 따라 제조된 온도 측정용 웨이퍼의 평면도.
(도면의 주요 부분에 대한 부호의 설명)
100 : 트렌치 115 : 제 1 TC 금속막
125 : 제 2 TC 금속막 200 : 석영 기판
상기한 본 발명의 목적을 달성하기 위한 본 발명의 온도 측정용 웨이퍼는, 다수의 영역에 소정 깊이로 트렌치가 형성되어 있는 웨이퍼, 상기 트렌치 내부에 위치하는 제 1 TC(thermal couple) 금속막, 상기 제 1 TC 금속막과 접하도록 형성되고, 상기 제 1 TC 금속막과 열 전도율이 상이한 제 2 TC 금속막, 및 상기 제 1 TC 금속막 및 제 2 TC 금속막이 형성된 트렌치 부위의 열손실을 방지하기 위한 덮개를 포함한다.
이때, 상기 덮개는 상기 각각의 트렌치 부분을 매립하도록 형성되며, 내열 특성을 갖는 물질로 형성된 몰딩부일 수 있다. 또는, 상기 덮개는 트렌치와 대응되는 영역에 홈이 구비된 석영 기판으로, 상기 석영 기판은 상기 웨이퍼의 트렌치와 홈이 마주하도록 합착된다.
또한, 본 발명의 다른 견지에 따른 온도 측정용 웨이퍼의 제조방법은 다음과 같다. 먼저, 웨이퍼의 다수 영역에 트렌치를 형성하고, 상기 트렌치의 일측벽 및 일측 상부 표면에 제 1 포토레지스트 패턴을 형성한다. 이어서, 상기 노출된 웨이퍼 및 제 1 포토레지스트 패턴상에 제 1 TC 금속막을 형성하고, 상기 제 1 포토레지스트 패턴을 제거한다음, 상기 제 1 TC 금속막이 형성된 트렌치의 타측벽 및 트렌치 타측의 웨이퍼 표면에 제 2 포토레지스트 패턴을 형성한다. 그후에, 상기 트렌치 타측벽 및 트렌치 타측의 웨이퍼 표면에 노출된 제 1 TC 금속막 상부에 제 1 TC 금속막과 열전도율이 상이한 제 2 TC 금속막을 증착한다. 다음, 상기 제 2 포토레지스트 패턴을 제거하고, 상기 트렌치 상부에 트렌치 부분의 열손실을 방지하기 위한 덮개를 형성한다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다.
도 3a 내지 도 3e는 본 발명의 실시예 1을 설명하기 위한 각 공정별 단면도이고, 도 4은 본 발명의 실시예 1에 따른 온도 측정용 웨이퍼의 평면도이다.
먼저, 도 3a를 참조하여, 실리콘 웨이퍼(100)의 소정 부분에 공지의 방식에 의하여 적어도 하나의 트렌치(105)를 형성한다. 이때, 트렌치(105)는 예를들어, 모스 트랜지스터의 접합 영역 깊이(t) 정도로 형성될 수 있다.
그후, 도 3b에 도시된 바와 같이, 트렌치(105)의 일측 측벽 및 트렌치(105)의 일측 상부면을 덮도록 제 1 포토레지스트 패턴(110)을 형성한다. 그리고나서, 제 1 TC 금속막(115)을 형성한다. 이때, 제 1 TC 금속막(115)은 예를들어, 실리콘 웨이퍼(100)의 표면과 평행한 부분에만 형성될 수 있도록 비등방성으로 증착하여, 노출된 실리콘 웨이퍼(100) 표면 및 제 1 포토레지스트 패턴(110) 상부에 형성된다.
그리고 난 다음, 제 1 포토레지스트 패턴(110)을 공지의 방식으로 제거한다. 그러면, 제 1 포토레지스트 패턴(110) 상부에 잔류하는 제 1 TC 금속막(115) 역시 동시에 리프트 오프(lift off)된다. 이어서, 도 3c에 도시된 바와 같이,트렌치(105)의 타측 측벽 및 트렌치(105)의 타측 상부면을 덮도록 제 2 포토레지스트 패턴(120)을 증착한다. 그리고나서, 제 1 TC 금속막(115)과 열 전도성이 상이한 제 2 TC 금속막(125)을 비등방성 방식으로 증착한다. 즉, 제 2 TC 금속막(125) 역시 실리콘 웨이퍼(100) 표면, 노출된 제 1 TC 금속막(125) 표면 및 제 2 포토레지스트 패턴(125) 표면에 형성된다.
도 3d에 도시된 바와 같이, 제 2 포토레지스트 패턴(125)을 제거하여, 제 2 포토레지스트 패턴(125) 상부에 잔류하는 제 2 TC 금속막(125)을 리프트오프 한다. 이에따라, 웨이퍼(100)상에 제 1 및 제 2 TC 금속막(115,125)이 잔류하게 된다. 그후, 도면에는 자세하게 나타나지 않았지만, 온도 측정이 용이하도록 웨이퍼(100) 상부에 잔류한 제 1 및 제 2 TC 금속막(115,125)을 소정 부분 패터닝할 수 있다. 이때, 트렌치(105) 내부에 제 1 및 제 2 TC 금속막(115,125)이 접하고 있게되어, 제 1 및 제 2 TC 금속막(115,125)에 의하여 웨이퍼(100)의 온도를 직접적으로 측정할 수 있다.
그후, 도 3e에 도시된 바와 같이, 제 1 및 제 2 TC 금속막(115,125)이 형성된 트렌치(105) 부분의 열 손실을 방지하기 위하여, 몰딩부(130)를 형성한다. 이때, 몰딩부(130)를 구성하는 물질로는 내열 물질, 예를들어, 세라믹 또는 유리가 이용될 수 있다.
도 4은 본 실시예에 따른 온도 측정용 웨이퍼의 평면도로서, 도 4에 의하면, 웨이퍼(100)의 다수 영역에 트렌치(105)가 형성되어 있고, 트렌치(105) 내부에는 제 1 TC 금속막(115)과 제 2 TC 금속막(125)이 잔류된다. 아울러, 온도를 측정하기위하여, 온도를 측정하고자 하는 부위의 트렌치(105)내에 잔류되는 제 1 및 제 2 TC 금속막(115,125)과 연결되도록 제 1 및 제 2 TC 금속 와이어(115a,125a)가 연장된다.
이와같이, 웨이퍼의 다수의 영역에 트렌치(105)를 형성하고, 제 1 TC 금속막(115)과 제 2 TC 금속막(125)이 접하도록 트렌치(105)내에 제 1 및 제 2 TC 금속막(125)을 형성하므로써, 웨이퍼의 다수의 영역의 온도를 측정할 수 있다.
도 5a 및 도 5b는 본 발명의 실시예 2를 설명하기 위한 각 공정별 단면도이고, 도 6은 본 발명의 실시예 2에 따라 제조된 온도 측정용 웨이퍼의 평면도이다.
본 실시예는 앞서 설명된 도 2d까지의 공정까지는 동일하며, 그 이후의 공정에 대하여 설명하도록 한다. 아울러, 상기 실시예 1과 동일한 부분에 대하여는 중복 설명을 배제하며, 동일한 부호를 부여하도록 한다.
도 2d까지의 공정을 완료한다음, 도 5a에 도시된 바와 같이, 실리콘 웨이퍼(100) 상부 표면에 잔류하는 제 1 및 제 2 TC 금속막(115,125)을 제거한다. 이에따라, 각각의 트렌치(105) 내부에는 제 1 및 제 2 TC 금속막(115,125)이 적층된 채로 잔류하게 된다.
그후, 도 5b에 도시된 바와 같이, 제 1 및 제 2 TC 금속막(115,125)이 잔류하는 트렌치(105) 부분의 열 손실을 방지하기 위하여, 석영 기판(200)을 준비한다. 석영 기판(200)은 상기 웨이퍼(100)와 동일 크기를 가짐이 바람직하고, 상기 웨이퍼(100)의 트렌치(105)와 대응하는 석영 기판(200) 부분에 홈을 포함한다. 이때, 홈은 트렌치(105)의 폭과 동일한 폭을 갖음이 바람직하다. 그후, 홈을 포함하는 석영 기판(200)과 실리콘 웨이퍼(100)을, 상기 홈과 트렌치(105)가 마주하도록 합착한다. 이때, 석영 기판(200)은 알려진 바와 같이, 내열 소재로서, 열 손실을 완벽히 차단할 수 있어, 정확한 웨이퍼 온도를 제공할 수 있다. 또한, 석영 기판(200)을 합착함에 의하여, 일괄적으로 다수의 트렌치(105)를 몰딩할 수 있으므로, 개별적으로 몰딩하기 위한 비용 및 시간을 절약할 수 있다.
도 6은 본 실시예에 따른 온도 측정용 웨이퍼의 평면도로서, 도 6에 의하면, 다수 영역에 트렌치(105)가 형성되어 있는 웨이퍼(100)와, 트렌치(105)와 대응되는 홈이 형성되어 있는 석영 기판(200)이 합착되어 있다. 각각의 트렌치(105) 내부에는 제 1 TC 금속막(115)과 제 2 TC 금속막(125)이 잔류하고 있다. 아울러, 온도를 측정하기 위하여, 온도를 측정하고자 하는 부위의 트렌치(105)내에 잔류되는 제 1 및 제 2 TC 금속막(115,125)과 연결되도록 제 1 및 제 2 TC 금속 와이어(115a,125a)가 연장될 수 있다.
이와같이 형성하여도 동일한 효과를 얻을 수 있을 뿐만 아니라, 각각의 트렌치마다 별도로 몰딩을 할 필요가 없으므로, 비용을 절감할 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 웨이퍼의 다수 영역에 트렌치를 형성하고, 트렌치 내부에 열 전도 특성이 상이한 제 1 및 제 2 TC 금속막을 잔류시킨다음, 각각의 트렌치 영역을 몰딩한다. 이에따라, 웨이퍼의 각 영역의 온도를 직접적으로 측정할 수 있으므로, 반도체 소자의 제조 공정을 하는데정확한 데이터를 제공할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (9)

  1. 다수의 영역에 소정 깊이로 트렌치가 형성되어 있는 웨이퍼;
    상기 트렌치 내부에 위치하는 제 1 TC(thermal couple) 금속막;
    상기 제 1 TC 금속막과 접하도록 형성되고, 상기 제 1 TC 금속막과 열 전도율이 상이한 제 2 TC 금속막; 및
    상기 제 1 TC 금속막 및 제 2 TC 금속막이 형성된 트렌치 부위의 열손실을 방지하기 위한 덮개를 포함하는 것을 특징으로 하는 온도 측정용 웨이퍼.
  2. 제 1 항에 있어서, 상기 트렌치는 반도체 소자의 접합 영역 깊이를 갖는 것을 특징으로 하는 온도 측정용 웨이퍼.
  3. 제 1 항에 있어서, 상기 덮개는 상기 각각의 트렌치 부분을 매립하도록 형성되며 내열 특성을 갖는 물질로 형성된 몰딩부인 것을 특징으로 하는 온도 측정용 웨이퍼.
  4. 제 3 항에 있어서, 몰딩부는 유리 또는 세라믹으로 형성되는 것을 특징으로하는 온도 측정용 웨이퍼.
  5. 제 3 항에 있어서, 상기 덮개는 트렌치와 대응되는 영역에 홈이 구비된 석영 기판으로, 상기 석영 기판은 상기 웨이퍼의 트렌치와 홈이 마주하도록 합착되는 것을 특징으로 하는 온도 측정용 웨이퍼.
  6. 웨이퍼의 다수 영역에 트렌치를 형성하는 단계;
    상기 트렌치의 일측벽 및 일측 상부 표면에 제 1 포토레지스트 패턴을 형성하는 단계;
    상기 노출된 웨이퍼 및 제 1 포토레지스트 패턴상에 제 1 TC 금속막을 형성하는 단계;
    상기 제 1 포토레지스트 패턴을 제거하는 단계;
    상기 제 1 TC 금속막이 형성된 트렌치의 타측벽 및 트렌치 타측의 웨이퍼 표면에 제 2 포토레지스트 패턴을 형성하는 단계;
    상기 트렌치 타측벽 및 트렌치 타측의 웨이퍼 표면에 노출된 제 1 TC 금속막 상부에 제 1 TC 금속막과 열전도율이 상이한 제 2 TC 금속막을 증착하는 단계;
    상기 제 2 포토레지스트 패턴을 제거하는 단계; 및
    상기 트렌치 상부에 트렌치 부분의 열손실을 방지하기 위한 덮개를 형성하는단계를 포함하며,
    상기 제 1 및 제 2 포토레지스트 패턴 제거시, 상기 제 1 및 제 2 포토레지스트막 상부에 잔류하는 TC 금속막이 동시에 제거되는 것을 특징으로 하는 온도 측정용 웨이퍼의 제조방법.
  7. 제 6 항에 있어서, 상기 제 2 포토레지스트 패턴을 제거하는 단계와, 상기 덮개를 형성하는 단계 사이에, 상기 웨이퍼 표면에 잔류하는 제 1 및 제 2 TC 금속막을 제거하여, 상기 트렌치 내부에만 제 1 및 제 2 TC 금속막을 잔류시키는 단계를 더 포함하는 것을 특징으로 하는 온도 측정용 웨이퍼의 제조방법.
  8. 제 6 항에 있어서, 상기 덮개를 형성하는 단계는,
    상기 각각의 트렌치 부분에 유리 또는 세라믹으로 몰딩부를 형성하는 것을 특징으로 하는 온도 측정용 웨이퍼의 제조방법.
  9. 제 6 항 또는 제 7 항에 있어서, 상기 덮개를 형성하는 단계는,
    웨이퍼 크기의 석영 기판을 준비하는 단계;
    상기 웨이퍼의 트렌치와 대응되는 석영 기판 영역에 홈을 형성하는 단계; 및
    상기 석영 기판을 상기 홈과 트렌치가 대응되도록 합착시키는 단계를 포함하는 것을 특징으로 하는 온도 측정용 웨이퍼의 제조방법.
KR1020020037227A 2002-06-29 2002-06-29 온도 측정용 웨이퍼 및 그 제조방법 KR100901649B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020037227A KR100901649B1 (ko) 2002-06-29 2002-06-29 온도 측정용 웨이퍼 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020037227A KR100901649B1 (ko) 2002-06-29 2002-06-29 온도 측정용 웨이퍼 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040001893A true KR20040001893A (ko) 2004-01-07
KR100901649B1 KR100901649B1 (ko) 2009-06-09

Family

ID=37313625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020037227A KR100901649B1 (ko) 2002-06-29 2002-06-29 온도 측정용 웨이퍼 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100901649B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017200267A1 (ko) * 2016-05-16 2017-11-23 한국표준과학연구원 온도측정 웨이퍼 센서 및 그 제조방법
KR101971117B1 (ko) * 2018-06-14 2019-08-13 에이에스티엔지니어링(주) 마이크로 웰이 적용된 써모커플 웨이퍼

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310580A (ja) * 1993-04-20 1994-11-04 Nippon Steel Corp 半導体ウエーハの温度測定方法及び温度測定手段を備える半導体ウエーハ
JP2000031231A (ja) * 1998-07-13 2000-01-28 Shinetsu Quartz Prod Co Ltd ウエハー等の温度測定装置及びそれの製造方法
JP2001289715A (ja) * 2000-04-05 2001-10-19 Yamari Sangyo Kk 測温基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017200267A1 (ko) * 2016-05-16 2017-11-23 한국표준과학연구원 온도측정 웨이퍼 센서 및 그 제조방법
KR101971117B1 (ko) * 2018-06-14 2019-08-13 에이에스티엔지니어링(주) 마이크로 웰이 적용된 써모커플 웨이퍼

Also Published As

Publication number Publication date
KR100901649B1 (ko) 2009-06-09

Similar Documents

Publication Publication Date Title
US6746308B1 (en) Dynamic lot allocation based upon wafer state characteristics, and system for accomplishing same
US8104342B2 (en) Process condition measuring device
US7419299B2 (en) Methods of sensing temperature of an electronic device workpiece
US20080224817A1 (en) Interlaced rtd sensor for zone/average temperature sensing
US6746616B1 (en) Method and apparatus for providing etch uniformity using zoned temperature control
US6784001B2 (en) Automated variation of stepper exposure dose based upon across wafer variations in device characteristics, and system for accomplishing same
EP0129915B1 (en) A method of manufacturing an integrated circuit device
KR101086152B1 (ko) 열 프로세싱 챔버용 실린더
KR100901649B1 (ko) 온도 측정용 웨이퍼 및 그 제조방법
TWI255874B (en) Method for forming an epitaxial silicon wafer with a denuded zone
TW544830B (en) A method of testing an integrated circuit
US7223615B2 (en) High emissivity capacitor structure
KR100821127B1 (ko) 열전대를 구비하는 고전력 소자 및 그 제조방법
KR20010063713A (ko) 반도체 소자의 쉘로우 트렌치 소자분리막 형성 방법
CN114823404A (zh) 一种激光退火机台退火温度的监控方法
KR100580960B1 (ko) 반도체 히팅 플레이트
US6947805B1 (en) Dynamic metrology sampling techniques for identified lots, and system for performing same
Li et al. Under-fet thermal sensor enabling smart full-chip run-time thermal management
EP1295329A2 (en) Method of controlling well leakage for trench isolations of differing depths
US6589875B1 (en) Method of selectively processing wafer edge regions to increase wafer uniformity, and system for accomplishing same
TWI221650B (en) Determination method of process parameter of semiconductor device and manufacturing method of semiconductor device using the same
KR100532397B1 (ko) 기판 온도 조절용 플레이트 및 그 제조방법
KR100278646B1 (ko) 반도체 장치의 두께 모니터용 패턴 형성방법
TW201828445A (zh) 半導體封裝結構
CN116153787A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee