KR200358228Y1 - 반도체칩모듈용 테스트소켓 - Google Patents

반도체칩모듈용 테스트소켓 Download PDF

Info

Publication number
KR200358228Y1
KR200358228Y1 KR20-2004-0013771U KR20040013771U KR200358228Y1 KR 200358228 Y1 KR200358228 Y1 KR 200358228Y1 KR 20040013771 U KR20040013771 U KR 20040013771U KR 200358228 Y1 KR200358228 Y1 KR 200358228Y1
Authority
KR
South Korea
Prior art keywords
cover
base
semiconductor chip
test
package
Prior art date
Application number
KR20-2004-0013771U
Other languages
English (en)
Inventor
전진국
박성규
김재남
허경일
Original Assignee
주식회사 오킨스전자
(주)테스트아이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오킨스전자, (주)테스트아이티 filed Critical 주식회사 오킨스전자
Priority to KR20-2004-0013771U priority Critical patent/KR200358228Y1/ko
Application granted granted Critical
Publication of KR200358228Y1 publication Critical patent/KR200358228Y1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 고안은 반도체칩모듈용 테스트소켓에 관한 것으로서, 테스트신호인입단자가 일측 연부에 일렬로 형성되어 있고 상면 및 저면 중 적어도 어느 일면에 상기 각 테스트신호인입단자에 연결된 테스트신호분기단자부가 적어도 하나 이상 형성된 테스트기판과, 테스트대상 반도체칩패키지를 탑재하기 위한 패키지탑재부가 형성되어 있고 상기 패키지탑재부에 탑재된 반도체칩패키지의 볼단자와 상기 각 테스트신호분기단자부 사이를 전기적으로 연결하도록 상기 테스트기판에 결합되는 소켓유닛을 갖는 반도체칩모듈용 테스트소켓에 있어서, 상기 소켓유닛은, 중앙영역에 핀지지공이 테스트대상 반도체칩패키지의 볼단자에 대응하도록 두께방향을 따라 형성되어 있고 저면이 면접촉하도록 테스트보드에 결합되는 베이스와, 상면에 상기 패키지탑재부가 형성되어 있고 상기 패키지탑재부의 내측 영역에 핀안내공이 상기 핀지지공에 대응하도록 두께방향을 따라 형성되어 있으며 상기 핀안내공이 상기 핀지지공에 연통하도록 상기 베이스에 결합되는 어댑터와, 일단에 상부접촉단자가 형성된 직선상의 슬리브와 슬리브의 내부에 장착된 핀스프링과 일단이 외부로 노출되고 상기 핀스프링에 의해 탄성 지지되도록 상기 슬리브의 내부에 장착된 하부접촉부를 가지고 상기 핀안내공과 상기 핀지지공에 장착되는 접촉핀과, 중앙영역에 상기 패키지탑재부에 연통하는 탑재개구부가 형성되고 상기 베이스의 높이방향을 따라 승강할 수 있도록 상기 베이스에 결합된 커버와, 상호 대향하도록 배치되고 각각 상기 커버가 하강할 때 상기 패키지탑재부의 상부공간이 개방되는 개방위치로 회동하고 상기 커버가 상승할 때 반도체칩패키지의 볼단자가 상기 접촉핀에 접촉되게 상기 패키지탑재부에 탑재된 반도체칩패키지를 가압하는 가압위치사이를 회동하도록 상기 베이스에 결합되는 한 쌍의 가압래치와, 상기 커버가 하강할 때 탄성력을 축적하도록 상기 베이스와 상기 커버사이에 개재하는 탄성부재와, 상기 커버가 상승할 때 상기 커버의 상승높이를 제한하도록 상기 베이스에 설치되는 상승제한스토퍼를 포함하는 것을 특징으로 한다. 이에 의해, 테스트대상패키지가 탑재되는 패키지탑재부가 별도의 조작 없이 개방상태를 유지하여 반도체칩패키지의 탑재공정이 간단해질 뿐만 아니라 자동화가 가능해지고, 테스트기판에 설치되는 테스트유닛의 수가 증가하며, 테스트유닛의 부품수가 감소된다.

Description

반도체칩모듈용 테스트소켓{Test Socket for semiconductor Chip Module}
본 고안은 반도체칩모듈용 테스트소켓에 관한 것으로서, 보다 상세하게는 반도체회로모듈에 사용된 인쇄회로기판과 동일한 전기적 특성을 갖는 테스트기판을 통해 테스트신호를 제공하여 반도체회로모듈에 장착하고자 하는 복수의 반도체칩패키지를 테스트하는 소켓에 관한 것이다.
집적회로가 수지제 등의 밀봉제로 밀봉되어 있는 반도체칩패키지는 출하되기전 제품의 신뢰성을 확인하기 위하여 번인(Burn-in )테스트 등 성능테스트를 받게 된다.
한편 반도체칩패키지는 단독으로 사용되나, 메모리모듈과 같이 동일 또는 다른 종류의 반도체칩패키지를 2이상 인쇄회로기판에 장착하여 모듈형태로 사용되기도 한다.
이와 같이 반도체칩패키지를 모듈형태로 사용하는 경우 개별적 성능테스트에서 양호한 것으로 판단된 반도체칩패키지라고 하더라도 인쇄회로기판에 장착된 상태에서 성능이 항상 양호하다고 보장할 수 없기 때문에 2002년 특허출원 제76922호(고안의 명칭 : 메모리칩 테스트소켓)에 개시된 바와 같은 테스트소켓을 사용하여 인쇄회로기판에 장착된 상태에서 다시 성능테스트를 실시하고 있다.
도11은 종래의 반도체칩모듈용 테스트소켓의 분해사시도이다.
종래의 반도체칩모듈용 테스트소켓은, 도11에 도시된 바와 같이, 테스트신호인입단자(400a)가 우측 연부에 일렬로 형성되어 있고 상면 중앙영역에 각 테스트신호인입단자(400a)에 연결된 테스트신호분기단자(400b)가 일렬로 형성된 테스트기판(400)과, 테스트대상 반도체칩패키지(500)를 탑재하기 위한 패키지탑재영역이 형성되고 테스트기판(400)의 상면에 결합되는 복수의 소켓유닛(100, 200, 300)을 갖고 있다.
소켓유닛(100, 200, 300)은 테스트기판(400)에 결합되며 반도체칩패키지(500)의 탑재영역을 제공하는 복수의 메모리칩가이드(100)와, 메모리칩가이드(100)의 패키지탑재영역을 향해 회동할 수 있도록 메모리칩가이드(100)의 일 측에 결합된 고정커버(300)와, 패키지탑재영역에 탑재된 반도체칩패키지(500)의 외부연결단자(510)와 각 열의 테스트신호분기단자(400b)에 전기적으로 접촉하도록 소켓유닛(100, 200, 300)에 장착되는 전극(접촉핀)을 갖고 있다.
메모리칩가이드(100)는 테스트기판(400)의 정해진 위치에 강력접착제등으로 결합되는 홀더블록(110)과, 중앙영역에 개구부가 형성되어 있고 홀더블록(110)이 개구부를 통해 노출되도록 홀더블록(110)에 핀결합되는 하우징(120)과, 패키지탑재영역을 형성하기 위한 돌출부가 양측 영역에 형성되고 하우징(120)에 나사 결합되는 가이드플레이트(130)를 갖고 있다.
고정커버(300)는 중앙영역에 개구부가 형성되어 있는 커버(310)와, 커버(310)의 전방연부에 결합된 래치(330)와, 커버(310)의 개구부에 삽입되는 푸셔(340)를 갖고 있다.
커버(310)는 판상의 지지대(320)를 통해 하우징(120)의 길이방향 후방 연부에 핀결합되어 있고, 래치(330)를 통해 하우징(120)의 전방연부에 결합되어 있다. 이에 따라 커버(310)는 하우징(120)의 후방연부를 중심으로 하우징(120)의 상면으로부터 이탈하는 방향으로 회동할 수 있게 된다.
그리고 전극(200)은 원통형상으로 형성되고, 하우징(120)의 두께방향을 따라 메모리칩가이드(100)에 장착되어 있다.
이러한 구성을 갖는 종래의 반도체칩모듈용 테스트소켓의 사용방법을 설명하면 다음과 같다. 설명의 편의를 위해 테스트기판(400)은 테스트신호인입단자(400a)를 통해 소정의 테스트신호발생장치에 연결되어 있는 것으로 한다.
먼저 래치(330)를 조작하여 커버(310)를 가이드플레이트(130)로부터 결합해제시킨 후, 가이드플레이트(130)의 상면으로부터 이탈되도록 커버(310)를 회동시킨다.
다음에 가이드플레이트(130)의 패키지탑재영역에 테스트하고자 하는 메모리칩 즉, 반도체칩패키지(500)를 탑재한다.
다음에 커버(310)를 원위치로 복귀시킨 후, 래치(330)를 조작하여 커버(310)를 가이드플레이트(130)에 결합시킨다. 이때 푸셔(340)로부터 인가되는 압력에 의해 전극(200)의 상단은 반도체칩패키지(500)의 외부연결단자(510)에 가압접촉하게 된다.
다음에 소정의 테스트신호발생장치로부터 테스트신호를 테스트신호인입단자(400a)를 통해 공급한다. 공급된 테스트신호는 각 열의 테스트신호분기단자(400b)와, 전극(200)을 통과한 후, 반도체칩패키지(500)에 전달된다.
마지막으로 반도체칩패키지(500)로부터의 응답신호는 전극(200), 각 열의 테스트신호분기단자(400b)와 테스트신호인입단자(400a)를 순차적으로 통과한 후, 테스트신호발생장치로 전달된다.
그런데 종래의 반도체칩모듈용 테스트소켓에 따르면, 반도체칩패키지를 탑재하기 전에 래치(330)를 조작하여 가이드플레이트(130)의 패키지탑재영역을 개방하여야 하기 때문에, 반도체칩패키지(500)의 탑재공정이 복잡하고 자동화가 어렵다는 문제점이 있었다.
그리고 래치(330)의 동작공간을 확보할 수 있도록 테스트유닛(100, 200, 300)을 테스트기판(400)에 설치하여야 하기 때문에, 테스트기판(400)에 설치할 수 있는 테스트유닛(100, 200, 300)의 수가 적어지고 이에 따라 테스트효율이 저하된다는 문제점이 있었다.
또한 테스트유닛(100, 200, 300)의 부품수가 많아지기 때문에 조립작업성 및 유지보수성이 저하된다는 문제점이 있었다.
따라서 본 고안의 목적은, 별도의 조작없이 패키지탑재부를 개방상태로 유지하고 테스트기판에 설치할 수 있는 소켓유닛의 수가 증가되며 부품수가 감소되도록 한 반도체칩모듈용 테스트소켓을 제공하는 것이다.
도1은 본 고안의 실시예에 따른 반도체칩모듈용 테스트소켓의 분해사시도,
도2는 본 고안의 실시예에 따른 반도체칩모듈용 테스트소켓의 결합사시도,
도3은 도1의 소켓유닛의 일 분해사시도,
도4는 도3에 대응하는 단면도,
도5는 도1의 소켓유닛의 다른 분해사시도.
도6은 도5에 대응하는 단면도,
도7은 도1의 소켓유닛의 또 다른 분해사시도,
도8은 도3의 접촉핀의 확대사시도,
도9는 도1의 소켓유닛의 결합사시도,
도10a, 도10b, 도10c, 도10d 및 도10e는 본 고안의 실시예에 따른 반도체칩모듈용 테스트소켓의 동작상태도,
도11은 종래의 반도체칩모듈용 테스트소켓의 분해사시도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 테스트기판 20 : 소켓유닛
21 : 스프링 22 : 상승제한스토퍼볼트
30 : 베이스 31 : 어댑터안착부
32 : 언덕부 33 : 어댑터결합돌부
34 : 래치결합기둥부 35 : 볼트고정구
40 : 어댑터 41 : 패키지탑재부
42 : 탑재안내벽 50 : 커버
51 : 탑재개구부 53 : 계단부
60 : 가압래치 61 : 지지부
62 : 가압부 63 : 베이스축
64 : 커버축 70 : 접촉핀
80 : 핸들링지그 102 : 반도체칩패키지
100 : 메모리칩가이드 200 : 전극
300 : 고정커버 310 : 커버
330: 래치
상기 목적은, 본 고안에 따라, 테스트신호인입단자가 일측 연부에 일렬로 형성되어 있고 상면 및 저면 중 적어도 어느 일면에 상기 각 테스트신호인입단자에 연결된 테스트신호분기단자부가 적어도 하나 이상 형성된 테스트기판과, 테스트대상 반도체칩패키지를 탑재하기 위한 패키지탑재부가 형성되어 있고 상기 패키지탑재부에 탑재된 반도체칩패키지의 볼단자와 상기 각 테스트신호분기단자부 사이를 전기적으로 연결하도록 상기 테스트기판에 결합되는 소켓유닛을 갖는 반도체칩모듈용 테스트소켓에 있어서, 상기 소켓유닛은, 중앙영역에 핀지지공이 테스트대상 반도체칩패키지의 볼단자에 대응하도록 두께방향을 따라 형성되어 있고 저면이 면접촉하도록 테스트보드에 결합되는 베이스와, 상면에 상기 패키지탑재부가 형성되어있고 상기 패키지탑재부의 내측 영역에 핀안내공이 상기 핀지지공에 대응하도록 두께방향을 따라 형성되어 있으며 상기 핀안내공이 상기 핀지지공에 연통하도록 상기 베이스에 결합되는 어댑터와, 일단에 상부접촉단자가 형성된 직선상의 슬리브와 슬리브의 내부에 장착된 핀스프링과 일단이 외부로 노출되고 상기 핀스프링에 의해 탄성 지지되도록 상기 슬리브의 내부에 장착된 하부접촉부를 가지고 상기 핀안내공과 상기 핀지지공에 장착되는 접촉핀과, 중앙영역에 상기 패키지탑재부에 연통하는 탑재개구부가 형성되고 상기 베이스의 높이방향을 따라 승강할 수 있도록 상기 베이스에 결합된 커버와, 상호 대향하도록 배치되고 각각 상기 커버가 하강할 때 상기 패키지탑재부의 상부공간이 개방되는 개방위치로 회동하고 상기 커버가 상승할 때 반도체칩패키지의 볼단자가 상기 접촉핀에 접촉되게 상기 패키지탑재부에 탑재된 반도체칩패키지를 가압하는 가압위치사이를 회동하도록 상기 베이스에 결합되는 한 쌍의 가압래치와, 상기 커버가 하강할 때 탄성력을 축적하도록 상기 베이스와 상기 커버사이에 개재하는 탄성부재와, 상기 커버가 상승할 때 상기 커버의 상승높이를 제한하도록 상기 베이스에 설치되는 상승제한스토퍼를 포함하는 것을 특징으로 하는 반도체칩모듈용 테스트소켓에 의해 달성된다.
여기서 가압래치의 회동동작을 간단한 구조로 구현할 수 있도록, 상기 각 가압래치는 직선상의 지지부와, 상기 지지부로부터 고리상으로 연장 형성된 가압부와, 상기 지지부의 상기 가압부의 인접영역에 상기 지지부의 폭방향을 따라 결합된 베이스축과, 상기 지지부의 상기 가압부로부터 벗어난 영역에 상기 베이스축에 나란하게 설치된 커버축을 포함하고; 상기 베이스에는 상기 베이스축을 삽입하기 위한 래치결합공이 상부영역에 형성되어 있는 두 쌍의 래치결합기둥부가 상면으로부터 돌출 형성되어 있고; 상기 커버에는 상기 가압래치의 회동 동작시 상기 커버축의 이동을 안내하는 안내레일이 형성되도록 구성할 수 있다.
그리고 커버의 승강동작을 간단한 구조로 구현할 수 있도록, 상기 베이스는 네모서리영역에 하나씩 설치되고 중앙영역에 높이방향을 따라 볼트지지공이 형성되어 있는 볼트고정구를 포함하고, 상기 커버에는 하부에 협경부를 갖는 볼트삽입공이 상기 각 볼트고정구에 대향하는 영역에 형성되어 있고; 상기 상승제한스토퍼는 헤드부와 상기 헤드부로부터 연장 형성된 바디부를 가지고, 상기 헤드부가 상기 협경부에 상부로부터 접촉하고 상기 바디부가 상기 볼트고정구에 나사 결합되도록 상기 볼트삽입공에 삽입되는 상승제한스토퍼볼트이며; 상기 탄성부재는 상기 볼트형태의 상승제한스토퍼를 둘러싸도록 상기 커버와 베이스사이에 개재하는 스프링으로 구성할 수 있다.
또한 취급을 용이하게 할 수 있도록, 상기 테스트신호인입단자에 대향하도록 상기 테스트기판의 연부에 결합되는 핸들링지그를 더 포함하도록 구성할 수 있다.
이하에서, 첨부도면을 참조하여 본 고안을 상세히 설명하기로 한다.
도1은 본 고안의 실시예에 따른 반도체칩모듈용 테스트소켓의 분해사시도이고, 도2는 본 고안의 실시예에 따른 반도체칩모듈용 테스트소켓의 결합사시도이고, 도3은 도1의 소켓유닛의 일 분해사시도이고, 도4는 도3에 대응하는 단면도이고, 도5는 도1의 소켓유닛의 다른 분해사시도이고, 도6은 도5에 대응하는 단면도이고, 도7은 도1의 소켓유닛의 또 다른 분해사시도이고, 도8은 도3의 접촉핀의 확대사시도이며, 도9는 도1의 소켓유닛의 결합사시도이다.
본 고안의 실시예에 따른 반도체칩모듈용 테스트소켓은, 이들 도면에 도시된 바와 같이, 테스트신호인입단자(11)가 전방 측 연부에 일렬로 형성되어 있는 장방형상의 테스트기판(10)과, 테스트기판(10)의 상면에 결합되어 있는 다수의 소켓유닛(20)과, 테스트기판(10)의 후측 연부에 결합된 디귿자 형상의 핸들링지그(80)를 갖고 있다.
테스트기판(10)에는 각 테스트신호인입단자(11)에 연결된 테스트신호분기단자부(도시되지 않음)가 형성되어 있다. 여기서 테스트신호분기단자부(도시되지 않음)는 소켓유닛(20)에 1 대 1로 대응하도록 형성되어 있다. 그리고 테스트신호분기단자부(도시되지 않음)는 소켓유닛(20)을 일렬로 결합할 수 있도록 형성하거나(도1 및 도2 참조) 소켓유닛(20)을 가로 세로 복수의 열로 결합할 수 있도록 형성할 수 있다.
소켓유닛(20)은 테스트기판(10)에 결합된 대략 장방형상의 베이스(30)와, 베이스(30)의 상면에 결합된 어댑터(40)와, 어댑터(40)의 상부에 배치된 커버(50)와, 어댑터(40)를 사이에 두고 상호 대향하도록 베이스(30)에 결합된 한 쌍의 가압래치(60)와, 베이스(30)와 어댑터(40)를 연결하는 방향으로 설치된 다수의 접촉핀(70)과, 베이스(30)의 네모서리영역에서 베이스(30)와 커버(50)사이에 개재하는 4개의 스프링(21)과, 각 스프링(21)의 내부에서 베이스(30)와 커버(50)를 연결하는 방향으로 하나씩 설치된 상승제한스토퍼볼트(22)를 갖고 있다.
베이스(30)는 판상의 어댑터안착부(31)와, 어댑터안착부(31)의 좌우측 단부로부터 각각 하나씩 형성된 언덕부(32)와, 장방형상의 연결선을 그리도록 어댑터안착부(31)에 형성된 4개의 어댑터결합돌부(33)와, 각 언덕부(32)에 상호 대향하도록 한 쌍씩 형성된 래치결합기둥부(34)와, 각 언덕부(32)의 양측 영역에 하나씩 결합된 원형단면의 볼트고정구(35)를 갖고 있다.
어댑터안착부(31)는 어댑터(40)에 대응하는 크기를 갖도록 형성되어 있고, 어댑터결합돌부(33)사이 영역에 다수의 핀지지공(31a)이 두께방향을 따라 형성되어 있다.
언덕부(32)는 각 볼트고정구(35)의 둘레영역에 하부스프링홈(32a)이 형성되어 있다.
각 어댑터결합돌부(33)는 상단에 걸림턱(33a)이 어댑터안착부(31)의 내측을 향해 돌출 형성되어 있다.
각 래치결합기둥부(34)는 상부영역에 래치결합공(34a)이 하나씩 형성되어 있다.
각 볼트고정구(35)는 중앙영역에 높이방향을 따라 볼트지지공(35a)이 형성되어 있다. 볼트지지공(35a)에는 암나사부(도시되지 않음)가 형성되어 있다. 이러한 구성을 갖는 볼트고정구(35)는 인서트(Insert) 사출방식으로 베이스(30)와 일체로 형성할 수 있다.
어댑터(40)는 장방형상의 패키지탑재부(41)와, 패키지탑재부(41)의 네 모서리영역에 하나씩 기역자형상으로 형성된 탑재안내벽(42)을 갖고 있다.
패키지탑재부(41)는 베이스(30)의 어댑터결합돌부(33)에 대응하도록끼움홈(41a)이 형성되어 있고, 끼움홈(41a)의 내측 영역에는 베이스(30)의 핀지지공(31a)에 대응하도록 핀안내공(41b)이 두께방향을 따라 형성되어 있다.
각 탑재안내벽(42)은 패키지탑재부(41)의 좌우 측면으로부터 돌출되도록 형성되어 있다. 이에 따라 래치결합기둥부(34)는 탑재안내벽(42)사이에 진입할 수 있게 된다.
이러한 구성을 갖는 어댑터(40)는 끼움홈(41a)에 어댑터결합돌부(33)를 억지끼움시킴으로써, 베이스(30)에 결합된다. 베이스(30)에 결합된 어댑터(40)는 어댑터결합돌부(33)의 걸림턱(33a)에 의해 결합상태를 안정적으로 유지할 수 있게 된다.
커버(50)는 중앙영역에 어댑터(40)의 패키지탑재부(41)에 연통하도록 탑재개구부(51)가 형성되어 있고, 네모서리영역에는 볼트삽입공(52)이 두께방향을 따라 하나씩 형성되어 있다. 볼트삽입공(52)은 저부에 협경부(52a)가 형성되어 있다.
그리고 커버(50)는 좌우측 볼트삽입공(52)의 사이영역에 2계의 계단부(53)가 전 높이구간에 걸쳐 절취 형성되어 있고, 좌우측면의 저부에 안내홈(54)이 하나씩 계단부(53)에 연통하도록 형성되어 있다.
계단부(53)는 가압래치(60)와 래치결합기둥부(34)를 수용할 수 있는 크기로 형성되어 있다.
각 안내홈(54)의 양 측벽에는 대략 디귿자 형상의 안내레일(54a)이 하나씩 형성되어 있다.
또한 커버(50)의 저면 볼트삽입공(52)의 둘레영역에는 상부스프링홈(55)이원형단면을 갖도록 형성되어 있다.
각 가압래치(60)는 직선상의 지지부(61)와, 지지부(61)로부터 고리상으로 연장 형성된 가압부(62)와, 지지부(61)의 가압부(62) 인접영역에 지지부(61)의 폭방향을 따라 결합된 베이스축(63)과, 지지부(61)의 가압부(62)로부터 벗어난 영역에 베이스축(63)에 나란하게 설치된 커버축(64)을 갖고 있다.
이러한 구성을 갖는 가압래치(60)는 베이스축(63)을 래치결합기둥부(34)의 래치결합공(34a)에 삽입함으로써 베이스(30)에 회동가능하도록 결합된다. 베이스(30)에 결합된 상태에서 가압래치(60)의 커버축(64) 양단은 커버(50)의 안내레일(54a)에 슬라이딩이동할 수 있도록 탑재된다. 이에 따라 가압래치(60)는 커버(50)가 하강할 때 패키지탑재부(41)의 상부공간이 개방되는 개방위치로 회동하고 커버(50)가 상승할 때 패키지탑재부(41)에 탑재된 반도체칩패키지(102)를 가압하는 가압위치사이를 회동할 수 있게 된다.
접촉핀(70)은 직선상의 슬리브(71)와, 슬리브(71)의 내부에 장착된 핀스프링(72)과, 핀스프링(72)에 의해 탄성지지되도록 슬리브(71)의 내부에 장착된 하부접촉부(73)와, 슬리브(71)의 외표면에 둘레방향을 따라 형성된 걸림리브(74)를 갖고 있다.
슬리브(71)는 상단에 상부접촉단자(71a)가 형성되어 있다.
하부접촉부(73)는 하단이 외부로 노출되도록 슬리브(71)의 내부에 장착된다.
접촉핀(70)은 상부접촉단자(71a)가 상측에 위치하도록 어댑터(40)의 핀안내공(41b)과 베이스(30)의 핀지지공(31a)에 장착된다.
이러한 구성을 갖는 접촉핀(70)은 이미 널리 알려져 있다.
스프링(21)은 베이스(30)의 하부스프링홈(32a)과 커버(50)의 상부스프링홈(55)에 양단이 삽입되도록 설치된다.
상승제한스토퍼볼트(22)는 바디부(22a)의 하부영역이 볼트고정구(35)의 볼트지지공(35a)에 나사 결합되도록 커버(50)의 볼트삽입공(52)에 장착된다. 볼트삽입공(52)에 장착된 상승제한스토퍼볼트(22)는 헤드부(22b)가 볼트삽입공(52)의 협경부(52a)에 지지되기 때문에 장착상태를 안정적으로 유지할 수 있게 된다.
이러한 구성을 갖는 소켓유닛(20)은 테스트기판(10)에 본딩 결합된다.
핸들링지그(80)는 대략 디귿자 형상의 지그프레임(81)과, 지그프레임(81)의 내측 연부 전 영역에 걸쳐 단차를 갖도록 돌출 형성된 지지리브(82)와, 지지리브(82)의 좌우측 연부로부터 단차를 갖도록 상대방을 향해 돌출 형성된 한 쌍의 수용리브(83)와, 지지리브(82)의 상면에 나사 결합되는 압착판부재(84)를 갖고 있다.
압착판부재(84)는 지지리브(82)와 수용리브(83)사이의 단차와 협조하여 테스트기판(10)의 우측 연부를 수용하는 공간을 제공하도록 기판수용홈(84a)이 형성되어 있다.
이러한 구성을 갖는 핸들링지그(80)는 테스트기판(10)에 나사결합된다.
전술한 구성을 갖는 본 고안의 실시예에 따른 반도체칩모듈용 테스트소켓의 사용방법을 도10a 내지 도10e를 참조하여 설명하면 다음과 같다. 설명의 편의를 위해 소켓유닛(20)의 커버(50)는 상승위치에 있는 것으로 하고, 테스트기판(10)은 테스트신호인입단자(11)를 통해 소정의 테스트신호발생장치에 연결되어 있는 것으로 한다.
먼저 소정의 커버하강구동부(도시되지 않음)를 조작하여 커버(50)의 상측으로부터 압력을 인가하여 커버(50)를 하강시킨다(도10a 및 도10b 참조).
커버(50)가 하강함에 따라, 가압래치(60)는 가압부(62)가 어댑터(40)의 패키지탑재부(41)로부터 이탈하도록 즉, 패키지탑재부(41)의 상부영역이 완전히 개방되도록 베이스축(63)을 중심으로 회동한다(도10a 및 도10b 참조). 여기서 가압래치(60)가 회동하는 동안 커버축(64)은 안내레일(54a)을 따라 패키지탑재부(41)에 접근하는 방향으로 이동하고, 스프링(21)은 탄성력을 축적하면서 압축되며, 볼트삽입공(52)의 협경부(52a)는 상승제한스토퍼볼트(22)의 헤드부(22b)로부터 분리된다.
다음에 소정의 패키지탑재시스템을 조작하여 테스트하고자 하는 반도체칩패키지를 커버(50)의 탑재개구부(51)를 통해 어댑터의 패키지탑재부(41)에 탑재한다(도10c 참조). 반도체칩패키지(102)가 탑재된 상태에서 반도체칩패키지(102)의 볼단자(102a)는 어댑터(40)의 핀안내공(41b)에 하나씩 안착된다.
다음에 커버하강구동부를 조작하여 커버(50)에 인가된 압력을 해제하면, 커버(50)는 스프링(21)의 탄성력에 의해 원위치로 상승한다(도10d 및 도10e 참조).
커버(50)가 상승함에 따라, 가압래치(60)는 가압부(62)가 패키지탑재부(41)에 탑재된 반도체칩패키지(102)의 상면을 가압하도록 베이스축(63)을 중심으로 회동한다(도10d 및 도10e 참조). 여기서 가압래치(60)가 회동하는 동안 커버축(64)은안내레일(54a)을 따라 패키지탑재부(41)로부터 멀어지는 방향으로 이동하고, 스프링(21)은 신장되며, 볼트삽입공(52)의 협경부(52a)는 상승제한스토퍼볼트(22)의 헤드부(22b)에 접근한다. 이러한 커버(50)의 상승동작은 볼트삽입공(52)의 협경부(52a)가 상승제한스토퍼볼트(22)의 헤드부(22b)에 접촉할 때까지 계속된다.
가압래치(60)의 가압부(62)가 패키지탑재부(41)에 탑재된 반도체칩패키지(102)의 상면을 가압함에 따라, 어댑터(40)는 하강한다. 여기서 어댑터(40)가 하강하는 것은 가압래치(60)의 가압부(62)와 어댑터(40)사이에 반도체칩패키지(102)가 개재되어 있어 스프링(21)의 탄성력이 어댑터(40)에 전달되기 때문이다.
어댑터(40)가 하강함에 따라, 패키지탑재부(41)에 탑재된 반도체칩패키지(102)의 볼단자(102a)는 접촉핀(70)의 상부접촉단자(71a)에 접촉되고, 접촉핀(70)의 하부접촉부(73)는 슬리브(71)의 내부로 진입한다. 접촉핀(70)의 하부접촉부(73)가 슬리브(71)의 내부로 진입함에 따라 핀스프링(72)은 탄성력을 축적하면서 압축된다. 어댑터(40)의 하강이 완료되면, 접촉핀(70)의 하부접촉부(73) 하단과 상부접촉단자(71a)는 각각 테스트기판(10)의 테스트신호분기단자부(도시되지 않음)와 패키지탑재부(41)에 탑재된 반도체칩패키지(102)의 볼단자(102a)에 가압 접촉된다.
다음에 소정의 테스트신호발생장치에서 테스트신호인입단자(11)를 통해 테스트신호를 테스트기판(10)에 공급한다. 테스트기판(10)에 공급된 테스트신호는 테스트신호분기단자부(도시되지 않음), 접촉핀(70)의 하부접촉부(73) 및상부접촉단자(71a)를 순차적으로 통과한 후, 반도체칩패키지(102)로 전달된다.
다음에 반도체칩패키지(102)로부터의 응답신호는 테스트신호의 전달방향과 반대되는 경로를 따라 테스트신호발생장치에 전달된다.
테스트신호장치와 반도체칩패키지사이에 테스트신호와 응답신호의 교환이 완료되면, 다시 커버하강구동부(도시되지 않음)를 조작하여 커버(50)의 상측으로부터 압력을 인가하여 커버(50)를 하강시킨다.
다음에 커버(50)를 하강시킨 상태에서 패키지탑재부(41)에 탑재된 반도체칩패키지(102)를 커버(50)의 탑재개구부(51)를 통해 꺼집어 낸 후, 전술한 방법으로 새로운 반도체칩패키지(102)를 패키지탑재부(41)에 탑재하여 테스트를 진행한다.
상술한 바와 같이 본 고안의 실시예에 따르면, 패키지탑재부(41)가 형성되어 있는 어댑터(40)와 패키지탑재부(41)에 대향하는 탑재개구부(51)가 형성된 커버(50)와 커버(50)의 승강동작에 연동하여 접촉핀(70)과 패키지탑재부(41)에 탑재된 반도체칩패키지(102)사이의 전기적 접촉이 개폐되도록 패키지탑재부(41)에 탑재된 반도체칩패키지(102)의 상면을 가압하는 가압래치(60)를 마련함으로써, 패키지탑재부(41)에 반도체칩패키지를 용이하게 탑재할 수 있고 테스트기판(10)에 설치할 수 있는 소켓유닛(20)의 수가 증가되며(소켓유닛 사이에 동작공간을 마련할 필요가 없음) 부품수를 감소시킬 수 있게 된다.
그리고 가압래치(60)는 베이스축(63)과 커버축(64)을 갖도록 형성하는 한편, 베이스(30)에는 베이스축(63)을 회동가능하게 지지하는 래치결합기둥부(34)를 형성하고 커버(50)에는 가압래치(60)의 회동 동작시 커버축(64)의 이동을 안내하는 안내레일(54a)을 형성함으로써, 가압래치(60)의 회동동작을 간단한 구조로 구현할 수 있게 된다.
또한 커버(50)의 상승을 제한하기 위한 상승제한스토퍼볼트(22)를 베이스(30)와 커버(50)의 네모서리영역을 연결하는 방향으로 형성하는 한편, 커버(50)를 상승시키는 스프링(21)을 상승제한스토퍼볼트(22)를 둘러싸도록 커버(50)와 베이스(30)사이에 마련함으로써, 커버(50)의 승강동작을 간단한 구조로 구현할 수 있게 된다.
따라서 본 고안에 따르면, 테스트대상패키지가 탑재되는 패키지탑재부가 별도의 조작 없이 개방상태를 유지함으로써, 반도체칩패키지의 탑재공정이 간단해질 뿐만 아니라 자동화가 가능해진다.
그리고 테스트기판에 설치되는 테스트유닛의 수가 증가함으로써, 테스트효율을 개선할 수 있다.
또한 테스트유닛의 부품수가 감소됨으로써, 조립작업성 및 유지보수성이 개선된다.

Claims (4)

  1. 테스트신호인입단자가 일측 연부에 일렬로 형성되어 있고 상면 및 저면 중 적어도 어느 일면에 상기 각 테스트신호인입단자에 연결된 테스트신호분기단자부가 적어도 하나 이상 형성된 테스트기판과, 테스트대상 반도체칩패키지를 탑재하기 위한 패키지탑재부가 형성되어 있고 상기 패키지탑재부에 탑재된 반도체칩패키지의 볼단자와 상기 각 테스트신호분기단자부 사이를 전기적으로 연결하도록 상기 테스트기판에 결합되는 소켓유닛을 갖는 반도체칩모듈용 테스트소켓에 있어서,
    상기 소켓유닛은, 중앙영역에 핀지지공이 테스트대상 반도체칩패키지의 볼단자에 대응하도록 두께방향을 따라 형성되어 있고 저면이 면접촉하도록 테스트보드에 결합되는 베이스와, 상면에 상기 패키지탑재부가 형성되어 있고 상기 패키지탑재부의 내측 영역에 핀안내공이 상기 핀지지공에 대응하도록 두께방향을 따라 형성되어 있으며 상기 핀안내공이 상기 핀지지공에 연통하도록 상기 베이스에 결합되는 어댑터와, 일단에 상부접촉단자가 형성된 직선상의 슬리브와 슬리브의 내부에 장착된 핀스프링과 일단이 외부로 노출되고 상기 핀스프링에 의해 탄성 지지되도록 상기 슬리브의 내부에 장착된 하부접촉부를 가지고 상기 핀안내공과 상기 핀지지공에 장착되는 접촉핀과, 중앙영역에 상기 패키지탑재부에 연통하는 탑재개구부가 형성되고 상기 베이스의 높이방향을 따라 승강할 수 있도록 상기 베이스에 결합된 커버와, 상호 대향하도록 배치되고 각각 상기 커버가 하강할 때 상기 패키지탑재부의 상부공간이 개방되는 개방위치로 회동하고 상기 커버가 상승할 때 반도체칩패키지의 볼단자가 상기 접촉핀에 접촉되게 상기 패키지탑재부에 탑재된 반도체칩패키지를 가압하는 가압위치사이를 회동하도록 상기 베이스에 결합되는 한 쌍의 가압래치와, 상기 커버가 하강할 때 탄성력을 축적하도록 상기 베이스와 상기 커버사이에 개재하는 탄성부재와, 상기 커버가 상승할 때 상기 커버의 상승높이를 제한하도록 상기 베이스에 설치되는 상승제한스토퍼를 포함하는 것을 특징으로 하는 반도체칩모듈용 테스트소켓.
  2. 제1항에 있어서,
    상기 각 가압래치는 직선상의 지지부와, 상기 지지부로부터 고리상으로 연장 형성된 가압부와, 상기 지지부의 상기 가압부의 인접영역에 상기 지지부의 폭방향을 따라 결합된 베이스축과, 상기 지지부의 상기 가압부로부터 벗어난 영역에 상기 베이스축에 나란하게 설치된 커버축을 포함하고;
    상기 베이스에는 상기 베이스축을 삽입하기 위한 래치결합공이 상부영역에 형성되어 있는 두 쌍의 래치결합기둥부가 상면으로부터 돌출 형성되어 있고;
    상기 커버에는 상기 가압래치의 회동 동작시 상기 커버축의 이동을 안내하는 안내레일이 형성되어 있는 것을 특징으로 하는 반도체칩모듈용 테스트소켓.
  3. 제1항 또는 제2항에 있어서,
    상기 베이스는 네모서리영역에 하나씩 설치되고 중앙영역에 높이방향을 따라 볼트지지공이 형성되어 있는 볼트고정구를 포함하고, 상기 커버에는 하부에 협경부를 갖는 볼트삽입공이 상기 각 볼트고정구에 대향하는 영역에 형성되어 있고;
    상기 상승제한스토퍼는 헤드부와 상기 헤드부로부터 연장 형성된 바디부를 가지고, 상기 헤드부가 상기 협경부에 상부로부터 접촉하고 상기 바디부가 상기 볼트고정구에 나사 결합되도록 상기 볼트삽입공에 삽입되는 상승제한스토퍼볼트이며;
    상기 탄성부재는 상기 볼트형태의 상승제한스토퍼를 둘러싸도록 상기 커버와 베이스사이에 개재하는 스프링인 것을 특징으로 하는 반도체칩모듈용 테스트소켓.
  4. 제3항에 있어서,
    상기 테스트신호인입단자에 대향하도록 상기 테스트기판의 연부에 결합되는 핸들링지그를 더 포함하는 것을 특징으로 하는 반도체칩모듈용 테스트소켓.
KR20-2004-0013771U 2004-05-18 2004-05-18 반도체칩모듈용 테스트소켓 KR200358228Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20-2004-0013771U KR200358228Y1 (ko) 2004-05-18 2004-05-18 반도체칩모듈용 테스트소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20-2004-0013771U KR200358228Y1 (ko) 2004-05-18 2004-05-18 반도체칩모듈용 테스트소켓

Publications (1)

Publication Number Publication Date
KR200358228Y1 true KR200358228Y1 (ko) 2004-08-05

Family

ID=49435043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20-2004-0013771U KR200358228Y1 (ko) 2004-05-18 2004-05-18 반도체칩모듈용 테스트소켓

Country Status (1)

Country Link
KR (1) KR200358228Y1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200460135Y1 (ko) * 2009-03-13 2012-05-25 (주) 티피씨 메카트로닉스 매니폴드형 전자밸브의 회로기판 스토퍼장치
CN112309486A (zh) * 2019-07-26 2021-02-02 第一检测有限公司 芯片测试装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200460135Y1 (ko) * 2009-03-13 2012-05-25 (주) 티피씨 메카트로닉스 매니폴드형 전자밸브의 회로기판 스토퍼장치
CN112309486A (zh) * 2019-07-26 2021-02-02 第一检测有限公司 芯片测试装置
CN112309486B (zh) * 2019-07-26 2024-04-12 第一检测有限公司 芯片测试装置

Similar Documents

Publication Publication Date Title
US7121858B2 (en) Socket for ball grid array devices
KR101535229B1 (ko) 범용 테스트 소켓 및 이를 이용한 반도체 패키지 테스트 장치
KR20070045816A (ko) 얼라이너를 갖는 반도체 소자용 테스트 소켓
KR101786831B1 (ko) B to B 컨넥터 모듈 및 반도체 테스트용 멀티 컨택이 가능한 테스트 소켓
KR20040010074A (ko) 반도체 패키지용 소켓
US6881088B2 (en) Connector assembly with actuation system
US6602084B2 (en) Open top IC socket
KR20070062082A (ko) 반도체 패키지 인서트와 테스트 소켓의 결합 구조
KR200358228Y1 (ko) 반도체칩모듈용 테스트소켓
KR100968940B1 (ko) 전자부품 정렬기구
KR101706982B1 (ko) 테스트핸들러용 인서트
KR101028754B1 (ko) 반도체 패키지 검사장치용 프레스 커버
KR101585272B1 (ko) 인서트의 래치 개방 장치
KR200343939Y1 (ko) 반도체칩모듈용 테스트소켓
KR20090089547A (ko) 테스트 소켓
KR102371540B1 (ko) 반도체 소자 테스트 장치
KR101345816B1 (ko) 반도체 패키지 테스트용 소켓
KR102198301B1 (ko) 소켓 보드 조립체
JP4086843B2 (ja) コンタクトピンモジュール、および、それを備える半導体装置用ソケット
KR20060062244A (ko) 반도체 소자 테스트 핸들러용 캐리어 모듈
KR100701144B1 (ko) 웨이퍼레벨 테스트장치
KR102287238B1 (ko) 반도체 소자 테스트 장치
KR100490468B1 (ko) 반도체칩패키지용 테스트소켓
KR20040076391A (ko) 칩 스케일 패키지(csp)용 인서트
TWI840639B (zh) 裝載晶片模組的治具及晶片連接器

Legal Events

Date Code Title Description
REGI Registration of establishment
T201 Request for technology evaluation of utility model
T701 Written decision to grant on technology evaluation
FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130726

Year of fee payment: 10

EXPY Expiration of term